CN104115258A - 外延基板、半导体装置及半导体装置的制造方法 - Google Patents

外延基板、半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN104115258A
CN104115258A CN201380009855.4A CN201380009855A CN104115258A CN 104115258 A CN104115258 A CN 104115258A CN 201380009855 A CN201380009855 A CN 201380009855A CN 104115258 A CN104115258 A CN 104115258A
Authority
CN
China
Prior art keywords
layer
substrate
epitaxially grown
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380009855.4A
Other languages
English (en)
Other versions
CN104115258B (zh
Inventor
鹿内洋志
后藤博一
佐藤宪
篠宫胜
土屋庆太郎
萩本和徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN104115258A publication Critical patent/CN104115258A/zh
Application granted granted Critical
Publication of CN104115258B publication Critical patent/CN104115258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明具备硅系基板(11)与外延生长层(12)，其中外延生长层(12)具有晶格常数和热膨胀系数彼此相异的第1氮化物半导体层和第2氮化物半导体层交互积层而成的结构，并以在外缘部中的膜厚逐渐变薄的方式被配置在硅系基板(11)上。由此，本发明提供一种抑制外缘部发生裂痕的外延基板、半导体装置及这种半导体装置的制造方法。

Description

外延基板、半导体装置及半导体装置的制造方法
技术领域
本发明涉及具有外延生长层的外延基板、半导体装置及半导体装置的制造方法。
背景技术
在具有氮化物半导体层的半导体装置中，大多是在硅或碳化硅等廉价硅系基板上形成氮化物半导体层。氮化物半导体层会形成在硅系基板上，以作为半导体装置的功能层(例如发光二极管(LED)的有源层(主动层)或高电子迁移率晶体管(HEMT)的通道层等)来发挥功能。但是，硅系基板与氮化物半导体层的晶格常数差异很大。因此，例如采用一种在硅系基板与功能层之间配置缓冲层的结构。
缓冲层或功能层等的外延生长层，一般使用将AlxGa1-xN/AlyGa1-yN(x>y)的异质结构积层复数层而成的结构，该异质结构是将氮化铝(AlN)层与氮化镓(GaN)层交互积层复数层(二层以上)而成的结构等。此外，有些亦会在缓冲层与硅系基板之间更配置比缓冲层厚的AlN初始层。
外延生长层，由于具有AlN/GaN这样的异质结构，而容易因为晶格常数的差异或热膨胀系数的差异等而导致许多裂痕从外缘部导入。
又，将由氮化物半导体所构成的外延生长层配置在硅系基板上而成的外延基板，在外缘部中，外延生长层的膜厚会变厚，而发生外延生长层或硅系基板等的“冠状隆起”。在作为半导体装置来使用的中央部中，是以硅系基板的弯曲(翘曲)与外延生长层的应力成为最适当的方式来选择半导体装置的各层的厚度等的条件。因此，若发生上述冠状隆起，则外延生长层中所产生的应力与基板的弯曲的平衡会被打破，而对外延生长层造成影响，在外缘部附近的外延生长层会产生龟甲模样的裂痕等。为了防止冠状隆起的情况发生，提案有一种对硅系基板的外缘部进行倒角加工(去角加工)，并在其上形成外延生长层的方法等(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开昭59-227117号公报。
发明内容
(发明所要解决的课题)
现状下，一般而言即使在被称为“无裂痕”的外延基板中，仍然会因为冠状隆起的发生，而在从外缘部算起数mm程度的区域中存在裂痕。业者会担心此裂痕在器件的制造工序中延伸、或是诱发外延生长层的剥离而造成制造线的污染。因此，希望有一种完全无裂痕的外延基板。
为了满足上述要求，本发明的目的在于提供一种抑制外缘部发生裂痕的外延基板、半导体装置及这种半导体装置的制造方法。
(用于解决课题的方法)
根据本发明的一个方案，提供一种外延基板，其具备：(1)硅系基板；及(2)外延生长层，其具有晶格常数和热膨胀系数彼此相异的第1氮化物半导体层和第2氮化物半导体层交互积层而成的结构，并以在外缘部中的膜厚逐渐变薄的方式被配置在硅系基板上。
根据本发明的其他方案，提供一种半导体装置，其具备：(1)硅系基板；(2)外延生长层，其具有晶格常数和热膨胀系数彼此相异的第1氮化物半导体层和第2氮化物半导体层交互积层而成的结构，并以在外缘部中的膜厚逐渐变薄，且膜厚的减少率越靠近外侧越大的方式被配置在硅系基板上；及(3)功能层，其被配置在外延生长层上，且由氮化物半导体所构成。
根据本发明的其他方案，提供一种半导体装置的制造方法，其具备：(1)准备外延基板的工序，该外延基板具备：硅系基板；外延生长层，其具有晶格常数和热膨胀系数彼此相异的第1氮化物半导体层和第2氮化物半导体层交互积层而成的结构，并以在外缘部中的膜厚逐渐变薄的方式被配置在硅系基板上；(2)在外延生长层上形成功能层的工序，且该功能层由氮化物半导体所构成；及(3)分割成1单元份的工序。
(发明的效果)
根据本发明，可提供一种抑制外缘部发生裂痕的外延基板、半导体装置及这种半导体装置的制造方法。
附图说明
图1是表示本发明的第1实施方式的外延基板的结构的示意剖面图，其中，图1(a)是全体图，而图1(b)及图1(c)是端部的扩大图。
图2是表示比较例的外延基板的外缘部的结构的示意剖面图。
图3是比较例的外延生长层的外缘部中的表面照片。
图4是比较各材料的热膨胀系数的图表。
图5是表示本发明的第1实施方式的外延基板的外缘部的结构的示意剖面图。
图6是本发明的第1实施方式的外延生长层的外缘部中的表面照片。
图7是表示本发明的第1实施方式的外延基板的外延生长层的外缘部中的膜厚分布的例子的图表。
图8是表示本发明的第1实施方式的外延基板的外延生长层的外缘部中的膜厚分布的例子的表。
图9是用以说明本发明的第1实施方式的外延基板的制造方法的例子的示意图，其中，图9(a)是平面图，而图9(b)是剖面图。
图10是表示使用本发明的第1实施方式的外延基板而成的半导体装置的结构例的示意剖面图。
图11是表示图10所示的半导体装置的1单元份量的结构例的示意剖面图。
图12是表示使用本发明的第1实施方式的外延基板而成的半导体装置的其他结构例的示意剖面图。
图13是表示图12所示的半导体装置的1单元份的结构例的示意剖面图。
图14是表示本发明第2实施方式的外延基板的结构的示意剖面图。
图15是表示本发明第3实施方式的外延基板的结构的示意剖面图。
具体实施方式
继而，参照附图来说明本发明的第1至第3实施方式。以下附图的记载中，对于相同或类似的部分附加相同或类似的符号。但是，应注意附图只是示意性质，其中厚度与平面尺寸的关系、各部的长度比例等和现实制品有所不同。因此，具体的尺寸应该要参酌以下说明来判断。又，附图彼此之间亦当然含有尺寸关系或比例等彼此不同的部分。
又，以下所示的第1至第3实施方式，是例示用来具体化本发明的技术性思想的装置或方法，但本发明的技术性思想，对于构成零件的形状、结构、配置等，并非限定于下述的实施方式。本发明的实施方式，可在权利要求中施加各种变更。
(第1实施方式)
本发明的第1实施方式的外延基板10，如图1(a)所示，具备硅系基板11与外延生长层12，其中该外延生长层12以外缘部中的膜厚逐渐变薄的方式被配置在硅系基板11上。也就是说，外延生长层12，如图1(a)所示，其外缘部(端部)沿膜厚方向的切断面的外缘形状是凸圆弧状。又，外延生长层12，具有缓冲层的结构，该缓冲层是由晶格常数和热膨胀系数彼此相异的第1氮化物半导体层121与第2氮化物半导体层122交互积层而成。
并且，如图1(b)、图1(c)所示，通过在图1(a)所示的外延基板10上形成由氮化物半导体所构成的功能层，而制造出半导体装置。例如，能够实现一种半导体装置，该半导体装置将外延生长层12作为缓冲层，并在该缓冲层上形成有功能层。此外，由为了制造半导体装置而形成于缓冲层上的氮化物半导体所构成的功能层，也包含于外延生长层12中。
外延生长层12的端部，例如图1(b)所示，以膜厚的减少率越靠近外侧越大的方式来使膜厚逐渐变薄。或者，如图1(c)所示，外延生长层12的端部逐渐变薄。此外，在图1(b)、图1(c)中，表示外延生长层12的结构是在缓冲层上积层GaN层与AlGaN层而成的功能层的例子。构成外延生长层12的各层的膜厚比例，在端部附近与中央部几乎没有差别。此外，“中央部”是指作为半导体器件来使用且比外延生长层12的端部更靠内侧的部分。
在图1(a)所示的外延基板中，外延生长层12的端部被形成为比硅系基板11的端部更靠内侧，且第1氮化物半导体层121、第2氮化物半导体层122各自的膜厚从端部向中央部逐渐变厚。也就是说，外延生长层12被配置在硅系基板11的主面110的中央区域上，且未被配置在围绕中央区域的周围的主面110的外周区域上。因此，在外周区域中，硅系基板11的主面露出。第1氮化物半导体层121、第2氮化物半导体层122，例如是由AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤1-x-y≤1)所构成的氮化物半导体来组成。
硅系基板11，例如为硅(Si)基板或碳化硅(SiC)基板等。如图1(a)所示，硅系基板11的外缘部，被倒角加工(去角加工)而成为越靠近端部则膜厚越薄。
一般而言，在硅系基板上生长出由氮化物半导体所构成的外延膜的情况下，如图2所示，在硅系基板11A的外缘部，外延生长层12A的膜厚会变厚而发生冠状隆起13。图2所示的比较例，是积层缓冲层、GaN层及AlGaN障壁层来作为外延生长层12A的结构。如前述已说明过的，由于冠状隆起13的发生，会在外延基板上产生裂痕。图3中表示在图2中以符号A来表示的外延生长层12A的外缘部的表面照片。如图3所示，在外延生长层12A上发生筋状的裂痕。
图4中表示比较各材料的热膨胀系数的图表。图4表示各半导体材料中的温度与线热膨胀系数α的关系。在1000K以上，各材料的热膨胀系数的关系为Si<GaN<AlN，而晶格常数的关系为AlN(a轴)<GaN(a轴)<Si((111)面)。由于Si、AlN及GaN在晶格常数或热膨胀系数等方面有差异，例如在使硅系基板的温度达到1000K以上的高温下，将这些材料进行积层时，容易发生如图3所示的裂痕。
为了与图2所示的比较例作比较，以下说明关于图1(a)所示的外延基板10的外缘部的状态。图6表示在图5中以符号B表示的外延生长层12的外缘部的表面照片。如图6所示，在硅系基板11上未发生裂痕。此时的硅系基板11的中央区域中的外延生长层12的膜厚为6μm。也就是说，在形成膜厚6μm的外延生长层12的情况下，可确认到在外延生长层12的外缘部中不会在硅系基板11上发生裂痕。
如上述，通过在外缘部中以膜厚逐渐变薄的方式来形成外延生长层12，便不会在硅系基板11的外缘部中发生外延生长层12的冠状隆起。由此，抑制在硅系基板11上发生裂痕或外延生长层12的剥离等。
图7中表示外缘部中的外延生长层12的膜厚分布的例子。图7的纵轴是外延生长层12的膜厚，横轴是从外延生长层12的外缘部的端部沿着硅系基板11的主面110朝向中央区域的距离。此外，在硅系基板11上积层有缓冲层和GaN层以作为外延生长层12。图7中，“GaN-OF”及“缓冲-OF”表示靠近基板的定向平面的一侧(以下称为“定平侧”)的GaN层和缓冲层的膜厚，“GaN-顶”和“缓冲-顶”表示远离基板的定向平面的一侧(以下称为“顶面侧”)的GaN层和缓冲层的膜厚。图8中表示顶面侧中的缓冲层、GaN层、及缓冲层与GaN层的总膜厚的变化量。
如前述已说明过的，外延生长层12的膜厚朝向外侧逐渐变薄，且膜厚的减少率越靠近外侧越大。例如，将外延生长层12形成为：以从外缘部的端部算起20mm处的中央区域的外延生长层12的膜厚作为100％的情况下，从外缘部的端部算起的距离为3mm的区域中为90％，从外缘部的端部算起的距离为1mm的区域中为70％，从外缘部的端部算起的距离为0.5mm的区域中为50％。
外延生长层12的膜厚越厚，则越容易在外延基板10上发生裂痕。因此，在外延生长层12的中央部中的膜厚例如为5μm以上的情况下，通过使在外缘部中的外延生长层12的膜厚逐渐变薄以减低裂痕发生的功效，会很显著。
又，外延生长层12的直径越大，则越容易在外缘部发生裂痕。因此，例如在外延基板10的直径为125mm以上的情况下，通过使外延生长层12的膜厚逐渐变薄所产生的抑制裂痕发生的效果很大。
图1(a)所示的外延基板10，例如可根据图9(a)、图9(b)所示的制造方法等来制造。也即，在硅系基板11的主面110的外周区域上，沿着外周配置环状的圆环100。圆环100，例如由硅所构成。在配置有圆环100的硅系基板11的主面110上，使用有机金属气相生长(MOCVD)法等的外延生长法来形成外延生长层12。然后，通过自硅系基板11除去圆环100，而完成如图1(a)所示的外延基板10。在外延生长中，于配置有圆环100的硅系基板11的外周区域上未形成外延生长层12，而露出硅系基板11的表面。
作为缓冲层的外延生长层12的最适合结构，为交互积层AlN层与GaN层的结构，并在设定为900℃以上(例如1350℃)的硅系基板11上形成外延生长层12。
如以上所说明过的，根据本发明第1实施方式的外延基板10，可防止外延生长层12的膜厚在外缘部变厚而发生冠状隆起，以抑制裂痕发生或外延膜剥离等。如此，由于外延基板10为不会发生裂痕的无裂痕基板，也可抑制在外延生长中发生裂痕而使原料气体与硅系基板发生反应的现象(回熔蚀刻)。
进而，由于在外延基板10中，外缘部的外延生长层12的膜厚较薄，根据构成硅系基板11、外延生长层12的第1氮化物半导体层121及第2氮化物半导体层122的热膨胀系数的差异而从端部产生的应力也较弱，而变得容易控制外延基板10的弯曲。例如，与图2所示的比较例相比时，在外延生长层12的膜厚相同的情况下，依存于应力的弯曲量较小。又，在将弯曲量作成相同的情况下，可生长出较厚的外延生长层12。
图10中表示使用外延基板10来形成HEMT(High electron MobilityTransistor，高电子迁移率晶体管)的例子。也即，图10所示的半导体装置，具有功能层20，且该功能层20为积层载体供给层22及载体移动层21的结构，该载体移动层21与该载体供给层22形成异质接合。由带隙能量相异的氮化物半导体所构成的载体移动层21与载体供给层22之间的界面，形成有异质接合面，且在异质接合面附近的载体移动层21中形成有作为电流通路(通道)的二维载体气体层23。
图10所示的半导体装置的缓冲层120，例如为交互积层第1副层(sublayer)与第2副层而成的多层结构缓冲体，其中第1副层是由AlN所构成，而第2副层是由GaN所构成。
配置于缓冲层120上的载体移动层21，例如是通过MOCVD法，使未添加杂质的非掺杂GaN外延生长而形成。所谓非掺杂，是指未刻意添加杂质的意思。
此处，端部中的缓冲层120的厚度相对于中央部的变化比例，优选为与端部中的载体移动层21的厚度相对于中央部的变化比例的比率在±5％以内(几乎相等)，而关于缓冲层120与载体移动体层21，端部的厚度以同等的比例来变化。此外，也可使载体移动层21的变化比例大于缓冲层120的变化比例。
配置于载体移动层21上的载体供给层22，是由能隙大于载体移动层21，且晶格常数小于载体移动层21的氮化物半导体所构成。可采用非掺杂的AlxGa1-xN来作为载体供给层22。
载体供给层22，是通过MOCVD法等所实行的外延生长而形成于载体移动层21上。由于载体供给体22与载体移动层21，两者的晶格常数相异，会产生因晶格歪曲而导致的压电极化(Piezoelectric polarization)。通过此压电极化与载体供给层22的结晶所具有的自发极化，会在异质接合附近的载体移动层21产生高密度的载体，而形成作为电流通路(通道)的二维载体气体层23。
如图10所示，在功能层20上形成源极电极31、漏极电极32与栅极电极33。源极电极31及漏极电极32，是由可与功能层20作低电阻接触(欧姆接触)的金属所形成。例如对于源极电极31及漏极电极32，可采用铝(Al)、钛(Ti)等。或者，可作成Ti与Al的积层体来形成源极电极31及漏极电极32。对于配置于源极电极31与漏极电极32之间的栅极电极33，例如可采用镍金(NiAu)等。源极电极31、漏极电极32与栅极电极33，仅形成于外延生长层中央部。
然后，如图11所示，切割成半导体装置的一单元份而制造出芯片。
上述说明中，表示了使用外延基板10的半导体装置为HEMT的例子，但也可使用外延基板10来形成场效晶体管(FET)等其他结构的晶体管。
又，也可使用外延基板10来制造LED等的发光装置。图12所示的发光装置，是将功能层40配置在缓冲层120上的例子，其中功能层40为积层n型包覆层41、有源层42及p型包覆层43而成的双异质接合结构。
n型包覆层41，例如为掺杂有n型杂质的GaN膜等。如图13所示，n型包覆层41上连接有n侧电极410，从发光装置的外部负电源供给电子至n侧电极410。由此，从n型包覆层41供给电子至有源层42。
p型包覆层43，例如为掺杂有p型杂质的AlGaN膜等。p型包覆层43上连接有p侧电极430，从发光装置的外部正电源供给空穴(hole)至p侧电极430。由此，从p型包覆层43供给空穴至有源层42。
有源层42，例如为非掺杂的InGaN膜。图12及图13中虽然图示有源层42是单层，但有源层42具有交互配置障壁层与能隙小于该障壁层的井层而成的多重量子井(MQW)结构。不过，也可用单一层来构成有源层42。又，也可掺杂p型或n型的导电杂质于有源层42中。从n型包覆层41供给而来的电子与从p型包覆层43供给而来的空穴，在有源层42中再耦合而发生光。
如上述，使用图1(a)所示的外延基板10，可实现具有各种功能层的半导体装置。
(第2实施方式)
本发明的第2实施方式的外延基板10，如图14所示，其外延生长层12的端部，位于硅系基板11的端部的经过倒角加工(去角加工)后的区域上。其他要点，则与图1(a)所示的第1实施方式相同。
图14所示的外延基板10，在通过倒角加工(去角加工)所形成的硅系基板11内侧的角部及其附近中，受到外延生长层12的基底也即硅系基板11的形状影响，使得外延生长层12的各层的膜厚比其周围稍厚。然而，外延生长层12各层的膜厚，从通过倒角加工(去角加工)所形成的角部的上方起，朝向端部逐渐变薄。此外，优选为在通过倒角加工(去角加工)所形成的角部的更内侧，也即硅系基板11上未经过倒角加工(去角加工)的区域中，外延生长层12各层的膜厚也朝向端部逐渐变薄。
其他部分，与第1实施方式实质上相同，而省略重复的记载。
(第3实施方式)
本发明的第3实施方式的外延基板10，如图15所示，其外延生长层12的端部，比硅系基板11的端部更向外侧延伸。其他要点，则与图1(a)所示的第1实施方式相同。
图15所示的外延基板10，在硅系基板11的端部与通过倒角加工(去角加工)所形成的角部及这些部分的附近中，受到外延生长层12的基底也即硅系基板11的形状影响，使得外延生长层12的各层的膜厚比其周围稍厚。然而，外延生长层12，从硅系基板11的端部及角部的上方起，朝向外延生长层12的端部逐渐变薄。此外，优选为在通过倒角加工(去角加工)所形成的角部的更内侧，也即硅系基板11的未经过倒角加工(去角加工)的区域中，外延生长层12各层的膜厚也朝向端部逐渐变薄。
其他部分，与第1实施方式实质上相同，而省略重复的记载。
(其他实施方式)
如上述，通过第1至第3实施方式记载了本发明，但不应理解成构成本公开的一部分的论述及附图是用来限定本发明。本领域技术人员，可从本公开中明确了解到各种代替实施方式、实施例及运用技术。
例如，在图1(a)中所示的实施方式中，虽然表示了使用端部经过倒角加工(去角加工)的硅系基板11的例子，但硅系基板11的端部也可未经过倒角加工(去角加工)。
如此地，本发明当然包含此处未记载的各种实施方式等。因此，本发明的技术范围，仅根据上述说明而通过适当的权利要求所涉及的发明特定事项来决定。

Claims (5)

1.一种外延基板，其特征在于，其具备：
硅系基板；及
外延生长层，该外延生长层具有晶格常数和热膨胀系数彼此相异的第1氮化物半导体层和第2氮化物半导体层交互积层而成的结构，并且以在外缘部中的膜厚逐渐变薄的方式被配置在前述硅系基板上。
2.如权利要求1所述的外延基板，其中，前述外延生长层的端部，在比前述硅系基板的端部更靠内侧，并且前述第1氮化物半导体层和前述第2氮化物半导体层的各自的膜厚，被形成为从端部朝向中央部逐渐变厚。
3.如权利要求1或2所述的外延基板，其中，前述硅系基板的外缘部，以越接近端部则膜厚越薄的方式被倒角加工，并且前述外延生长层的端部位于前述硅系基板的经过倒角加工的区域上。
4.一种半导体装置，其特征在于，其具备：
权利要求1至3中的任一项所述的外延基板；及
功能层，该功能层被配置在前述外延生长层上，并且由氮化物半导体所构成。
5.一种半导体装置的制造方法，其特征在于，其具备以下工序：
准备权利要求1至3中的任一项所述的外延基板的工序；
在前述外延生长层上形成功能层的工序，并且该功能层由氮化物半导体所构成；及
分割成1单元份的工序。
CN201380009855.4A 2012-02-20 2013-02-14 外延基板、半导体装置及半导体装置的制造方法 Active CN104115258B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012033655A JP6130995B2 (ja) 2012-02-20 2012-02-20 エピタキシャル基板及び半導体装置
JP2012-033655 2012-02-20
PCT/JP2013/000800 WO2013125185A1 (ja) 2012-02-20 2013-02-14 エピタキシャル基板、半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104115258A true CN104115258A (zh) 2014-10-22
CN104115258B CN104115258B (zh) 2017-12-22

Family

ID=49005384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380009855.4A Active CN104115258B (zh) 2012-02-20 2013-02-14 外延基板、半导体装置及半导体装置的制造方法

Country Status (7)

Country Link
US (1) US20150028457A1 (zh)
JP (1) JP6130995B2 (zh)
KR (1) KR102045727B1 (zh)
CN (1) CN104115258B (zh)
DE (1) DE112013000648B4 (zh)
TW (1) TWI543238B (zh)
WO (1) WO2013125185A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112242A (zh) * 2015-01-08 2017-08-29 信越半导体股份有限公司 电子器件用外延基板、电子器件、电子器件用外延基板的制造方法及电子器件的制造方法
CN108695341A (zh) * 2017-03-31 2018-10-23 环球晶圆股份有限公司 外延基板及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123866B2 (en) 2013-09-26 2015-09-01 Seoul Viosys Co., Ltd. Light emitting device having wide beam angle and method of fabricating the same
JP6157381B2 (ja) 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP6261388B2 (ja) 2014-03-05 2018-01-17 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法
JP2018006575A (ja) * 2016-07-01 2018-01-11 株式会社ディスコ 積層ウエーハの加工方法
FR3055064B1 (fr) 2016-08-11 2018-10-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
JP2019067786A (ja) 2017-09-28 2019-04-25 株式会社東芝 高出力素子
JP7147416B2 (ja) 2018-09-26 2022-10-05 信越半導体株式会社 エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
CN113981532A (zh) * 2021-08-30 2022-01-28 华灿光电（浙江）有限公司 用于碳化硅外延生长的基底以及基底的制造方法
CN113990940B (zh) * 2021-08-30 2023-06-09 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法
JP2023166655A (ja) * 2022-05-10 2023-11-22 信越半導体株式会社 エピタキシャルウェーハ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227117A (ja) * 1983-06-08 1984-12-20 Nec Corp 半導体装置
US4925809A (en) * 1987-05-23 1990-05-15 Osaka Titanium Co., Ltd. Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
US6426270B1 (en) * 1999-02-02 2002-07-30 Canon Kabushiki Kaisha Substrate processing method and method of manufacturing semiconductor substrate
US20060226414A1 (en) * 2005-04-11 2006-10-12 Hitachi Cable, Ltd. Group III-V nitride-based semiconductor substrate and method of making same
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶
US20100237387A1 (en) * 2009-03-19 2010-09-23 Sanken Electric Co., Ltd. Semiconductor wafer, semiconductor element and manufacturing method thereof
US20100261339A1 (en) * 2007-07-10 2010-10-14 Nxp B.V. Single crystal growth on a mis-matched substrate
CN102077376A (zh) * 2008-06-27 2011-05-25 松下电器产业株式会社 压电体元件和其制造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH04129267A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
JP3211604B2 (ja) * 1995-02-03 2001-09-25 株式会社日立製作所 半導体装置
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
WO1998013881A1 (fr) * 1996-09-24 1998-04-02 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur et son procede de production
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
JP3395696B2 (ja) * 1999-03-15 2003-04-14 日本電気株式会社 ウェハ処理装置およびウェハ処理方法
US6267649B1 (en) * 1999-08-23 2001-07-31 Industrial Technology Research Institute Edge and bevel CMP of copper wafer
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
JP2002313757A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
JP4162892B2 (ja) * 2002-01-11 2008-10-08 日鉱金属株式会社 半導体ウェハおよびその製造方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
KR100513920B1 (ko) * 2003-10-31 2005-09-08 주식회사 시스넥스 화학기상증착 반응기
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP4826703B2 (ja) * 2004-09-29 2011-11-30 サンケン電気株式会社 半導体素子の形成に使用するための板状基体
JP2006173354A (ja) * 2004-12-15 2006-06-29 Canon Inc Ｓｏｉ基板の製造方法
JP4780993B2 (ja) * 2005-03-31 2011-09-28 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP2007059595A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
JP4945185B2 (ja) * 2006-07-24 2012-06-06 株式会社東芝 結晶成長方法
US7755103B2 (en) * 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
CN101600819B (zh) * 2006-12-08 2012-08-15 卢米洛格股份有限公司 通过在防止基材边缘的生长的基材上的外延生长制造氮化物单晶的方法
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP4232837B2 (ja) * 2007-03-28 2009-03-04 住友電気工業株式会社 窒化物半導体発光素子を作製する方法
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
JP4514063B2 (ja) * 2007-08-30 2010-07-28 古河電気工業株式会社 Ｅｄ型インバータ回路および集積回路素子
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
US7833907B2 (en) * 2008-04-23 2010-11-16 International Business Machines Corporation CMP methods avoiding edge erosion and related wafer
JP5151674B2 (ja) * 2008-05-19 2013-02-27 信越半導体株式会社 エピタキシャルウエーハの製造方法
US7875534B2 (en) * 2008-07-21 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Realizing N-face III-nitride semiconductors by nitridation treatment
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
JP5537197B2 (ja) * 2010-03-12 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP2015018960A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227117A (ja) * 1983-06-08 1984-12-20 Nec Corp 半導体装置
US4925809A (en) * 1987-05-23 1990-05-15 Osaka Titanium Co., Ltd. Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
US6426270B1 (en) * 1999-02-02 2002-07-30 Canon Kabushiki Kaisha Substrate processing method and method of manufacturing semiconductor substrate
US20060226414A1 (en) * 2005-04-11 2006-10-12 Hitachi Cable, Ltd. Group III-V nitride-based semiconductor substrate and method of making same
US20100261339A1 (en) * 2007-07-10 2010-10-14 Nxp B.V. Single crystal growth on a mis-matched substrate
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶
CN102077376A (zh) * 2008-06-27 2011-05-25 松下电器产业株式会社 压电体元件和其制造方法
US20100237387A1 (en) * 2009-03-19 2010-09-23 Sanken Electric Co., Ltd. Semiconductor wafer, semiconductor element and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112242A (zh) * 2015-01-08 2017-08-29 信越半导体股份有限公司 电子器件用外延基板、电子器件、电子器件用外延基板的制造方法及电子器件的制造方法
CN108695341A (zh) * 2017-03-31 2018-10-23 环球晶圆股份有限公司 外延基板及其制造方法

Also Published As

Publication number Publication date
KR102045727B1 (ko) 2019-11-18
US20150028457A1 (en) 2015-01-29
TW201401337A (zh) 2014-01-01
TWI543238B (zh) 2016-07-21
JP2013171898A (ja) 2013-09-02
WO2013125185A1 (ja) 2013-08-29
DE112013000648B4 (de) 2023-09-28
DE112013000648T5 (de) 2015-04-16
CN104115258B (zh) 2017-12-22
KR20140125388A (ko) 2014-10-28
JP6130995B2 (ja) 2017-05-17

Similar Documents

Publication Publication Date Title
CN104115258A (zh) 外延基板、半导体装置及半导体装置的制造方法
EP2747220B1 (en) Nitride semiconductor ultraviolet light emitting element
US8372673B2 (en) Method of seperating two material systems
JP5552923B2 (ja) 半導体装置およびその製造方法
US8823055B2 (en) REO/ALO/A1N template for III-N material growth on silicon
US8772831B2 (en) III-nitride growth method on silicon substrate
US8633569B1 (en) AlN inter-layers in III-N material grown on REO/silicon substrate
US20130140525A1 (en) Gallium nitride growth method on silicon substrate
JP4786730B2 (ja) 電界効果型トランジスタおよびその製造方法
KR20080003871A (ko) 질화물 반도체 소자 및 그 제법
TWI445204B (zh) 具有漸變含量之電洞穿隧層之發光元件
KR20130008280A (ko) 안정성이 우수한 질화물계 반도체 소자
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP2008159621A (ja) 半導体電子デバイス
US8823025B1 (en) III-N material grown on AIO/AIN buffer on Si substrate
CN113451467A (zh) 含氮半导体元件
US8623747B1 (en) Silicon, aluminum oxide, aluminum nitride template for optoelectronic and power devices
KR102002898B1 (ko) 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
JP2007088186A (ja) 半導体装置及びその製造方法
US20240170564A1 (en) Epitaxial structure
KR20180063576A (ko) 반절연층을 구비한 질화물 반도체 소자 및 그 제조 방법
CN111146269A (zh) 高电子迁移率晶体管装置及其制造方法
WO2015005083A1 (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant