TWI543238B - An epitaxial substrate, a semiconductor device, and a semiconductor device - Google Patents

An epitaxial substrate, a semiconductor device, and a semiconductor device Download PDF

Info

Publication number
TWI543238B
TWI543238B TW102105863A TW102105863A TWI543238B TW I543238 B TWI543238 B TW I543238B TW 102105863 A TW102105863 A TW 102105863A TW 102105863 A TW102105863 A TW 102105863A TW I543238 B TWI543238 B TW I543238B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
epitaxial growth
epitaxial
growth layer
Prior art date
Application number
TW102105863A
Other languages
English (en)
Other versions
TW201401337A (zh
Inventor
Hiroshi Shikauchi
Hirokazu Goto
Ken Sato
Masaru Shinomiya
Keitaro Tsuchiya
Kazunori Hagimoto
Original Assignee
Sanken Electric Co Ltd
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shinetsu Handotai Kk filed Critical Sanken Electric Co Ltd
Publication of TW201401337A publication Critical patent/TW201401337A/zh
Application granted granted Critical
Publication of TWI543238B publication Critical patent/TWI543238B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

磊晶基板、半導體裝置及半導體裝置的製造方法
本發明關於具有磊晶成長層之磊晶基板、半導體裝置及半導體裝置的製造方法。
在具有氮化物半導體層之半導體裝置中，大多是在矽或碳化矽等廉價矽系基板上形成氮化物半導體層。氮化物半導體層會形成在矽系基板上，以作為半導體裝置的功能層(例如發光二極體(LED)的活性層(主動層)或高電子移動度電晶體(HEMT)的通道層等)來發揮功能。但是，矽系基板與氮化物半導體層的晶格常數差異很大。因此，例如採用一種在矽系基板與功能層之間配置緩衝層的構造。
緩衝層或功能層等之磊晶成長層，一般使用將氮化鋁(AlN)層與氮化鎵(GaN)層交互積層複數層而成之構造等的AlxGa1-xN/AlyGa1-yN(x>y)的異質構造，積層複數層而成的構造。此外，有些亦會在緩衝層與矽系基板之間更配置比緩衝層厚的AlN初始層。
磊晶成長層，由於具有AlN/GaN這樣的異質構造，而容易因為晶格常數的差異或熱膨脹系數的差異而導致許多裂痕從外緣部導入。
又，將由氮化物半導體所構成之磊晶成長層配置在 矽系基板上而成之磊晶基板，在外緣部中磊晶成長層的膜厚會變厚，而發生磊晶成長層或矽系基板的「冠狀隆起」。在作為半導體裝置來使用之中央部中，是以矽系基板的彎曲(翹曲)與磊晶成長層的應力最佳化之方式來選擇半導體裝置的各層的厚度等的條件。因此，若發生上述冠狀隆起，則磊晶成長層中所產生的應力與基板的彎曲的平衡會被打破，而對磊晶成長層造成影響，在外緣部附近的磊晶成長層產生龜甲模樣的裂痕等。為了防止冠狀隆起的情況發生，提案有一種對矽系基板的外緣部進行去角加工(去角取面加工)，並在其上形成磊晶成長層之方法等(例如參照專利文獻1)。
[先前技術文獻]
(專利文獻)
專利文獻1：日本特開昭59-227117號公報。
現狀下，一般而言即使在被稱為「無裂痕」的磊晶基板中，仍然會因為冠狀隆起的發生，而在從外緣部算起數mm程度的區域中存在裂痕。業者會擔心此裂痕在元件的製造步驟中延伸、或是誘發磊晶成長層的剝離而造成製造線的污染。因此，希望有一種完全無裂痕的磊晶基板。
為了滿足上述要求，本發明的目的在於提供一種抑制外緣部發生裂痕之磊晶基板、半導體裝置及這種半導體裝置的製造方法。
根據本發明的一態樣，提供一種磊晶基板，其具備：(1)矽系基板；及(2)磊晶成長層，其具有晶格常數和熱膨脹係數彼此相異之第1氮化物半導體層和第2氮化物半導體層交互積層而成之構造，並以在外緣部中的膜厚逐漸變薄的方式被配置在矽系基板上。
根據本發明的其他態樣，提供一種半導體裝置，其 具備：(1)矽系基板；(2)磊晶成長層，其具有晶格常數和熱膨脹係數彼此相異之第1和第2氮化物半導體層交互積層而成之構造，並以在外緣部中的膜厚逐漸變薄，且膜厚的減少率越靠近外側越大的方式被配置在矽系基板上；及(3)功能層，其被配置在磊晶成長層上，且由氮化物半導體所構成。
根據本發明的其他態樣，提供一種半導體裝置的製 造方法，其具備：(1)準備磊晶基板的步驟，該磊晶基板具備：矽系基板；磊晶成長層，其具有晶格常數和熱膨脹係數彼此相異之第1和第2氮化物半導體層交互積層而成之構造，並以在外緣部中的膜厚逐漸變薄的方式被配置在矽系基板上；(2)在磊晶成長層上形成功能層的步驟，且該功能層由氮化物半導體所構成；及(3)分割成1單元份的步驟。
根據本發明，可提供一種抑制外緣部發生裂痕之磊晶基板、半導體裝置及這種半導體裝置的製造方法。
10‧‧‧磊晶基板
11、11A‧‧‧矽系基板
12、12A‧‧‧磊晶成長層
20‧‧‧功能層
21‧‧‧載體移體層
22‧‧‧載體供給層
23‧‧‧二維載體氣體層
31‧‧‧源極電極
32‧‧‧汲極電極
33‧‧‧閘極電極
40‧‧‧功能層
41‧‧‧n型包覆層
42‧‧‧活性層
43‧‧‧p型包覆層
100‧‧‧圓環
110‧‧‧主面
121‧‧‧第1氮化物半導體層
122‧‧‧第2氮化物半導體層
410‧‧‧n側電極
430‧‧‧p側電極
第1圖是表示本發明的第1實施形態的磊晶基板的構造之示意剖面圖，其中第1圖(a)是全體圖，而第1圖(b)及第1圖(c)是端部的擴大圖。
第2圖是表示比較例的磊晶基板的外緣部的構造之示意剖面圖。
第3圖是比較例的磊晶成長層的外緣部中的表面照片。
第4圖是比較各材料的熱膨脹係數的圖表。
第5圖是表示本發明的第1實施形態的磊晶基板的外緣部的構造之示意剖面圖。
第6圖是本發明的第1實施形態的磊晶成長層的外緣部中的表面照片。
第7圖是表示本發明的第1實施形態的磊晶基板的磊晶成長層的外緣部中的膜厚分佈的例子之圖表。
第8圖是表示本發明的第1實施形態的磊晶基板的磊晶成長層的外緣部中的膜厚分佈的例子之表。
第9圖是用以說明本發明的第1實施形態的磊晶基板的製造方法的例子之示意圖，其中第9圖(a)是平面圖，而第9圖(b)是剖面圖。
第10圖是表示使用本發明的第1實施形態的磊晶基板之半導體裝置的構造例之示意剖面圖。
第11圖是表示第10圖所示之半導體裝置的1單元份量的構造例之示意剖面圖。
第12圖是表示使用本發明的第1實施形態的磊晶基板之半導體裝置的其他構造例之示意剖面圖。
第13圖是表示第12圖所示之半導體裝置的1單元份的構造例之示意剖面圖。
第14圖是表示本發明第2實施形態的磊晶基板的構造之示意剖面圖。
第15圖是表示本發明第3實施形態的磊晶基板的構造之示意剖面圖。
繼而，參照圖式來說明本發明之第1至第3實施形 態。以下圖式的記載中，對於相同或類似的部分附加相同或類似的符號。但是，應注意圖式只是示意性質，其中厚度與平面尺寸之關係、各部的長度比例等和現實製品有所不同。 因此，具體的尺寸應該要參酌以下說明來判斷。又，圖式彼此之間亦當然含有尺寸關係或比例彼此不同的部分。
又，以下所示之第1至第3實施形態，是例示用來具體化本發明的技術性思想之裝置或方法，但本發明的技術性思想，對於構成零件的形狀、構造、配置等，並非限定於下述的實施形態。本發明的實施形態，可在申請專利範圍中施加各種變更。
(第1實施形態)
本發明的第1實施形態的磊晶基板10，如第1圖(a)所示，具備矽系基板11與磊晶成長層12，其中該磊晶成長層12以外緣部中的膜厚逐漸變薄的方式被配置在矽系基板11上。也就是說，磊晶成長層12，如第1圖(a)所示，其外緣部(端部)沿膜厚方向的切斷面的外緣形狀是凸圓弧狀。又，磊晶 成長層12，具有緩衝層的構造，該緩衝層是由晶格常數和熱膨脹係數彼此相異之第1氮化物半導體層121與第2氮化物半導體層122交互積層而成。
並且，如第1圖(b)、第1圖(c)所示，藉由在第1圖(a)所示的磊晶基板10上形成由氮化物半導體所構成之功能層，而製造出半導體裝置。例如，能夠實現一種半導體裝置，該半導體裝置將磊晶成長層12作為緩衝層，並在該緩衝層上形成有功能層。此外，由為了製造半導體裝置而形成於緩衝層上之氮化物半導體所構成之功能層，亦包含於磊晶成長層12中。
磊晶成長層12的端部，例如第1圖(b)所示，以膜厚的減少率越靠近外側越大的方式來使膜厚逐漸變薄。或者，如第1圖(c)所示，磊晶成長層12的端部逐漸變薄。此外，在第1圖(b)、第1圖(c)中，表示磊晶成長層12的構造是在緩衝層上積層GaN層與AlGaN層而成之功能層的例子。構成磊晶成長層12的各層的膜厚比例，在端部附近與中央部幾乎沒有差別。此外，「中央部」是指作為半導體元件來使用且比磊晶成長層12的端部更靠內側的部分。
在第1圖(a)所示的磊晶基板中，磊晶成長層12的端部被形成為比矽系基板11的端部更靠內側，且第1氮化物半導體層121、第2氮化物半導體層122各自的膜厚從端部向中央部逐漸變厚。也就是說，磊晶成長層12被配置在矽系基板11的主面110的中央區域上，且未被配置在圍繞中央區域的周圍之主面110的外周區域上。因此，在外周區域中，矽 系基板11的主面露出。第1氮化物半導體層121、第2氮化物半導體層122，例如是由AlxInyGa1-x-yN(0≦x≦1，0≦y≦1，0≦1-x-y≦1)所構成之氮化物半導體來組成。
矽系基板11，例如為矽(Si)基板或碳化矽(SiC)基板等。如第1圖(a)所示，矽系基板11的外緣部，被去角加工而成為越靠近端部則膜厚越薄。
一般而言，在矽系基板上成長出由氮化物半導體所構成之磊晶膜的情況下，如第2圖所示，在矽系基板11A的外緣部，磊晶成長層12A的膜厚會變厚而發生冠狀隆起13。 第2圖所示之比較例，是積層緩衝層、GaN層及AlGaN障壁層來作為磊晶成長層12A之構造。如前述已說明過的，由於冠狀隆起13的發生，會在磊晶基板上產生裂痕。第3圖中表示在第2圖中以符號A來表示的磊晶成長層12A的外緣部的表面照片。如第3圖所示，在磊晶成長層12A上發生筋狀的裂痕。
第4圖中表示比較各材料的熱膨脹係數之圖表。第4圖表示各半導體材料中的溫度與線熱膨脹係數α之關係。在1000K以上，各材料的熱膨脹係數的關係為Si<GaN<AlN，而晶格常數的關係為AlN(a軸)<GaN(a軸)<Si((111)面)。由於Si、AlN及GaN在晶格常數或熱膨脹係數等方面有差異，例如在使矽系基板的溫度達到1000K以上的高溫下，將這些材料進行積層時，容易發生如第3圖所示之裂痕。
為了與第2圖所示之比較例作比較，以下說明關於第1圖(a)所示之磊晶基板10的外緣部的狀態。第6圖表示在 第5圖中以符號B表示之磊晶成長層12的外緣部的表面照片。如第6圖所示，在矽系基板11上未發生裂痕。此時之矽系基板11的中央區域中的磊晶成長層12的膜厚為6μm。也就是說，在形成膜厚6μm的磊晶成長層12的情況下，可確認到在磊晶成長層12的外緣部中不會在矽系基板11上發生裂痕。
如上述，藉由在外緣部中以膜厚逐漸變薄的方式來形成磊晶成長層12，便不會在矽系基板11的外緣部中發生磊晶成長層12的冠狀隆起。藉此，抑制在矽系基板11上發生裂痕或磊晶成長層12的剝離。
第7圖中表示外緣部中的磊晶成長層12的膜厚分佈的例子。第7圖的縱軸是磊晶成長層12的膜厚，橫軸是從磊晶成長層12的外緣部的端部沿著矽系基板11的主面110朝向中央區域的距離。此外，在矽系基板11上積層有緩衝層和GaN層以作為磊晶成長層12。第7圖中，「GaN-OF」及「緩衝-OF」表示靠近基板的定向平面之側(以下稱為「定平側」)之GaN層和緩衝層的膜厚，「GaN-Top」和「緩衝-Top」表示遠離基板的定向平面之側(以下稱為「頂面側」)之GaN層和緩衝層的膜厚。第8圖中表示頂面側中的緩衝層、GaN層、及緩衝層與GaN層的總膜厚的變化量。
如前述已說明過的，磊晶成長層12的膜厚朝向外側逐漸變薄，且膜厚的減少率越靠近外側越大。例如，將磊晶成長層12形成為：以從外緣部的端部算起20mm處的中央區域之磊晶成長層12的膜厚作為100%的情況下，從外緣部的 端部算起的距離為3mm的區域中為90%，從外緣部的端部算起的距離為1mm的區域中為70%，從外緣部的端部算起的距離為0.5mm的區域中為50%。
磊晶成長層12的膜厚越厚，則越容易在磊晶基板10上發生裂痕。因此，在磊晶成長層12的中央部中的膜厚例如為5μm以上的情況下，藉由使在外緣部中的磊晶成長層12的膜厚逐漸變薄以減低裂痕發生的功效，會很顯著。
又，磊晶成長層12的直徑越大，則越容易在外緣部發生裂痕。因此，例如在磊晶基板10的直徑為125mm以上的情況下，藉由使磊晶成長層12的膜厚逐漸變薄所產生的抑制裂痕發生的效果很大。
第1圖(a)所示之磊晶基板10，例如可根據第9圖(a)、第9圖(b)所示之製造方法等來製造。亦即，在矽系基板11的主面110的外周區域上，沿著外周配置環狀的圓環100。 圓環100，例如由矽所構成。在配置有圓環100之矽系基板11的主面110上，使用有機金屬氣相成長(MOCVD)法等的磊晶成長法形成磊晶成長層12。然後，藉由自矽系基板11除去圓環100，而完成如第1圖(a)所示之磊晶基板10。在磊晶成長中，於配置有圓環100之矽系基板11的外周區域上未形成磊晶成長層12，而露出矽系基板11的表面。
作為緩衝層之磊晶成長層12的最適合構造，為交互積層AlN層與GaN層之構造，並在設定為900℃以上(例如1350℃)的矽系基板11上形成磊晶成長層12。
如以上所說明過的，根據本發明第1實施形態的磊 晶基板10，可防止磊晶成長層12的膜厚在外緣部變厚而發生冠狀隆起，以抑制裂痕發生或磊晶膜剝離等。如此，由於磊晶基板10為不會發生裂痕的無裂痕基板，亦可抑制在磊晶成長中發生裂痕而使原料氣體與矽系基板發生反應的現象(回熔蝕刻)。
進而，由於在磊晶基板10中，外緣部的磊晶成長層12的膜厚較薄，根據構成矽系基板11、磊晶成長層12之第1氮化物半導體層121及第2氮化物半導體層122的熱膨脹係數的差異而從端部產生的應力亦較弱，而變得容易控制磊晶基板10的彎曲。例如，與第2圖所示的比較例相比時，在磊晶成長層12的膜厚相同的情況下，依存於應力之彎曲量較小。又，在將彎曲量作成相同的情況下，可成長出較厚的磊晶成長層12。
第10圖中表示使用磊晶基板10來形成HEMT(High electron Mobility Transistor，高電子移動度電晶體)之例子。 亦即，第10圖所示之半導體裝置，具有功能層20，且該功能層20為積層載體供給層22及載體移動層21之構造，該載體移動層21與該載體供給層22形成異質接合。由帶隙能量相異的氮化物半導體所構成之載體移動層21與載體供給層22之間的界面，形成有異質接合面，且在異質接合面附近的載體移動層21中形成有作為電流通路(通道)之二維載體氣體層23。
第10圖所示之半導體裝置的緩衝層120，例如為交互積層第1副層(sublayer)與第2副層而成之多層構造緩衝 體，其中第1副層是由AlN所構成，而第2副層是由GaN所構成。
配置於緩衝層120上之載體移動層21，例如是藉由MOCVD法，使未添加雜質之非摻雜GaN磊晶成長而形成。所謂非摻雜，是指未刻意添加雜質的意思。
此處，端部中的緩衝層120的厚度相對於中央部之變化比例，較佳為與端部中的載體移動層21的厚度相對於中央部之變化比例的比率在±5%以內(幾乎相等)，而關於緩衝層120與載體移動體層21，端部的厚度以同等之比例來變化。 此外，亦可使載體移動層21的變化比例大於緩衝層120的變化比例。
配置於載體移動層21上之載體供給層22，是由能隙大於載體移動層21，且晶格常數小於載體移動層21之氮化物半導體所構成。可採用非摻雜的AlxGa1-xN來作為載體供給層22。
載體供給層22，是藉由MOCVD法等所實行的磊晶成長而形成於載體移動層21上。由於載體供給體22與載體移動層21，兩者的晶格常數相異，會產生因晶格歪曲而導致的壓電極化(Piezoelectric polarization)。藉由此壓電極化與載體供給層22的結晶所具有之自發極化，會在異質接合附近的載體移動層21產生高密度的載體，而形成作為電流通路(通道)之二維載體氣體層23。
如第10圖所示，在功能層20上形成有源極電極31、汲極電極32及閘極電極33。源極電極31及汲極電極32，是 由可與功能層20作低電阻接觸(歐姆接觸)之金屬所形成。例如對於源極電極31及汲極電極32，可採用鋁(Al)、鈦(Ti)等。 或者，可作成Ti與Al的積層體來形成源極電極31及汲極電極32。對於配置於源極電極31與汲極電極32之間的閘極電極33，例如可採用鎳金(NiAu)等。源極電極31、汲極電極32及閘極電極33，僅形成於磊晶成長層中央部。
然後，如第11圖所示，切割成半導體裝置的一單元份而製造出晶片。
上述說明中，表示了使用磊晶基板10之半導體裝置為HEMT之例子，但亦可使用磊晶基板10來形成場效電晶體(FET)等其他構造之電晶體。
又，亦可使用磊晶基板10來製造LED等之發光裝置。第12圖所示之發光裝置，是將功能層40配置在緩衝層120上之例子，其中功能層40為積層n型包覆層41、活性層42及p型包覆層43而成之雙異質接合構造。
n型包覆層41，例如為摻雜有n型雜質之GaN膜等。 如第13圖所示，n型包覆層41上連接有n側電極410，從發光裝置的外部負電源供給電子至n側電極410。藉此，從n型包覆層41供給電子至活性層42。
p型包覆層43，例如為摻雜有p型雜質之AlGaN膜等。p型包覆層43上連接有p側電極430，從發光裝置的外部正電源供給電洞(hole)至p側電極430。藉此，從p型包覆層43供給電洞至活性層42。
活性層42，例如為非摻雜之InGaN膜。第12圖及 第13圖中雖然圖示活性層42是單層，但活性層42具有交互配置障壁層與能隙小於該障壁層之井層而成之多重量子井(MQW)構造。不過，亦可用單一層來構成活性層42。又，亦可摻雜p型或n型的導電雜質於活性層42中。從n型包覆層41供給而來之電子與從p型包覆層43供給而來之電洞，在活性層42中再耦合而發生光。
如上述，使用第1圖(a)所示之磊晶基板10，可實現具有各種功能層之半導體裝置。
(第2實施形態)
本發明之第2實施形態的磊晶基板10，如第14圖所示，其磊晶成長層12的端部，位於矽系基板11的端部的經過去角加工之區域上。其他要點，則與第1圖(a)所示之第1實施形態相同。
第14圖所示之磊晶基板10，在藉由去角加工所形成之矽系基板11內側的角部及其附近中，受到磊晶成長層12的基底亦即矽系基板11的形狀影響，使得磊晶成長層12的各層的膜厚比其周圍稍厚。然而，磊晶成長層12各層的膜厚，從藉由去角加工所形成之角部的上方起，朝向端部逐漸變薄。此外，較佳為在藉由去角加工所形成之角部的更內側，亦即矽系基板11上未經過去角加工之區域中，磊晶成長層12各層的膜厚亦朝向端部逐漸變薄。
其他部分，與第1實施形態實質上相同，而省略重複的記載。
(第3實施形態)
本發明之第3實施形態之磊晶基板10，如第15圖所示，其磊晶成長層12的端部，比矽系基板11的端部更向外側延伸。其他要點，則與第1圖(a)所示之第1實施形態相同。
第15圖所示之磊晶基板10，在矽系基板11的端部與藉由去角加工所形成之角部及這些部份的附近中，受到磊晶成長層12的基底亦即矽系基板11的形狀影響，使得磊晶成長層12的各層的膜厚比其周圍稍厚。然而，磊晶成長層12，從矽系基板11的端部及角部的上方起，朝向磊晶成長層12的端部逐漸變薄。此外，較佳為在藉由去角加工所形成之角部的更內側，亦即矽系基板11上未經過去角加工之區域中，磊晶成長層12各層的膜厚亦朝向端部逐漸變薄。
其他部分，與第1實施形態實質上相同，而省略重複的記載。
(其他實施形態)
如上述，藉由第1至第3實施形態記載了本發明，但不應理解成構成本揭示的一部分之論述及圖式係用來限定本發明。本案所屬領域中具有通常知識者，可從本揭示明確了解到各種代替實施形態、實施例及運用技術。
例如，在第1圖(a)中所示之實施形態中，雖然表示了使用端部經過去角加工之矽系基板11之例子，但矽系基板11的端部亦可未經過去角加工。
如此，本發明當然包含此處未記載之各種實施形態等。因此，本發明的技術範圍，僅根據上述說明而藉由適當的申請專利範圍所關的發明特定事項來決定。
10‧‧‧磊晶基板
11‧‧‧矽系基板
12‧‧‧磊晶成長層
110‧‧‧主面
121‧‧‧第1氮化物半導體層
122‧‧‧第2氮化物半導體層

Claims (6)

  1. 一種磊晶基板，其特徵在於具備：矽系基板；及磊晶成長層，其具有晶格常數和熱膨脹係數彼此相異之第1氮化物半導體層和第2氮化物半導體層交互積層而成之構造，並以在外緣部中的膜厚逐漸變薄之方式被配置在前述矽系基板上，且前述第1氮化物半導體層和前述第2氮化物半導體層的各自的膜厚，被形成為從端部朝向中央部逐漸變厚。
  2. 如請求項1所述之磊晶基板，其中，前述磊晶成長層的端部，在比前述矽系基板的端部更靠內側。
  3. 如請求項1所述之磊晶基板，其中，前述矽系基板的外緣部，以越接近端部則膜厚越薄的方式被去角加工，且前述磊晶成長層的端部位於前述矽系基板的經過去角加工的區域上。
  4. 如請求項2所述之磊晶基板，其中，前述矽系基板的外緣部，以越接近端部膜厚越薄的方式被去角加工，且前述磊晶成長層的端部位於前述矽系基板的經過去角加工的區域上。
  5. 一種半導體裝置，其特徵在於具備：如請求項1至4中的任一項所述之磊晶基板；及 功能層，其被配置在前述磊晶成長層上，且由氮化物半導體所構成。
  6. 一種半導體裝置的製造方法，其特徵在於具備以下步驟：準備如請求項1至4中的任一項所述之磊晶基板的步驟；在前述磊晶成長層上形成功能層的步驟，且該功能層由氮化物半導體所構成；及分割成1單元份的步驟。
TW102105863A 2012-02-20 2013-02-20 An epitaxial substrate, a semiconductor device, and a semiconductor device TWI543238B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012033655A JP6130995B2 (ja) 2012-02-20 2012-02-20 エピタキシャル基板及び半導体装置

Publications (2)

Publication Number Publication Date
TW201401337A TW201401337A (zh) 2014-01-01
TWI543238B true TWI543238B (zh) 2016-07-21

Family

ID=49005384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102105863A TWI543238B (zh) 2012-02-20 2013-02-20 An epitaxial substrate, a semiconductor device, and a semiconductor device

Country Status (7)

Country Link
US (1) US20150028457A1 (zh)
JP (1) JP6130995B2 (zh)
KR (1) KR102045727B1 (zh)
CN (1) CN104115258B (zh)
DE (1) DE112013000648B4 (zh)
TW (1) TWI543238B (zh)
WO (1) WO2013125185A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123866B2 (en) 2013-09-26 2015-09-01 Seoul Viosys Co., Ltd. Light emitting device having wide beam angle and method of fabricating the same
JP6157381B2 (ja) 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP6261388B2 (ja) 2014-03-05 2018-01-17 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法
JP6261523B2 (ja) * 2015-01-08 2018-01-17 信越半導体株式会社 電子デバイス用エピタキシャル基板の製造方法、並びに電子デバイスの製造方法
JP2018006575A (ja) * 2016-07-01 2018-01-11 株式会社ディスコ 積層ウエーハの加工方法
FR3055064B1 (fr) 2016-08-11 2018-10-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
CN108695341B (zh) * 2017-03-31 2021-01-26 环球晶圆股份有限公司 外延基板及其制造方法
JP2019067786A (ja) 2017-09-28 2019-04-25 株式会社東芝 高出力素子
JP7147416B2 (ja) 2018-09-26 2022-10-05 信越半導体株式会社 エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
CN113981532A (zh) * 2021-08-30 2022-01-28 华灿光电（浙江）有限公司 用于碳化硅外延生长的基底以及基底的制造方法
CN113990940B (zh) * 2021-08-30 2023-06-09 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法
JP7207588B1 (ja) 2022-03-10 2023-01-18 信越半導体株式会社 Ｉｉｉ族窒化物半導体ウエーハ及びその製造方法
JP2023166655A (ja) * 2022-05-10 2023-11-22 信越半導体株式会社 エピタキシャルウェーハ

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59227117A (ja) * 1983-06-08 1984-12-20 Nec Corp 半導体装置
US4925809A (en) * 1987-05-23 1990-05-15 Osaka Titanium Co., Ltd. Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
JPH0636413B2 (ja) * 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH04129267A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
JP3211604B2 (ja) * 1995-02-03 2001-09-25 株式会社日立製作所 半導体装置
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
US6020603A (en) * 1996-09-24 2000-02-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a beveled and chamfered outer peripheral portion
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
JP3395696B2 (ja) * 1999-03-15 2003-04-14 日本電気株式会社 ウェハ処理装置およびウェハ処理方法
US6267649B1 (en) * 1999-08-23 2001-07-31 Industrial Technology Research Institute Edge and bevel CMP of copper wafer
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
JP2002313757A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
JP4162892B2 (ja) * 2002-01-11 2008-10-08 日鉱金属株式会社 半導体ウェハおよびその製造方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
KR100513920B1 (ko) * 2003-10-31 2005-09-08 주식회사 시스넥스 화학기상증착 반응기
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
JP4826703B2 (ja) * 2004-09-29 2011-11-30 サンケン電気株式会社 半導体素子の形成に使用するための板状基体
JP2006173354A (ja) * 2004-12-15 2006-06-29 Canon Inc Ｓｏｉ基板の製造方法
JP4780993B2 (ja) * 2005-03-31 2011-09-28 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP4849296B2 (ja) * 2005-04-11 2012-01-11 日立電線株式会社 ＧａＮ基板
JP2007059595A (ja) * 2005-08-24 2007-03-08 Toshiba Corp 窒化物半導体素子
JP4945185B2 (ja) * 2006-07-24 2012-06-06 株式会社東芝 結晶成長方法
US7755103B2 (en) * 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
PL2122015T3 (pl) * 2006-12-08 2012-07-31 Saint Gobain Cristaux & Detecteurs Sposób wytwarzania monokryształu azotku przez wzrost epitaksjalny na podłożu zapobiegającym wzrostowi na krawędziach podłoża
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP4232837B2 (ja) * 2007-03-28 2009-03-04 住友電気工業株式会社 窒化物半導体発光素子を作製する方法
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
US8962453B2 (en) * 2007-07-10 2015-02-24 Nxp B.V. Single crystal growth on a mis-matched substrate
JP4514063B2 (ja) * 2007-08-30 2010-07-28 古河電気工業株式会社 Ｅｄ型インバータ回路および集積回路素子
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
JP2009256154A (ja) * 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶
US7833907B2 (en) * 2008-04-23 2010-11-16 International Business Machines Corporation CMP methods avoiding edge erosion and related wafer
JP5151674B2 (ja) * 2008-05-19 2013-02-27 信越半導体株式会社 エピタキシャルウエーハの製造方法
JPWO2009157189A1 (ja) * 2008-06-27 2011-12-08 パナソニック株式会社 圧電体素子とその製造方法
US7875534B2 (en) * 2008-07-21 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Realizing N-face III-nitride semiconductors by nitridation treatment
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
JP5477685B2 (ja) 2009-03-19 2014-04-23 サンケン電気株式会社 半導体ウェーハ及び半導体素子及びその製造方法
JP5537197B2 (ja) * 2010-03-12 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102959682A (zh) * 2010-06-25 2013-03-06 同和电子科技有限公司 外延生长基板与半导体装置、外延生长方法
JP2015018960A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20150028457A1 (en) 2015-01-29
WO2013125185A1 (ja) 2013-08-29
DE112013000648B4 (de) 2023-09-28
TW201401337A (zh) 2014-01-01
CN104115258A (zh) 2014-10-22
DE112013000648T5 (de) 2015-04-16
KR20140125388A (ko) 2014-10-28
JP2013171898A (ja) 2013-09-02
KR102045727B1 (ko) 2019-11-18
JP6130995B2 (ja) 2017-05-17
CN104115258B (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
TWI543238B (zh) An epitaxial substrate, a semiconductor device, and a semiconductor device
TWI476947B (zh) An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer
TWI532211B (zh) 半導體發光裝置及其製造方法
TWI711186B (zh) 深紫外線發光元件的製造方法
WO2012157228A1 (ja) 半導体素子及びその製造方法
JP5100427B2 (ja) 半導体電子デバイス
JP4786730B2 (ja) 電界効果型トランジスタおよびその製造方法
JP2007096330A (ja) Ｉｉｉ−ｖ族発光デバイス
US11575068B2 (en) Method of manufacturing semiconductor light emitting element
JP6978206B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US8709839B2 (en) Method of fabricating semiconductor light emitting device
JP2014053611A (ja) 半導体バッファ構造体及びそれを含む半導体素子と、その製造方法
JP2003060212A (ja) シヨットキバリアダイオード及びその製造方法
JP6180401B2 (ja) エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
US20110248241A1 (en) Nitride semiconductor element
US20120168771A1 (en) Semiconductor element, hemt element, and method of manufacturing semiconductor element
JP5355927B2 (ja) 半導体装置および半導体装置の製造方法
JP6945666B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP5546133B2 (ja) 半導体電子デバイス
US20240178344A1 (en) Ultraviolet light emitting element
JP2012227228A (ja) 半導体デバイスおよび半導体デバイスの製造方法
JP2018156970A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2007201146A (ja) 発光素子及びその製造方法
JP5566798B2 (ja) 半導体整流素子
WO2015005083A1 (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法