TWI532211B - 半導體發光裝置及其製造方法 - Google Patents

半導體發光裝置及其製造方法 Download PDF

Info

Publication number
TWI532211B
TWI532211B TW099113954A TW99113954A TWI532211B TW I532211 B TWI532211 B TW I532211B TW 099113954 A TW099113954 A TW 099113954A TW 99113954 A TW99113954 A TW 99113954A TW I532211 B TWI532211 B TW I532211B
Authority
TW
Taiwan
Prior art keywords
protrusion
semiconductor layer
substrate
layer
forming
Prior art date
Application number
TW099113954A
Other languages
English (en)
Other versions
TW201121099A (en
Inventor
孫秀亨
金敬鎮
高恩美
李雄
Original Assignee
Ｌｇ顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｌｇ顯示器股份有限公司 filed Critical Ｌｇ顯示器股份有限公司
Publication of TW201121099A publication Critical patent/TW201121099A/zh
Application granted granted Critical
Publication of TWI532211B publication Critical patent/TWI532211B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Description

半導體發光裝置及其製造方法
本發明涉及一種半導體裝置，更具體而言，係一種氮化物半導體發光裝置。
氮化物半導體發光裝置包括紫外線、藍色、綠色發光區域。特別是，GaN基的氮化物半導體發光裝置可應用到紅色/綠色發光二極管(LED)的光學裝置，以及對應至高速切換或金屬半導體場效應電晶體(Metal Semiconductor Field Effect Transistor，MESFET)或異質接面場-效應晶體管(Hetero Junction Field-Effect Transistor，HEMT)的高功率裝置的電子裝置。
第1圖顯示依據先前技術之氮化物半導體發光裝置的截面圖。
如第1圖中所示，依據先前技術之氮化物半導體發光裝置包括基板110、緩衝層120、未摻雜之半導體層130、N型氮化物半導體層140、活性層150、P型氮化物半導體層160、透明電極層170、在透明電極層170上的P型電極180、以及在N型氮化物半導體層140上的N型電極190，藉由蝕刻活性層150和P型氮化物半導體層160的預定部分而曝露。
由於電壓施加至半導體發光裝置100中的P型電極180和N型電極190，正向偏壓係施加在P型氮化物半導體層160和N型氮化物半導體層140之間，從而電子和電洞在活性層150中再結合，以藉此發射光線。
在氮化物半導體發光裝置的重要問題是，在活性層150中所產生的光線如何有效地提取到外部。在依據先前技術的氮化物半導體發光裝置的情況中，如第2A圖中所示，氮化物半導體發光裝置之複合材料的折射指數大於在氮化物半導體發光裝置附近中周圍材料(例如空氣、樹脂、基板等)的折射指數。因此，氮化物半導體發光裝置內部所產生的光子全部反射，然後重新吸收進入氮化物半導體發光裝置內部，而未逃出氮化物半導體發光裝置，從而降低光提取效率。
為了克服這個問題。已經提出了形成具有依據先前技術的半導體發光裝置中預定角度之堆疊結構壁的方法，從而提取一些在活性層150中所產生的橫向光線。然而，這個方法導致半導體發光裝置複雜的製造程序，且增加了生產成本。
此外，依據先前技術的半導體發光裝置的問題在於，由於基板與基板上生長的氮基半導體層之間的晶格常數差所引起的應力，基板上所生長的氮基半導體層的位錯密度增加。
因此，本發明是針對半導體發光裝置及其製造方法，其大大地避免了由於先前技術的限制和缺點所導致的一個或多個問題。
本發明的優點在於提供一種半導體發光裝置及其製造方法，其藉由在基板表面上形成複數個突起以在其上生長氮化物半導體材料，來增進光提取效率。
本發明的另一優點在於提供一種半導體發光裝置及其製造方法，其藉由在每個突起中形成凹槽以增進生長在基板上之半導體層的品質，其中凹槽能夠平面地曝露基板的表面或突起的內表面。
本發明其它的優點和特徵將在隨後的說明書中部分地提及，並且部分地對於本領域技術人員而言在以下的驗證之後是顯而易見的，或可由本發明的實施中習得。本發明的目的和其他優點可實現與獲得，藉由在說明書、申請專利範圍及其所附圖式所特別指出的結構。
為了實現這些和其他優點，按照本發明的目的，在此具體而廣泛描述的，提供有一種半導體發光裝置，包括一基板；一個或多個第一突起，在基板上，每個第一突起具有一凹槽，基板的表面經由凹槽而平面地曝露；一第一半導體層，在包括第一突起的基板上；一活性層，在第一半導體層上；一第二半導體層，在活性層上；一第一電極，在第一半導體層的預定部分上，其中活性層和第二半導體層不形成在第一半導體層的預定部分上；以及一第二電極，在第二半導體層上。
在另一方面，提供有一種製造半導體發光裝置的方法，包括：在一基板上形成一個或多個第一突起，每個第一突起具有一凹槽，基板的表面經由凹槽而平面地曝露；在包括第一突起的基板上形成一第一半導體層；在第一半導體層上形成一活性層；在活性層上形成一第二半導體層；刻蝕活性層和第二半導體層的預定部分，直到曝露第一半導體層；以及在第一半導體層的預定部分上形成一第一電極，其中活性層和第二半導體層不形成在第一半導體層的預定部分上，以及在第二半導體層上形成一第二電極。
可理解的是，本發明的上述一般說明和以下的詳細描述都具有示例性和解釋性，旨在提供所請求的本發明的進一步解釋。
詳細地參考本發明的示例性實施例，本發明的示例在所附圖式進行說明。只要有可能，所有圖式中的相同標號用於指示相同或類似的部分。
以下文中，依據本發明的半導體發光裝置及其製造方法將參考所附圖式進行描述。
[第一實施例]
第3A圖顯示依據本發明第一實施例之半導體發光裝置的結構。如第3A圖中所示，依據本發明第一實施例的半導體發光裝置300包括在其上形成有一個或多個突起的基板310、緩衝層320、未摻雜層330、N型氮化物半導體層340、活性層350、P型氮化物半導體層360、透明電極層370、P型電極380和N型電極390。
由於沒有商業可購得的基板，其與其上生長氮化物半導體材料的晶體具有相同的晶體結構同時展現晶格匹配，考慮到晶格匹配，藍寶石基板主要用於基板310。
藍寶石基板係具有六配菱形(Hexa-Rhombo)R3c對稱的晶體，其特徵在於例如c軸方向晶格常數為13.001；a軸方向晶格之間的距離為4.765；而在藍寶石取向平面的方向上為C(0001)平面、A(1120)平面和R(1102)平面。在藍寶石基板的C平面上，氮化物半導體材料易於生長，且在高溫下也穩定。在這個方面，藍寶石基板主要是用作藍色或綠色發光裝置的基板。
為增進光提取效率和生長在基板310上之氮化物半導體材料的品質，如第3A圖中所示，一個或多個突起312係形成在依據本發明第一實施例的半導體發光裝置300的基板310上。在這種情況下，突起312可藉由刻蝕基板310而形成。
依據本發明一實施例，凹槽314係形成在每個突起312中，這樣基板310的表面可經由突起312的凹槽314而曝露。這是為了增加其上生長有半導體材料之基板310的表面積。即是，半導體材料能夠生長在突起312之凹槽314中的基板310之表面，從而導致其上可生長半導體材料之基板310之表面積增加。
如第4A圖中所示，凹槽314形成在突起312中，其中經由凹槽314所曝露的基板310之表面是平面的，並具有c(0001)平面的方向性。即是，凹槽314的平面底部表面使半導體材料能夠平面地生長在突起312中基板310的表面。因此，可增進生長在基板310上之半導體層的品質，並且降低半導體層的位錯密度。
如第4A圖中所示，突起312內部之凹槽314的深度可與突起312的高度相同。然而，本發明之修改實施例揭露了凹槽314的深度大於突起312的高度，如第4B圖中所示。由於凹槽314的深度(a)大於突起312的高度(b)(即a>b)，凹槽314的底部表面低於基板310的上表面，從而由於全部反射光線的角度和面積的增加而導致增進的光提取效率。
本發明的另一修改實施例揭露了凹槽314的深度(a)小於突起312的高度(b)(即a<b)，如第4C圖中所示。在這種情況下，突起312的內部底部表面可經由凹槽314而曝露。較佳地，經由凹槽314而曝露之突起312的內部底部表面係平面的，並且具有c(0001)平面的方向性。
當形成依據本發明上述實施例的突起312時，在水平截面的突起312之面積由其底部316至頂部317逐漸減少，其中突起312的底部接觸基板310。同時，突起312內部之凹槽314係以在水平截面中凹槽314的面積由其底部318至頂部317逐漸增加的方式而形成，其中凹槽314的底部位在接近基板310的上表面。
例如，突起312可以其垂直截面是半圓形的方式而形成，如第5A圖中所示；或突起312可以其垂直截面是多角形，如三角形的方式形成，如第5B圖中所示。
第3B圖顯示前述突起312在基板310上的一示例。由第3B圖中所示，可知突起312設有凹槽314，能夠由此曝露出基板310的表面。在此時，複數個突起312可規則地或不規則地排列在基板310上。
第3B圖顯示其中具有凹槽314的環形突起312。然而，突起312的形狀不限於上述的環形。例如，突起312可形成多邊環形，例如三角形或矩形環形。
本發明的上述實施例揭露了藍寶石基板作為基板310。有選擇地，基板310可由GaN、SiC、ZnO、GaP、GaAs或導電材料所形成。
再次參考第3A圖，提供緩衝層320以減少基板310和N型氮化物半導體層340之間的晶格常數差。緩衝層320形成在包括突起312的基板310上。緩衝層320可選擇性地以AlInN結構、InGaN/GaN超晶格結構、InGaN/GaN堆疊結構或AlInGaN/InGaN/GaN堆疊結構所形成。
未摻雜半導體層330形成在緩衝層320上，其中未摻雜半導體材料層330可由GaN基的材料所形成。例如，藉由在溫度1500℃下提供NH3及三金屬鎵(TMGa)，未摻雜半導體層330可形成在緩衝層320上。
本發明上述實施例包括緩衝層320和未摻雜半導體層330二者。然而，本發明的修改實施例可包括緩衝層320和未摻雜半導體層330的任何其中之一，或可不包括緩衝層320也不包括未摻雜半導體層330。
N型氮化物半導體層340係形成在未摻雜半導體層330上。一般而言，N型氮化物半導體層340係由GaN、AlGaN、InGaN、AlN或AlInGaN所形成。在這種情況下，用於形成N型氮化物半導體層340的摻雜劑可為Si、Ge、Sn、Se或Te。
N型氮化物半導體層340可藉由金屬有機化學氣相沉積(Metal Organic Chemical Vapor Deposition，MOCVD)、分子束磊晶(Molecular Beam Epitaxy，MBE)或氫化物氣相磊晶(Hydride Vapor Phase Epitaxy，HVPE)在基板310上生長上述半導體材料而形成。
設置活性層350以發射光線，其係在阱由InGaN層所形成，而阻障層由(Al)GaN層所形成的條件下，藉由形成多重量子阱(multiple quantum well，MQW)所獲得的。藍色發光二極體使用InGaN/GaN的多重量子阱結構；而紫外線發光二極體使用GaN/AlGaN、InAlGaN/InAlGaN或InGaN/AlGaN的多重量子阱結構。關於在活性層350中效率的增進，可藉由改變In或Al的成分來控制光線波長，或可藉由改變活性層350中阱的深度、活性層350的數量和活性層350的厚度以增進內部量子效率。
活性層350可通過MOCVD、MBE或HVPE而形成在N型氮化物半導體層340。
P型氮化物半導體層360形成在活性層350上，其中P型氮化物半導體層360可由典型氮化物基的半導體材料所形成，例如GaN、AlGaN、InGaN、AlN或AlInGaN。在這種情況下，用於形成P型半導體層360的摻雜劑可為Mg、Zn或Be。
P型氮化物半導體層360可藉由MOCVD、MBE或HVPE在活性層350上生長前述氮化物基半導體材料而形成。
透明電極層370係形成在P型氮化物半導體層360上。較佳地，透明電極層370由能夠降低具有相對高能量帶隙的P型氮化物半導體層360的接觸電阻、還具有良好的光傳輸性質以從其間向上傳輸在活性層350中所產生的光線的材料所形成。
一般來說，透明電極層370係形成Ni/Au的雙層結構。較佳地，透明電極層370係由預定材料所形成，如銦錫氧化物(Indium-Tin-Oxide，ITO)、鎘錫氧化物(Cadmium-Tin-Oxide，CTO)或鈦鎢氮化物(Titanium-Tungsten-Nitride，TiWN)。透明電極層370的上述預定材料可實現良好的光傳輸性質，但其接觸電阻相對較高。
透明電極層370可藉由沉積方法所形成，例如MOCVD或MBE；或可藉由濺射所形成。此時，應用400℃至900℃的熱處理以增進歐姆接觸特性。
P型電極380係形成在透明電極層370上。P型電極380通常可藉由沉積方法如MOCVD或MBE，或可藉由濺射方法，由金或包含金的合金所形成。
N型電極390可形成在台面腐蝕的N型氮化物半導體層340上，其中N型電極390可使用選自Ti、Cr、Al、Cu和Au的材料群組，而形成單層結構或多層結構。N型電極390可藉由沉積方法如MOCVD或MBE，或可藉由濺射方法形成在N型氮化物半導體層340上。
參考第6圖描述依據本發明第一實施例用於製造發光裝置的方法。第6A圖至第6E圖顯示依據本發明第一實施例用於製造半導體發光裝置之方法的截面圖。
參考第6A圖，遮罩圖案610係形成在基板310上，其中遮罩圖案610係由光阻、聚合物、氧化物層(SiO2)、氮化物層(SiNx)或金屬薄膜所形成的。設置遮罩圖案610以形成其中具有凹槽314的突起312。
簡要解釋透過使用光阻形成遮罩圖案610的製程。首先，以光阻材料塗覆在基板310後，透過用於形成圖案的遮罩來曝光和顯影光阻，從而在基板310上形成所需的遮罩圖案610。
此後，如第6B圖中所示，在刻蝕其上形成有遮罩圖案610的基板310之後，由基板310去除遮罩圖案610，從而形成一個或多個突起312，其中每個突起312在其中設置有凹槽314。依據本發明的一實施例，基板310可由濕刻蝕或電漿刻蝕所蝕刻。如果採用濕刻蝕，基板310可藉由使用氯基氣體，選自包括Cl2、BCl3、HCl和CCl4的群組，或藉由使用酸，選自包括HBr、HF、HI、H2SO4、NHO3和H3PO4的群組而刻蝕。
依據本發明，其中設置有凹槽314的突起312係形成在基板310上，以增加基板310用於生長半導體層的表面積。在這種情況下，半導體材料可生長在突起312的底部表面內部，從而導致其上生長半導體層的基板310之表面積增加。
當突起312藉由刻蝕形成在基板310上時，如第4A圖中所示，凹槽314係形成在突起312中，其中經由凹槽314曝露的基板310之表面是平面的，並具有C平面的方向性。即是，在突起312中的平面底部表面使半導體材料能夠平面地生長在突起312中基板310的表面上。因此，可增進生長在表面310上之半導體層的品質。
在這種情況下，突起312內部凹槽314的深度(a)可與突起312的高度(b)相同，如第4A圖中所示。如第4B圖中所示，凹槽314的深度(a)可大於突起312的高度(b)。
如第4C圖中所示，凹槽314的深度(a)小於突起312的高度(b)。在此情況下，突起312內部的底部表面經由凹槽314曝露。較佳地，經由凹槽314曝露的突起312之內部的底部表面是平面的，並具有C表面的方向性。
當形成依據本發明上述實施例的突起312時，突起312在水平截面的面積由底部316到頂部317逐漸減少，其中突起312的底部接觸基板310。同時，突起312的凹槽314係以在水平截面中凹槽314的面積由底部318到頂部317逐漸增加的方式而形成，其中突起312的底部係設置接近於基板310的上表面。
例如，突起312可以其垂直截面是半圓形的方式而形成，如第5A圖中所示；或突起312可以其垂直截面是多角形，如三角形的方式而形成，如第5B圖中所示。
如第6C圖中所示，緩衝層320、未摻雜半導體層330、N型氮化物半導體層340、活性層350、P型氮化物半導體層360和透明電極層370係依次形成在具有突起312的基板310上。可形成緩衝層320或未摻雜半導體層330的至少其中之一；或可不形成緩衝層320也不形成未摻雜半導體層330。
如第6D圖中所示，應用台面腐蝕至N型氮化物半導體層340，用於形成N型電極390。
如第6E圖中所示，P型電極380係形成在透明電極層370上，而N型電極390係形成在N型氮化物半導體層340上。
為了提高半導體發光裝置的可靠性，雖然沒有顯示，但採用如SiO2之氧化物的絕緣層係形成在半導體發光裝置的整個區域；所形成的絕緣層由研磨和拋光製程而變薄，然後半導體發光裝置由使用雷射或鑽石的劃線製程而劃分成單獨的切片。
第7圖顯示依據本發明第一實施例的半導體發光裝置中內部量子效率(internal quantum efficiency，IQE)增進的曲線圖，藉由比較先前技術中的半導體發光裝置之IQE與依據本發明第一實施例的半導體發光裝置之IQE。
其未設置有突起的先前技術半導體發光裝置僅顯示21%的IQE，如第7A圖中所示。對比之下，依據本發明第一實施例的半導體發光裝置，其在基板310上設置有突起312，則顯示32%的IQE，如第7B圖中所示。與先前技術之半導體發光裝置相較，依據本發明第一實施例的半導體發光裝置能夠增進IQE 10%。
第8圖顯示依據本發明第一實施例的半導體發光裝置中光提取效率增進的表格，藉由比較先前技術中的半導體發光裝置之光提取效率與依據本發明第一實施例的半導體發光裝置中之光提取效率。
在沒有設置突起的先前技術之半導體發光裝置中僅顯示26%的光提取效率，如第8A圖中所示。對比之下，依據本發明第一實施例的半導體發光裝置，其設置有在基板310上的突起312，則顯示約69%的光提取效率，如第8B圖中所示。與先前技術之半導體發光裝置相較，依據本發明第一實施例的半導體發光裝置能夠提高40%的光提取效率。
[第二實施例]
依據本發明第一實施例的前述半導體發光裝置揭露了僅在基板上的突起。然而，依據本發明第二實施例的半導體發光裝置，揭露了突起係形成在除基板外的P型氮化物半導體層上，以增進光傳輸的效率。以下文中，將參考第9圖描述依據本發明第二實施例的半導體發光裝置。
如第9圖中所示，依據本發明第二實施例的半導體發光裝置包括其上形成有一個或多個第一突起912的基板910、緩衝層920、未摻雜半導體層930、N型氮化物半導體層940、活性層950、其上形成有一個或多個第二突起962的P型氮化物半導體層960、透明電極層970、P型電極980和N型電極990。
以與依據本發明第一實施例的半導體發光裝置相同的方式，依據本發明第二實施例的半導體發光裝置揭露了緩衝層920、未摻雜半導體層930、N型氮化物半導體層940、以及活性層950係依次形成在具有一個或多個第一突起912的基板910上，其中每個第一突起912在其中設置有一凹槽914。即是，設置在依據本發明第二實施例的半導體發光裝置中的第一突起912、基板910、緩衝層920、未摻雜半導體層930、N型氮化物半導體層940、活性層950係與依據本發明第一實施例的半導體發光裝置中的相同，從而省略對於依據本發明第二實施例的半導體發光裝置中的第一突起912、基板910、緩衝層920、未摻雜半導體層930、N型氮化物半導體層940、活性層950的詳細解釋。
為實現較佳的光提取效率，如第9圖中所示，一個或多個第二突起962形成在P型氮化物半導體層960上。此時，第二突起962可藉由刻蝕P型氮化物半導體層960而形成。
依據本發明第一實施例，第二突起962係形成在P型氮化物半導體層960上。第二突起962係以其一垂直截面是半圓形的方式形成，如第9圖中所示。第二突起962的半圓形能夠增加光色散，從而導致增進的光提取效率。
依據本發明的另一實施例，第二突起962在一垂直截面的形狀可與第一突起912相同。即是凹槽(圖中未示)可形成在第二突起962中，從而P型氮化物半導體層960的表面或第二突起962的內部表面可由第二突起962的凹槽曝露。
更詳細而言，第二突起962內部之凹槽的深度可相同於或大於第二突起962的高度，從而P型氮化物半導體層960的表面可經由第二突起962的凹槽曝露。又，第二突起962內部之凹槽的深度可小於第二突起962的高度，從而第二突起962的內部表面可經由第二突起962的凹槽曝露。
在這種情況下，較佳地是經由凹槽曝露的P型氮化物半導體層960的表面和經由凹槽曝露的第二突起962的內表面是平面的。
當形成第二突起962時，第二突起962在水平截面的面積由其底部到頂部逐漸減少，其中第二突起的底部接觸P型氮化物半導體層960。同時，第二突起962內部凹槽係以凹槽在水平截面的面積由其底部到頂部逐漸增加的方式而形成，其中凹槽的底部設置接近於P型氮化物半導體層960的上表面。
以與第一突出912相同的方式，第二突起962可以其一垂直截面是半圓形或多邊形，例如三角形的方式形成。
如上述圖式中所示，第二突起962在高度和圖案方面與第一突起912相同。然而，本發明之修改實施例可揭露第二突起962在高度和圖案方面與第一突起912不同。
同時，透明電極層970、P型電極980和N型電極990係分別與第3圖中的透明電極層370、P型電極380和N型電極390相同。因此，省略關於透明電極層970、P型電極980和N型電極990的詳細解釋。
以下文中，將參考第10圖描述依據本發明第二實施例的半導體發光裝置的製作方法。第10A圖至第10G圖顯示依據本發明第二實施例的半導體發光裝置之製造方法的截面圖。
第10A圖和第10B圖說明用於在基板910上形成具有凹槽914的一個或多個第一突起912的步驟，其與第6A圖和第6B圖相同，從而省略第10A圖和第10B圖的詳細解釋。
如第10C圖中所示，緩衝層920、未摻雜半導體層930、N型氮化物半導體層940、活性層950和P型氮化物半導體層960依次形成在包括有第一突起912的基板910上。可形成緩衝層920和未摻雜半導體層930的至少其中任何之一，或可不形成緩衝層920也不形成未摻雜半導體層930。
如第10D圖中所示，用於形成第二突起962的遮罩圖案1020係形成在P型氮化物半導體層960上，其中遮罩圖案1020係透過使用光阻、聚合物、氧化物(SiO2)、氮化物(SiNx)或金屬薄膜而形成。將簡要地解釋透過使用光阻而形成遮罩圖案1020的製程。將光阻塗佈在P型氮化物半導體層960後，透過使用用於形成圖案的遮罩來曝光和顯影光阻，從而在P型氮化物半導體層960上形成所需的遮罩圖案1020。
如第10E圖中所示，在刻蝕其上形成有遮罩圖案1020的P型氮化物半導體層960後，遮罩圖案1020從P型氮化物半導體層960去除，從而在P型氮化物半導體層960上形成一個或多個第二突起962。在此情況下，第二突起962可以其一垂直截面為半圓形的方式而形成，如第9圖中所示；或第二突起962可以其一垂直截面與第一突起912的垂直截面相同的方式而形成。
依據本發明一實施例，P型氮化物半導體層960可藉由濕刻蝕或電漿刻蝕來蝕刻。如果應用濕刻蝕，則P型氮化物半導體層960可藉由使用氯基氣體，選自Cl2、BCl3、HCl和CCl4的群組，或藉由使用酸，選自HBr、HF、HI、H2SO4、NHO3和H3PO4的群組來刻蝕。
為實現較佳的光提取效率，第二突起962係形成在P型氮化物半導體層960上。
如第10F圖中所示，透明電極層970係形成在包括第二突起962的P型氮化物半導體層960上，然後應用台面腐蝕至N型氮化物半導體層940，用於形成N型電極990。
如第10G圖中所示，P型電極980係形成在透明電極層970上，而N型電極990係形成在N型氮化物半導體層940上。
雖然沒有顯示，但為了提高半導體發光裝置的可靠性，使用如SiO2之氧化物的絕緣層係形成在半導體發光裝置的的整個區域上；所形成的絕緣層藉由研磨和拋光製程而變薄，然後藉使用雷射或鑽石的劃線製程而劃分成單獨的切片。
依據本發明，基板上的一個或多個突起能夠提取一些橫向光線，從而導致在依據本發明的半導體發光裝置中增進的光提取效率。
此外，形成在突起內部的凹槽能夠平面地曝露基板的表面或其中突起的內部表面，從而能夠增進生長在基板上之半導體層的品質，且降低半導體層的位錯密度。
此外，IQE可藉由半導體層中位錯密度的減少而增進。
此外，半導體發光裝置之增進的品質能夠減少正向電壓並增加電流分散。
對於本領域技術人員是顯而易見的，可在不脫離本發明的宗旨和範圍的情況下，對本發明做出各種修改和變化。因此，本發明意在涵蓋本發明的各種修改和變化，其落入所請求申請專利範圍及其等同物範圍之內。
100．．．半導體發光裝置
110．．．基板
120．．．緩衝層
130．．．未摻雜之半導體層
140．．．N型氮化物半導體層
150．．．活性層
160．．．P型氮化物半導體層
170．．．透明電極層
180．．．P型電極
190．．．N型電極
300．．．半導體發光裝置
310．．．基板
312．．．突起
314．．．凹槽
316．．．底部
317．．．頂部
318．．．底部
320．．．緩衝層
330．．．未摻雜層
340．．．N型氮化物半導體層
350．．．活性層
360．．．P型氮化物半導體層
370．．．透明電極層
380．．．P型電極
390．．．N型電極
610．．．遮罩圖案
900．．．半導體發光裝置
910．．．基板
912．．．第一突起
914．．．凹槽
920．．．緩衝層
930．．．未摻雜半導體層
940．．．N型氮化物半導體層
950．．．活性層
960．．．P型氮化物半導體層
962．．．第二突起
970．．．透明電極層
980．．．P型電極
990．．．N型電極
1020．．．遮罩圖案
所附圖式提供進一步理解本發明，其引入並構成本申請的一部分，用於說明本發明的具體實施例，並且與說明書一起用於解釋本發明的原理。在圖式中：
第1圖顯示依據先前技術的半導體發光裝置之結構的截面圖；
第2A圖顯示依據先前技術的半導體發光裝置中完全反射的光線；
第2B圖顯示依據先前技術的半導體發光裝置中所產生的位錯；
第3A圖顯示依據本發明第一實施例的半導體發光裝置的截面圖；
第3B圖顯示依據本發明第一實施例的其上形成突起之基板的立體圖；
第4A圖至第4C圖顯示在每個突起中凹槽之不同深度的截面圖；
第5A圖和第5B圖顯示突起之不同形狀的截面圖；
第6A圖至第6E圖顯示說明依據本發明第一實施例的半導體發光裝置之製造方法的截面圖；
第7A圖、第7B圖顯示依據本發明第一實施例的半導體發光裝置中內部量子效率(internal quantum efficiency，IQE)增進的曲線圖，藉由比較先前技術中的半導體發光裝置之IQE與依據本發明第一實施例的半導體發光裝置之IQE；
第8A圖、第8B圖顯示依據本發明第一實施例的半導體發光裝置中光提取效率增進的表格，藉由比較先前技術中的半導體發光裝置之光提取效率與依據本發明第一實施例的半導體發光裝置中之光提取效率；
第9圖顯示依據本發明第二實施例之半導體發光裝置的截面圖；以及
第10A圖至第10G圖顯示依據本發明第二實施例的半導體發光裝置之製造方法的截面圖。
300．．．半導體發光裝置
310．．．基板
312．．．突起
314．．．凹槽
316．．．底部
317．．．頂部
318．．．底部
320．．．緩衝層
330．．．未摻雜層
340．．．N型氮化物半導體層
350．．．活性層
360．．．P型氮化物半導體層
370．．．透明電極層
380．．．P型電極
390．．．N型電極

Claims (19)

  1. 一種半導體發光裝置，包括：一基板，具有一上平坦表面；一個或多個第一突起，在該基板之該上平坦表面上，並且自該基板之該上平坦表面隆起，每個第一突起具有一單一凹槽，該基板的一平面表面經由該凹槽而平面地曝露，該基板之該平面表面係該凹槽之一平面底部表面；一第一半導體層，在包括該一個或多個第一突起的該基板上；一活性層，在該第一半導體層上；一第二半導體層，在該活性層上；一第一電極，在該第一半導體層的一預定部分上，其中該活性層和第二半導體層不形成在該第一半導體層的該預定部分上；以及一第二電極，在該第二半導體層上，其中該凹槽形成在該第一突起內部，該平面底部表面具有c(0001)的方向性使得一半導體材料能夠平面地生長在該平面底部表面上，其中該一個或多個第一突起包括一環形突起，而且該凹槽係該環形突起之一內部空間。
  2. 依據申請專利範圍第1項所述的半導體發光裝置，其中該凹槽的深度相同於或大於該第一突起的高度。
  3. 依據申請專利範圍第1項所述的半導體發光裝置，其中該基板係一藍寶石基板、SiC基板或GaN基板。
  4. 依據申請專利範圍第1項所述的半導體發光裝置，其中該第一和第二半導體層係由II/III-族化合物中的至少一種材料所形成，包括GaN、AlN、或InN。
  5. 依據申請專利範圍第1項所述的半導體發光裝置，其中該第一突起係以該第一突起在一水平截面的面積由其底部至頂部逐漸減少的方式而形成，其中該第一突起的該底部與該基板接觸。
  6. 依據申請專利範圍第1項所述的半導體發光裝置，其中該凹槽在一水平截面的面積由其底部至頂部逐漸增加，其中該凹槽的該底部係設置接近於該基板的該上表面。
  7. 依據申請專利範圍第1項所述的半導體發光裝置，其中該第一突起係以其一垂直截面是一半圓形或是一多邊形的方式而形成。
  8. 一種半導體發光裝置，包括：一基板，具有一上平坦表面；一第一突起，在該基板之該上平坦表面上，並且自該基板之該上平坦表面隆起，該第一突起具有一單一凹槽在其中；一第一半導體層，在包括該第一突起的該基板上；一活性層，在該第一半導體層上；一第二半導體層，在該活性層上；一第一電極，在該第一半導體層的一預定部分上，其中該活性層和第二半導體層不形成在該第一半導體層的該預定部分上；以及一第二電極，在該第二半導體層上；其中該凹槽的深度小於該第一突起的高度，以經由該凹槽平面地曝露該第一突起的一內表面，其中該凹槽形成在該第一突起內部，並且具有一平面底部表面，該平面底部表面具有c(0001)的方向性使得一半導體材料能夠平面地生長在該平面底部表面上，其中該第一突起包括一環形突起，而且該凹槽係該環形突起之一內部空間。
  9. 依據申請專利範圍第8項所述的半導體發光裝置，進一步包括一第二突起，在該第二半導體層上。
  10. 依據申請專利範圍第9項所述的半導體發光裝置，其中該第二突起與該第一突起的形狀相同，或該第二突起具有一有一半圓形截面的側面。
  11. 一種製造半導體發光裝置的方法，包括：在一基板上形成一個或多個第一突起，每個第一突起具有一單一凹槽，該基板的一表面經由該凹槽而平面地曝露；在包括該一個或多個第一突起的該基板上形成一第一半導體層；在該第一半導體層上形成一活性層；在該活性層上形成一第二半導體層；刻蝕該活性層和第二半導體層的預定部分，直到曝露該第一半導體層；以及 在該第一半導體層的一預定部分上形成一第一電極，其中該活性層和第二半導體層不形成在該第一半導體層的該預定部分上，以及在該第二半導體層上形成一第二電極，其中該單一凹槽形成在每個該第一突起內部，並且具有一平面底部表面，該平面底部表面具有c(0001)的方向性使得一半導體材料能夠平面地生長在該平面底部表面上，其中該一個或多個第一突起包括一環形突起，而且該凹槽係該環形突起之一內部空間。
  12. 依據申請專利範圍第11項所述的方法，其中形成該等第一突起包括：透過光阻、聚合物、氧化物層、氮化物層或金屬薄膜的使用形成一遮罩圖案，用於在該基板上形成該等第一突起；以及刻蝕在其上形成有遮罩圖案的該基板。
  13. 依據申請專利範圍第12項所述的方法，其中刻蝕該基板包括：應用一濕蝕刻製程或電漿體刻蝕製程，從而蝕刻該基板。
  14. 依據申請專利範圍第12項所述的方法，其中刻蝕該基板包括：藉由使用選自包括Cl2、BCl3、HCl和CCl4之群組的氯基氣體，或藉由使用選自包括HBr、HF、HI、H2SO4、NHO3和H3PO4之群組的酸以應用一濕蝕刻製程。
  15. 依據申請專利範圍第11項所述的方法，其中形成該第一突起包括：以該凹槽的深度相同於或大於該第一突起的高度的方式形成該凹槽。
  16. 依據申請專利範圍第11項所述的方法，其中形成該第一突起包括：該第一突起以其一垂直截面是一半圓形或是多邊形的方式而形成。
  17. 依據申請專利範圍第11項所述的方法，進一步包括在形成該第二半導體層和刻蝕該活性層和第二半導體層的該預定部分之間，在該第二半導體層上形成一第二突起，其中該第二突起與該第一突起的形狀相同，或該第二突起具有一有一半圓形截面的側面。
  18. 依據申請專利範圍第17項所述的方法，其中形成該第二突起包括：透過光阻、聚合物、氧化物層、氮化物層或金屬薄膜的使用形成一遮罩圖案，用於在該第二半導體層上形成該等第二突起；以及刻蝕在其上形成有該遮罩圖案的該第二半導體層。
  19. 一種製造半導體發光裝置的方法，包括：在一基板上形成一個或多個第一突起，每個第一突起具有一單一凹槽；在包括該一個或多個第一突起的該基板上形成一第一半導體層；在該第一半導體層上形成一活性層；在該活性層上形成一第二半導體層；刻蝕該活性層和第二半導體層的預定部分，直到曝露該第一半導體層；以及在該第一半導體層的一預定部分上形成一第一電極，其中該活性層和第二半導體層不形成在該第一半導體層的該預定部分上，以及在該第二半導體層上形成一第二電極，其中藉由形成具有其深度小於該第一突起之高度的該凹槽的該第一突起，透過該凹槽曝露該第一突起的內表面，其中該單一凹槽具有一平面底部表面，該平面底部表面具有c(0001)的方向性使得一半導體材料能夠平面地生長在該平面底部表面上，其中該一個或多個第一突起包括一環形突起，而且該凹槽係該環形突起之一內部空間。
TW099113954A 2009-12-11 2010-04-30 半導體發光裝置及其製造方法 TWI532211B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090122914A KR101277445B1 (ko) 2009-12-11 2009-12-11 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201121099A TW201121099A (en) 2011-06-16
TWI532211B true TWI532211B (zh) 2016-05-01

Family

ID=44130522

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099113954A TWI532211B (zh) 2009-12-11 2010-04-30 半導體發光裝置及其製造方法

Country Status (4)

Country Link
US (1) US8519412B2 (zh)
KR (1) KR101277445B1 (zh)
CN (1) CN102097561B (zh)
TW (1) TWI532211B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201214802A (en) * 2010-09-27 2012-04-01 Nat Univ Chung Hsing Patterned substrate and LED formed using the same
WO2012102539A2 (en) * 2011-01-25 2012-08-02 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
US10522714B2 (en) 2011-06-15 2019-12-31 Sensor Electronic Technology, Inc. Device with inverted large scale light extraction structures
US10319881B2 (en) * 2011-06-15 2019-06-11 Sensor Electronic Technology, Inc. Device including transparent layer with profiled surface for improved extraction
US9632630B2 (en) 2011-11-17 2017-04-25 Tera Xtal Technology Corp. Touch panel structure
KR101987056B1 (ko) * 2012-11-07 2019-06-10 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN104134728B (zh) * 2013-05-03 2018-10-09 上海蓝光科技有限公司 一种发光二极管的制造方法
KR102008363B1 (ko) * 2013-07-09 2019-08-07 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102065776B1 (ko) * 2013-07-12 2020-01-13 엘지이노텍 주식회사 발광소자
KR102232756B1 (ko) 2014-05-19 2021-03-26 삼성전자주식회사 그래핀-반도체 멀티 접합을 갖는 전자소자 및 그 제조방법
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
CN105141288B (zh) * 2015-07-01 2018-02-13 东南大学 基于砷化镓基低漏电流双悬臂梁开关或非门的rs触发器
CN105049001B (zh) * 2015-07-01 2017-07-28 东南大学 基于砷化镓基低漏电流四悬臂梁开关的rs触发器
CN104967430B (zh) * 2015-07-01 2017-06-09 东南大学 氮化镓基低漏电流固支梁开关或非门的rs触发器
CN104935290B (zh) * 2015-07-01 2017-07-28 东南大学 硅基低漏电流固支梁栅的开关电容滤波器及制备方法
KR102542229B1 (ko) * 2015-10-15 2023-06-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 포함하는 발광 소자 패키지
CN105742429A (zh) * 2016-03-01 2016-07-06 聚灿光电科技股份有限公司 紫外GaN基LED外延结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4356723B2 (ja) * 2001-07-24 2009-11-04 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
KR101183776B1 (ko) * 2003-08-19 2012-09-17 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
KR20060065869A (ko) * 2004-12-10 2006-06-14 엘지전자 주식회사 고 광적출 효율 발광 다이오드
KR20060131534A (ko) * 2005-06-16 2006-12-20 삼성전기주식회사 요철 구조를 포함하는 발광 소자 및 그 제조 방법
KR101338698B1 (ko) * 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
TWI357886B (en) 2007-08-13 2012-02-11 Epistar Corp Stamp having nanometer scale structure and applica
KR100882240B1 (ko) * 2008-09-11 2009-02-25 (주)플러스텍 질화물 반도체 발광소자 및 제조방법

Also Published As

Publication number Publication date
KR101277445B1 (ko) 2013-06-27
US8519412B2 (en) 2013-08-27
US20110140127A1 (en) 2011-06-16
CN102097561B (zh) 2014-09-17
KR20110066311A (ko) 2011-06-17
TW201121099A (en) 2011-06-16
CN102097561A (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
TWI532211B (zh) 半導體發光裝置及其製造方法
JP5450399B2 (ja) 半導体発光素子及びその製造方法
US10069038B2 (en) Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode
KR100661614B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
US7601621B2 (en) Method of forming surface irregularities and method of manufacturing gallium nitride-based light emitting diode
US8502249B2 (en) Semiconductor light-emitting device having groove in P-type semiconductor layer and method for manufacturing the same
KR101134731B1 (ko) 발광소자 및 그 제조방법
TWI711186B (zh) 深紫外線發光元件的製造方法
KR20110052131A (ko) 발광소자 및 그 제조방법
EP2232594B1 (en) Semiconductor light emitting device and method of fabricating the same
KR101081129B1 (ko) 발광소자 및 그 제조방법
US8587017B2 (en) Light emitting device and method of fabricating a light emitting device
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR101425167B1 (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR101518858B1 (ko) 반도체 발광소자 및 그 제조방법
KR101909437B1 (ko) 반도체 발광소자 및 그 제조방법
KR100999695B1 (ko) 반도체 발광소자 및 그 제조방법
KR101120006B1 (ko) 수직형 반도체 발광소자 및 그 제조방법
KR100781660B1 (ko) 발광띠를 구비한 발광 소자 및 그 제조 방법
KR102199997B1 (ko) 발광소자 및 발광 소자 패키지
KR101455798B1 (ko) 플라즈몬에 의한 발광효율이 개선된 발광소자 및 그 제조방법
KR101072199B1 (ko) 발광소자 및 그 제조방법
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
KR101382731B1 (ko) 발광 소자 및 그 제조방법
KR20120096215A (ko) 질화물 반도체 발광소자 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees