KR20110066311A - 반도체 발광소자 및 그 제조방법 - Google Patents
반도체 발광소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20110066311A KR20110066311A KR1020090122914A KR20090122914A KR20110066311A KR 20110066311 A KR20110066311 A KR 20110066311A KR 1020090122914 A KR1020090122914 A KR 1020090122914A KR 20090122914 A KR20090122914 A KR 20090122914A KR 20110066311 A KR20110066311 A KR 20110066311A
- Authority
- KR
- South Korea
- Prior art keywords
- protrusion
- semiconductor layer
- substrate
- forming
- groove
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 212
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 150000004767 nitrides Chemical class 0.000 claims description 72
- 238000005530 etching Methods 0.000 claims description 20
- 239000010408 film Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 229910052594 sapphire Inorganic materials 0.000 claims description 7
- 239000010980 sapphire Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000000605 extraction Methods 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 156
- 239000000463 material Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000004678 hydrides Chemical class 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- -1 InGaN Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- BEQNOZDXPONEMR-UHFFFAOYSA-N cadmium;oxotin Chemical compound [Cd].[Sn]=O BEQNOZDXPONEMR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
질화물 반도체 물질을 성장시키는 기판의 표면에 돌출부를 형성함으로써 광 추출 효율을 향상시킬 수 있는 본 발명의 일 측면에 따른 반도체 발광소자는, 기판; 상기 기판 상에 돌출되어 형성되고, 상기 기판의 표면을 평면 형태로 노출시키는 홈이 형성된 하나 이상의 제1 돌출부; 상기 제1 돌출부를 포함하는 상기 기판 상에 형성된 제1 반도체층; 상기 제1 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 반도체층; 상기 활성층 및 상기 제2 반도체층이 형성되지 않은 상기 제1 반도체층 상에 형성된 제1 전극; 및 상기 제2 반도체층 상에 형성되는 제2 전극을 포함하는 것을 특징으로 한다.
반도체, 발광소자, 광, 추출, 효율
Description
본 발명은 반도체 소자에 관한 것으로서 보다 상세하게는 질화물 반도체 발광소자에 관한 것이다.
질화물 반도체 발광소자는 자외선, 청색, 및 녹색 영역을 포괄하는 발광 영역을 가진다. 특히, GaN계 질화물 반도체 발광소자는 그 응용 분야에 있어서 청색/녹색 LED(Light Emitting Diode)의 광소자, MESFET(Metal Semiconductor Field Effect Transistor) 또는 HEMT (Hetero junction Field ― Effect Transistors) 등의 고속 스위칭이나 고출력 소자인 전자소자에 응용되고 있다.
도 1은 이러한 일반적인 질화물 반도체 발광소자의 구조를 개략적으로 도시한 측단면도이다.
도 1에 도시된 바와 같이, 질화물 반도체 발광소자는(100)는 기판(110), 버퍼층(120), 언도프드 반도체층(130), N형 질화물 반도체층(140), 활성층(150), P형 질화물 반도체층(160), 투명전극층(170), 및 투명전극층(170) 상에 형성된 P형 전극(180)과, 활성층(150)과 P형 질화물 반도체층(160)의 일부를 식각 함으로써 노출 된 N형 질화물 반도체층(140) 상에 형성된 N형 전극(190)을 포함한다.
이러한 반도체 발광소자(100)는 P형 전극(180) 및 N형 전극(190)에 전압을 인가하면, P형 질화물 반도체층(160)과 N형 질화물 반도체층(140) 사이에 순방향 바이어스(Forward Bias)가 걸리게 되고, 이때 활성층(150)에서 전자 및 정공들이 재결합(Recombination)되어 광을 방출하게 된다.
이러한 질화물 반도체 발광소자는 활성층에서 발생된 빛을 얼마나 효율적으로 외부로 추출할 수 있는지가 중요한 문제인데, 일반적인 질화물 반도체 발광소자의 경우 도 2a에 도시된 바와 같이 질화물 반도체 발광소자를 구성하고 있는 물질의 굴절률(Refractive Index)이 소자의 외부를 둘러싸고 있는 물질(예: 공기, 수지(Resin), 기판 등)의 굴절률 보다 크기 때문에, 소자 내부에서 생성된 광자가 외부로 탈출하지 못하고 내부에서 전반사를 통해 재흡수되어 광 추출 효율(Extraction Efficiency)이 저하된다는 문제점이 있다.
이러한 문제점을 해결하기 위해, 반도체 발광소자의 적층 구조 측벽에 소정 각도를 형성시키고 측벽을 반사면으로 형성함으로써 활성층에서 발생하는 횡방향의 빛을 종방향으로 추출하는 방법이 제안된바 있지만, 이러한 방법은 반도체 발광소자의 제조가 어려워 지고 이로 인해 반도체 발광소자의 제조 비용이 증가하게 된다는 문제점이 있다.
이러한 문제점 이외에도 종래의 반도체 발광소자의 경우, 도 2b에 도시된 바와 같이 기판과 기판 상에 성장되는 질화물계 반도체층간의 격자상수 차에 따른 스트레스에 의해 기판 상에 성장되는 질화물계 반도체층의 결함밀도가 높아진다는 문 제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 질화물 반도체 물질을 성장시키는 기판의 표면에 돌출부를 형성함으로써 광 추출 효율을 향상시킬 수 있는 반도체 발광소자 및 그 제조방법을 제공하는 것을 기술적 과제로 한다.
또한, 본 발명은 기판의 표면에 형성된 돌출부 내에 기판 표면 또는 돌출부의 내부 표면을 평면 형태로 노출시키는 홈을 형성함으로써 기판 상에 성장되는 반도체층의 품질을 향상시킬 수 있는 반도체 발광소자 및 그 제조방법을 제공하는 것을 다른 기술적 과제로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 발광소자는, 기판; 상기 기판 상에 돌출되어 형성되고, 상기 기판의 표면을 평면 형태로 노출시키는 홈이 형성된 하나 이상의 제1 돌출부; 상기 제1 돌출부를 포함하는 상기 기판 상에 형성된 제1 반도체층; 상기 제1 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 반도체층; 상기 활성층 및 상기 제2 반도체층이 형성되지 않은 상기 제1 반도체층 상에 형성된 제1 전극; 및 상기 제2 반도체층 상에 형성되는 제2 전극을 포함하는 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명의 다른 측면에 따른 반도체 발광소자 제조 방법은, 기판 상에 상기 기판의 표면이 평면 형태로 노출되도록 하는 홈을 가지는 하나 이상의 제1 돌출부를 형성하는 단계; 상기 제1 돌출부를 포함하는 상기 기판 상에 제1 반도체층을 형성하는 단계; 상기 제1 반도체층 상에 활성층을 형성하는 단계; 상기 활성층 상에 제2 반도체층을 형성하는 단계; 상기 제1 반도체층이 노출될 때까지 상기 활성층 및 상기 제2 반도체층의 일부를 식각 하는 단계; 및 상기 활성층 및 상기 제2 반도체층이 형성되지 않은 상기 제1 반도체층 상에 제1 전극을 형성하고, 상기 제2 반도체층 상에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 기판 상에 형성된 하나 이상의 돌출부를 통하여 횡방향으로 진행되는 빛의 일부를 추출할 수 있어 반도체 발광소자의 광 추출 효율을 향상시킬 수 있다는 효과가 있다.
또한, 본 발명은 기판 상에 형성된 돌출부 내부에 기판 표면 또는 돌출부의 내부 표면을 평면 형태로 노출시키는 홈을 형성함으로써 기판 상에 성장되는 반도체층의 품질 향상은 물론, 반도체층에 형성되는 결함밀도를 감소시킬 수 있다는 효과가 있다.
또한, 본 발명은 반도체층에 형성되는 결함밀도의 감소로 인해 IQE가 증가된다는 효과가 있다.
또한, 본 발명은 반도체층의 품질 향상으로 인해 순방향 전압의 감소 및 전류 분산도가 증가된다는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
제1 실시예
도 3a는 본 발명의 제1 실시예에 따른 반도체 발광소자의 구조를 보여주는 도면이다. 도시된 바와 같이, 본 발명의 제1 실시예에 따른 반도체 발광소자(300)는 하나 이상의 돌출부(312)가 형성되어 있는 기판(310), 버퍼층(320), 언도프드 반도체층(330), N형 질화물 반도체층(340), 활성층(350), P형 질화물 반도체층(360), 투명전극층(370), P형 전극(380), 및 N형 전극(390)을 포함한다.
기판(310)은 그 위에 성장되는 질화물 반도체 물질의 결정과 결정구조가 동일하면서 격자정합을 이루는 상업적인 기판이 존재하지 않기 때문에 격자정합을 고려하여 일반적으로 사파이어 기판(Sapphire Substrate)이 주로 사용된다.
사파이어 기판은 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 방향의 격자상수가 13.001Å, a축 방향으로는 4.765Å의 격자간 거리를 가지며, 사파이어 면방향(Orientation Plane)으로는 C(0001)면, A(1120)면, R(1102)면 등을 갖는 특징이 있다. 이러한 사파이어 기판의 c면의 경우 비교적 질화물 반도체 물질의 성장이 용이하며 고온에서 안정하기 때문에, 청색 또는 녹색 발광소자용 기판으로 사파이어 기판이 주로 사용된다.
본 발명의 제1 실시예에 따른 반도체 발광소자(300)의 기판(310) 상에는 광 추출 효율 개선과 기판(310)상에 성장되는 질화물 반도체층의 품질을 향상시키기 위하여 도 3a에 도시된 바와 같이 하나 이상의 돌출부(312)가 형성된다. 이때, 돌출부(312)는 기판(310)의 식각을 통해 형성될 수 있다.
일 실시예에 있어서, 이러한 돌출부(312)의 내부에는 돌출부(312)를 통해 기판의 표면이 노출되도록 하는 홈(314)이 형성된다. 본 발명에서, 돌출부(312)의 내부에 홈(314)을 형성하는 이유는, 반도체층이 성장될 수 있는 기판(310)의 표면적을 확장시키기 위한 것이다. 즉, 돌출부(312)의 내부에 형성되어 있는 홈(314) 상에서도 반도체 물질이 성장될 수 있기 때문에 반도체 물질이 성장될 수 있는 기판(310)의 표면적이 넓어지게 된다.
이때, 돌출부(312)의 내부에 형성되는 홈(314)은, 도 4a에 도시된 바와 같이, 외부로 노출되는 기판(310)의 표면이 평면 형태이면서 c(0001)면의 방향성을 가지도록 돌출부(312) 내에 형성될 수 있다. 이와 같이, 본 발명은 외부로 노출되는 기판(310)의 표면이 평면 형태이면서 c면의 방향성을 가지도록 돌출부(312) 내부에 홈(314)을 형성함으로써, 반도체층이 돌출부(312) 내의 평편한 기판(310) 상에서 성장될 수 있기 때문에, 기판(310) 상에 성장되는 반도체층의 품질을 향상시킬 수 있고 이로 인해, 반도체층의 결함(Dislocation) 밀도를 감소시킬 수 있게 된다.
한편, 도 4a에 도시된 바와 같이 돌출부(312) 내부에 형성되는 홈(314)의 깊이(a)는 돌출부(312)의 높이(b)와 동일하도록 형성될 수 있지만, 변형된 실시예에 있어서는 도 4b에 도시된 바와 같이 홈(314)의 깊이가 돌출부(312)의 높이보다 크도록 형성될 수 있다. 도 4b에 도시된 바와 같이, 홈(314)의 깊이를 돌출부(312)의 높이보다 더 크게 함으로써 홈(314)이 기판(312)의 내부까지 침투하도록 형성하게 되면, 빛이 전반사 되는 각도 및 면적을 증가시킬 수 있어 광 추출 효율을 더 증가시킬 수 있게 된다.
또 다른 실시예에 있어서는, 도 4c에 도시된 바와 같이 홈(314)의 깊이가 돌출부(312)의 높이보다 작도록 형성될 수도 있는데, 도 4c에 도시된 바와 같이 홈(314)의 깊이가 돌출부(312)의 높이보다 작은 경우에는 홈(314)을 통해 돌출부(312)의 내부 표면이 외부로 노출될 것이다. 이러한 실시예에 의하는 경우에도 홈(314)을 통해 노출되는 돌출부(312)의 표면은 평면 형태이면서 c면의 방향성을 가지도록 하는 것이 바람직하다.
상술한 실시예들에서 돌출부(312)를 형성함에 있어서, 돌출부(312)와 기판(310)이 접하게 되는 일면(316)에서 타면(317)으로 향할수록 그 면적이 감소하는 형상이 되도록 돌출부(312)를 형성하고, 돌출부(312) 내에 형성되는 홈(314)은 돌출부(312) 내에서 홈(314)이 형성될 영역 중 기판(310)과 접하게 되는 일면(318)에서 타면(317)으로 향할수록 그 면적이 증가하는 형상이 되도록 형성할 수 있다.
예컨대, 도 5a에 도시된 바와 같이 돌출부(312)의 단면이 볼록한 형상의 곡면이 되도록 돌출부(312)를 형성하거나, 도 5b에 도시된 바와 같이 돌출부(312)의 단면이 삼각형을 포함하는 다각형 형상이 되도록 돌출부(312)를 형성할 수 있다.
상술한 바와 같은 돌출부(312)가 기판(310) 상에 형성되어 있는 예가 도 3b에 도시되어 있다. 도 3b에 도시된 바와 같이, 기판(310) 상에 형성되는 돌출부(312)는 기판(310)의 표면이 노출되도록 하는 홈(314)이 형성되어 있음을 알 수 있다. 이때, 기판(310) 상에 형성되는 복수개의 돌출부(312)는 규칙적인 패턴에 따라 배열될 수 있지만 불규칙적으로 배열될 수도 있을 것이다.
또한, 도 3a에는 돌출부(312)가 원형 고리 형상인 것으로 도시하였지만, 돌출부(312)의 내부에 홈(314)이 형성되어 있고, 홈(314)을 통해 노출되는 기판(310) 또는 돌출부(312)의 표면이 평면이면 되므로 돌출부(312)는 원형 고리형상 이외에 삼각형 고리형상 또는 사각형 고리형상을 포함하는 다각형 고리 형상으로 형성될 수도 있을 것이다.
한편, 상술한 실시예에 있어서는 기판(310)으로 사파이어 기판을 이용하는 것으로 설명하였지만, 이에 한정되지 않고 GaN, SiC, ZnO, GaP, GaAs, 및 도전성 기판 등을 선택적으로 이용할 수도 있다.
다시 도 3a를 참조하면, 버퍼층(320)은 기판(310)과 N형 질화물 반도체층(340)간의 격자 상수 차이를 줄이기 위한 것으로서, 돌출부(312)를 포함하는 기판(310) 상에 형성되는데, 예컨대 AlInN 구조, InGaN/GaN 초격자 구조, InGaN/GaN 적층구조, AlInGaN/InGaN/GaN의 적층구조 중에서 선택되어 형성될 수 있다.
언도프드 반도체층(330)은 버퍼층(320) 상에 형성되는 것으로서 GaN계로 형성될 수 있다. 이러한 언도프드 반도체층(330)은 예컨대, 1500℃의 성장온도에서 버퍼층(320) 상에 NH3와 트리메탈 갈륨(TMGa)을 공급함으로써 형성될 수 있다.
상술한 실시예에서는 버퍼층(320) 및 언도프드 반도체층(330)이 모두 포함되는 것으로 기재하였으나, 변형된 실시예에 있어서는 버퍼층(320) 및 언도프드 반도체층(330) 중 어느 하나만이 포함되거나, 모두 포함되지 않을 수도 있다.
N형 질화물 반도체층(340)은 언도프드 반도체층(330) 상에 형성되는데, 대표 적인 질화물 반도체 물질로는 GaN, AlGaN, InGaN, AlN, AlInGaN 등이 있다. N형 질화물 반도체층(340)의 도핑에 사용되는 불순물로는 Si, Ge, Sn, Se, Te 등이 있다.
이러한 N형 질화물 반도체층(340)은, 상술한 반도체 물질을 유기금속 기상증착법(Metal Organic Chemical Vapor Deposition: MOCVD), 분자빔 성장법(Molecular Beam Epitaxy: MBE), 또는 하이드라이드 기상증착법(Hydride Vapor Phase Epitaxy: HVPE)과 같은 증착공정을 사용하여 기판(310) 상에 성장시킴으로써 형성된다.
활성층(350)은 빛을 발광하기 위한 층으로서, 통상 InGaN층을 우물로 하고, (Al)GaN층을 벽층(Barrier Layer)으로 하여 성장시켜 다중양자우물구조(MQW)를 형성함으로써 이루어진다. 청색 발광다이오드에서는 InGaN/GaN 등의 다중 양자 우물 구조, 자외선 발광다이오드에서는 GaN/AlGaN, InAlGaN/InAlGaN, 및 InGaN/AlGaN 등의 다중 양자 우물 구조가 사용되고 있다. 활성층(350)의 효율 향상에 대해서는, In 또는 Al의 조성비율을 변화시킴으로써 빛의 파장을 조절하거나, 활성층 내의 양자 우물의 깊이, 활성층의 수, 두께 등을 변화시킴으로써 발광다이오드의 내부 양자 효율을 향상시키고 있다.
이러한 활성층(350)은 상술한 N형 질화물 반도체층(340)과 같이 유기금속 기상증착법, 분자빔 성장법 또는 하이드라이드 기상증착법과 같은 증착공정을 사용하여 N형 질화물 반도체층(340) 상에 형성될 수 있다.
P형 질화물 반도체층(360)은 활성층(350) 상에 형성되는데, 대표적인 질화물 반도체 물질로는 GaN, AlGaN, InGaN, AlN, AlInGaN 등이 있다. P형 질화물 반도체 층(360)의 도핑에 사용되는 불순물로는 Mg, Zn, 또는 Be 등이 있다.
상술한 P형 질화물 반도체층(360)은, 상술한 반도체 물질을 유기금속 기상증착법, 분자빔 성장법 또는 하이드라이드 기상증착법과 같은 증착공정을 사용하여 활성층(350) 상에 성장시킴으로써 형성된다.
투명전극층(370)은 P형 질화물 반도체층(360) 상에 형성된다. 이러한 투명전극층(370)은 비교적 높은 에너지밴드갭을 갖는 P형 질화물 반도체층(360)과의 접촉저항을 낮추는데 적절하면서 동시에 활성층(350)에서 생성되는 광이 상부로 방출되기 위해 양호한 투광성을 갖는 물질로 형성되는 것이 바람직하다.
일반적으로 투명전극층(370)은 Ni/Au의 이중층 구조를 주로 사용하며, 접촉저항은 비교적 높으나 양호한 투광성을 확보하기 위해 산화인듐주석(ITO), 산화카드뮴주석(CTO), 또는 질화티탄텅스텐(TiWN)을 재료로 사용할 수 있다.
투명전극층(370)은 화학기상증착법(Chemical Vapor Deposition: CVD) 및 전자빔 증발법(E-beam evaporator)과 같은 증착방법이나 스퍼터링(Sputtering) 등의 공정에 의해 형성될 수 있으며, 오믹콘택의 특성을 향상시키기 위해서 약 400 내지 900℃의 온도에서 열처리될 수 있다.
P형 전극(380)은 투명전극층(370) 상에 형성된다. 이러한 P형 전극(370)은, 일반적으로 Au 또는 Au를 함유한 합금을 재료로 하여 화학기상증착법 및 전자빔 증발법과 같은 증착방법이나 스퍼터링 등의 공정에 의해 형성될 수 있다.
N형 전극(390)은 메사 식각(Mesa Etching)된 N형 질화물 반도체층(340) 상에 Ti, Cr, Al, Cu, 및 Au로 구성된 그룹으로부터 선택된 물질로 이루어진 단일층 또 는 복수층으로 형성될 수 있다. 이러한 N형 전극(390)은 화학기상증착법 및 전자빔 증발법과 같은 증착방법 또는 스퍼터링 등의 공정에 의해 N형 질화물 반도체층(340) 상에 형성될 수 있다.
이하에서는 도 6을 참조하여 본 발명의 제1 실시예에 따른 반도체 발광소자의 제조방법에 대해 설명한다. 도 6a 내지 도 6e는 본 발명의 제1 실시예에 따른 반도체 발광소자의 제조방법을 보여주는 도면이다.
먼저, 도 6a를 참조하면, 포토 레지스트(Photo Resist), 폴리머(Polymer), 산화막(SiO2), 질화막(SixNx), 또는 금속(Metal)박막을 이용하여 홈(314)을 가지는 돌출부(362)를 형성하기 위한 마스크 패턴(610)을 기판(310) 상에 형성한다.
일 예로 포토 레지스트를 이용하여 마스크 패턴(610)을 형성하는 과정을 간략히 설명하면, 먼저 기판(310)상에 포토 레지스트를 도포한 후, 패턴을 형성하기 위한 마스크를 이용하여 포트 레지스트를 노광 및 현상함으로써 기판(310) 상에 원하는 마스크 패턴(610)을 형성한다.
이후, 도 6b에 도시된 바와 같이, 마스크 패턴(610)이 형성되어 있는 기판을 식각한 후 마스크 패턴(610)을 제거함으로써 기판(610) 상에 홈(314)을 가지는 하나 이상의 돌출부(312)를 형성한다. 일 실시예에 있어서, 습식 식각(Wet Etching) 또는 플라즈마 식각(Plasma Etching)을 이용하여 기판을 식각할 수 있다. 습식 식각을 이용하여 기판(310)을 식각하는 경우, Cl2, BCl3, HCl, CCl4를 포함하는 군에서 선택되는 Cl계열의 가스 또는 HBr, HF, Hl, H2SO4, HNO3, H3PO4를 포함하는 군에 서 선택되는 산을 이용하여 기판(310)을 습식식각 할 수 있다.
본 발명에서, 홈(314)을 가지는 돌출부(312)를 기판(310) 상에 형성하는 것은, 반도체층이 성장될 수 있는 기판(310)의 표면적을 확장시키기 위한 것이다. 이러한 경우, 돌출부(312)의 내부에 형성되어 있는 홈(314) 상에서도 반도체 물질이 성장될 수 있기 때문에 반도체 물질이 성장될 수 있는 기판(310)의 표면적이 넓어지게 된다.
기판(310)의 식각을 통해 기판(310) 상에 돌출부(312)를 형성함에 있어서, 돌출부(312)의 내부에 형성되는 홈(314)은, 상술한 도 4a에 도시된 바와 같이 홈(314)을 통해 노출되는 기판(310)의 표면이 평면 형태이면서 c면의 방향성을 가지도록 돌출부(312) 내에 형성되도록 한다. 이와 같이, 본 발명은 외부로 노출되는 기판(310)의 표면이 평면 형태이면서 c면의 방향성을 가지도록 돌출부(312) 내부에 홈(314)을 형성함으로써, 반도체층이 돌출부(312) 내의 평편한 기판(310) 상에서 성장될 수 있기 때문에, 기판(310) 상에 성장되는 반도체층의 품질을 향상시킬 수 있다.
이러한 경우, 도 4a에 도시된 바와 같이 돌출부(312) 내부에 형성되는 홈(314)의 깊이(a)가 돌출부(312)의 높이(b)와 동일해 지도록 홈(314)을 형성하거나, 도 4b에 도시된 바와 같이 홈(314)의 깊이가 돌출부(312)의 높이보다 크도록 홈(314)을 형성할 수 있다.
또 다른 실시예에 있어서는, 도 4c에 도시된 바와 같이 홈(314)의 깊이가 돌출부(312)의 높이보다 작도록 홈(314)을 형성할 수도 있는데, 이러한 경우 홈(314) 을 통해 돌출부(312)의 표면이 외부로 노출될 것이다. 이러한 실시예에 의하는 경우에도 홈(314)을 통해 노출되는 돌출부(312)의 표면은 평면 형태이면서 c면의 방향성을 가지도록 하는 것이 바람직하다.
또한, 기판(310)을 식각 함으로써 기판(310) 상에 돌출부(312)를 형성함에 있어서, 돌출부(312)와 기판이 접하게 되는 일면에서 타면으로 향할수록 그 면적이 감소하는 형상이 되도록 돌출부(312)를 형성하고, 돌출부(312) 내에 형성되는 홈(314)은 돌출부(312) 내에서 홈(314)이 형성될 영역 중 기판(310)과 접하게 되는 일면에서 타면으로 향할수록 그 면적이 증가하는 형상이 되도록 형성할 수 있다.
예컨대, 상술한 도 5a에 도시된 바와 같이 돌출부(312)의 단면이 볼록한 형상의 곡면이 되도록 돌출부(312)를 형성하거나, 도 5b에 도시된 바와 같이 돌출부(312)의 단면이 삼각형을 포함하는 다각형 형상이 되도록 돌출부(312)를 형성할 수 있다.
다음으로, 도 6c에 도시된 바와 같이, 돌출부(312)를 포함하는 기판(310) 상에 버퍼층(320), 언도프드 반도체층(330), N형 질화물 반도체층(340), 활성층(350), P형 질화물 반도체층(360), 및 투명전극층(370)을 순차적으로 형성한다. 이때, 버퍼층(320) 및 언도프드 반도체(330) 중 적어도 하나의 층만을 형성하거나, 2개의 층 모두를 형성하지 않을 수도 있을 것이다.
다음으로, 도 6d에 도시된 바와 같이, N형 전극 형성을 위해 N형 질화물 반도체층(340)까지 메사 식각(Mesa Etching)을 실시한다.
다음으로, 도 6e에 도시된 바와 같이 투명전극층(370) 상에는 P형 전극(380) 을 형성하고, N형 질화물 반도체층(340)상에는 N형 전극(390)을 형성한다.
이후, 도시하지는 않았지만, 반도체 발광소자의 신뢰성을 향상시키기 위해 반도체 발광소자의 전체 표면에 SiO2와 같은 산화물을 이용하여 절연막을 형성하고, 래핑(Lapping)과 폴리싱(Polishing) 공정을 통해 기판을 박막화(Thinning)한 후, 레이저 또는 다이아몬드를 이용하여 반도체 발광소자를 절단(Scribe)함으로써 개별 칩으로 분리한다.
도 7은 상술한 본 발명의 제1 실시예에 따른 반도체 발광소자와 일반적인 반도체 발광소자의 IQE(Internal Quantum Efficiency) 개선도를 비교하여 보여주는 도면이다. 도 7a에 도시된 바와 같이 돌출부가 형성되어 있지 않은 일반적인 반도체 발광소자의 경우 IQE가 21%에 불과하지만, 도 7b에 도시된 바와 같이 홈을 가지는 돌출부가 기판상에 형성된 본 발명의 제1 실시예에 따른 반도체 발광소자의 경우 IQE가 32%이므로, 일반적인 반도체 발광소자에 비해 IQE가 10% 이상 개선된다는 것을 알 수 있다.
도 8은 본 발명의 제1 실시예에 따른 반도체 발광소자와 일반적인 반도체 발광소자의 광 추출 효율을 비교하여 보여주는 도면이다. 도 8a에 도시된 바와 같이 일반적인 반도체 발광소자의 경우 광 추출 효율이 26%에 불과하지만, 도 8b에 도시된 바와 같이 본 발명의 제1 실시예에 따른 반도체 발광소자의 경우 광 추출 효율이 69%이므로, 일반적인 반도체 발광소자에 비해 광 추출 효율이 40% 이상 개선됨을 알 수 있다.
제2 실시예
상술한 제1 실시예에 있어서는 기판상에만 돌출부가 형성되는 것으로 기재하였지만, 제2 실시예에 있어서는 광 투과 효율을 더욱 개선하기 위해 P형 질화물 반도체층 상에도 돌출부를 형성할 수도 있을 것이다. 이하에서는 도 9를 참조하여 제2 실시예에 대해 설명하기로 한다.
도 9에 도시된 바와 같이, 제2 실시예에 따른 반도체 발광소자(900)는 하나 이상의 제1 돌출부(912)가 형성되어 있는 기판(910), 버퍼층(920), 언도프드 반도체층(930), N형 질화물 반도체층(940), 활성층(950), 하나 이상의 제2 돌출부(962)가 형성되어 있는 P형 질화물 반도체층(960), 투명전극층(970), P형 전극(980), 및 N형 전극(990)을 포함한다.
본 발명의 제2 실시예에 따른 반도체 발광소자(900)의 경우 제1 실시예에 따른 반도체 발광소자(300)의 동일하게, 기판(910) 상에는 홈(914)을 가지는 하나 이상의 제1 돌출부(912)가 형성되어 있고, 이러한 기판(910) 상에 버퍼층(920), 언도프드 반도체층(930), N형 질화물 반도체층(940), 활성층(950)이 순차적으로 적층되어 있다. 제1 돌출부(912), 기판(910), 버퍼층(920), 언도프드 반도체층(930), N형 질화물 반도체층(940), 및 활성층(950)에 대한 설명은 상술한 도 3a에 도시된 구성요소들의 설명과 동일하므로 상세한 설명은 생략하기로 한다.
P형 질화물 반도체층(960) 상에는 광 추출 효율을 더욱 개선시키기 위해 도 9에 도시된 바와 같이 하나 이상의 제2 돌출부(962)가 형성된다. 이때, 제2 돌출 부(962)는 P형 질화물 반도체층(960)의 식각을 통해 형성될 수 있다.
일 실시예에 있어서, P형 질화물 반도체층(960) 상에 형성되는 제2 돌출부(962)는 도 9에 도시된 바와 같이 볼록한 형상의 곡면을 가지도록 형성될 수 있다. 이를 통해 빛의 산란성을 증가시킬 수 있어 광 추출 효율을 향상시킬 수 있게 된다.
다른 실시예에 있어서, 제2 돌출부(962)는 제1 돌출부(962)와 동일한 형상으로 형성될 수 있다. 즉, 제2 돌출부(962)의 내부에 P형 질화물 반도체층(960)의 표면이나 제2 돌출부(962)의 내부 표면이 노출되도록 하는 홈(미도시)이 형성될 수 있다.
구체적으로, 제2 돌출부(962)에 형성된 홈의 깊이가 제2 돌출부(962)의 높이와 동일하거나 제2 돌출부(962)의 높이보다 더 커지도록 홈을 형성함으로써 홈을 통해 P형 질화물 반도체층(960)이 외부로 노출되도록 하거나, 제2 돌출부(962)에 형성된 홈의 깊이가 제2 돌출부(962)의 높이보다 작아지도록 홈을 형성함으로써 홈을 통해 제2 돌출부(962)의 내부 표면이 외부로 노출되도록 할 수 있을 것이다.
이때, 홈을 통해 노출되는 P형 질화물 반도체층(960)이나 제2 돌출부(962)의 내부 표면은 평면이 되도록 하는 것이 바람직하다.
이외에도, 제2 돌출부(962)와 P형 질화물 반도체층(960)이 접하게 되는 일면에서 타면으로 향할수록 그 면적이 감소하는 형상이 되도록 제2 돌출부(962)를 형성하고, 제2 돌출부(962) 내에 형성되는 홈은 제2 돌출부(962) 내에서 홈이 형성될 영역 중 P형 질화물 반도체층(960)과 접하게 되는 일면에서 타면으로 향할수록 그 면적이 증가하는 형상이 되도록 형성할 수 있다.
이에 따라 제2 돌출부(962)의 단면 또한 제1 돌출부(912)와 동일하게 볼록한 형상의 곡면이 되거나 삼각형을 포함하는 다각형 형상이 될 수 있을 것이다.
한편, 제2 돌출부(962)는 제1 돌출부(912)와 동일한 높이로 형성되고, 동일한 패턴으로 배열될 수 있지만, 변형된 실시예에 있어서 제2 돌출부(962)는 1 돌출부(912)와 다른 높이를 갖도록 형성될 수 있으며, 제2 돌출부(962)가 배치되는 패턴 또한 제1 돌출부(912)와 다른 패턴으로 배열될 수도 있을 것이다.
이하에서는 도 10을 참조하여 본 발명의 제2 실시예에 따른 반도체 발광소자의 제조방법에 대해 설명한다. 도 10a 내지 도 10g는 본 발명의 제2 실시예에 따른 반도체 발광소자의 제조방법을 보여주는 도면이다.
먼저, 기판(910) 상에 홈(914)를 가지는 하나 이상의 제1 돌출부(912)를 형성하는 공정을 보여주는 도 10a 및 도 10b는 상술한 도 6a 및 6b와 동일하므로 이에 대한 설명은 생략하기로 한다.
다음으로, 도 10c에 도시된 바와 같이, 제1 돌출부(912)를 포함하는 기판(910) 상에 버퍼층(920), 언도프드 반도체층(930), N형 질화물 반도체층(940), 활성층(950), 및 P형 질화물 반도체층(960)을 순서대로 적층한다. 이때, 버퍼층(920) 및 언도프드 반도체(930) 중 적어도 하나의 층만을 형성하거나, 2개의 층 모두를 형성하지 않을 수도 있을 것이다.
이후, 도 10d에 도시된 바와 같이, P형 질화물 반도체층(960) 상에 포토 레지스트, 폴리머, 산화막(SiO2), 질화막(SixNx), 또는 금속 박막을 이용하여 제2 돌 출부(962)를 형성하기 위한 마스크 패턴(1020)을 형성한다. 일 예로 포토 레지스트를 이용하여 마스크 패턴(1020)을 형성하는 과정을 간략히 설명하면, 먼저 P형 질화물 반도체층(960)상에 포토 레지스트를 도포한 후, 패턴을 형성하기 위한 마스크를 이용하여 포트 레지스트를 노광 및 현상함으로써 P형 질화물 반도체층(960) 상에 원하는 마스크 패턴(1020)을 형성한다.
이후, 도 10e에 도시된 바와 같이, 마스크 패턴(1020)이 형성되어 있는 P형 질화물 반도체층(960)을 식각한 후 마스크 패턴(1020)을 제거함으로써 P형 질화물 반도체층(960) 상에 하나 이상의 제2 돌출부(962)를 형성한다. 이때, 제2 돌출부(962)는 도 9에 도시된 바와 같이 볼록한 곡면 형상을 갖도록 형성될 수도 있으나, 상술한 제1 돌출부(912)와 동일한 형상을 갖도록 형성될 수도 있다.
일 실시예에 있어서, 습식 식각 또는 플라즈마 식각을 이용하여 P형 질화물 반도체층(960)을 식각할 수 있다. 습식 식각을 이용하여 P형 질화물 반도체층(960)을 식각하는 경우, Cl2, BCl3, HCl, CCl4를 포함하는 군에서 선택되는 Cl계열의 가스 또는 HBr, HF, Hl, H2SO4, HNO3, H3PO4를 포함하는 군에서 선택되는 산을 이용하여 P형 질화물 반도체층(960)을 습식식각 할 수 있다.
이와 같이, 본 발명에서, P형 질화물 반도체층(960)상에도 제2 돌출부(962)를 형성하는 것은, 광 추출 효율을 더욱 향상시키기 위한 것이다.
다음으로, 도 10f에 도시된 바와 같이, 제2 돌출부(962)를 포함하는 P형 질화물 반도체층(960) 상에 투명전극층(970)을 형성한 후, N형 전극 형성을 위해 N형 질화물 반도체층(940)까지 메사 식각(Mesa Etching)을 실시한다.
다음으로, 도 10g에 도시된 바와 같이 투명전극층(970) 상에는 P형 전극(980)을 형성하고, N형 질화물 반도체층(940)상에는 N형 전극(990)을 형성한다.
이후, 도시하지는 않았지만, 반도체 발광소자의 신뢰성을 향상시키기 위해 반도체 발광소자의 전체 표면에 SiO2와 같은 산화물을 이용하여 절연막을 형성하고, 래핑(Lapping)과 폴리싱(Polishing) 공정을 통해 기판을 박막화(Thinning)한 후, 레이저 또는 다이아몬드를 이용하여 반도체 발광소자를 절단(Scribe)함으로써 개별 칩으로 분리한다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 일반적인 반도체 발광소자의 구조를 보여주는 도면.
도 2a는 반도체 발광소자의 내부 빛이 전반사되는 것을 보여주는 도면.
도 2b는 일반적인 반도체 발광소자에서 발생하는 결함을 보여주는 도면.
도 3a는 본 발명의 제1 실시예에 따른 반도체 발광소자의 구조를 보여주는 도면.
도 3b는 본 발명의 제1 실시예에 따라 돌출부가 형성되어 있는 기판의 사시도.
도 4a 내지 도 4c는 돌출부에 형성되어 있는 홈의 다양한 깊이를 보여주는 도면.
도 5a 내지 도 5b는 돌출부의 다양한 단면을 보여주는 도면.
도 6a 내지 도 6e는 본 발명의 제1 실시예에 따른 반도체 발광소자의 제조 방법을 보여주는 도면.
도 7은 본 발명의 제1 실시예에 따른 반도체 발광소자와 일반적인 반도체 발광소자의 IQE(Internal Quantum Efficiency) 개선도를 비교하여 보여주는 도면.
도 8은 본 발명의 제1 실시예에 따른 반도체 발광소자와 일반적인 반도체 발광소자의 광 추출 효율을 비교하여 보여주는 도면.
도 9는 본 발명의 제2 실시예에 따른 반도체 발광소자의 구조를 보여주는 도면.
도 10a 내지 도 10g는 본 발명의 제2 실시예에 따른 반도체 발광소자의 제조 방법을 보여주는 도면.
Claims (20)
- 기판;상기 기판 상에 돌출되어 형성되고, 상기 기판의 표면을 평면 형태로 노출시키는 홈이 형성된 하나 이상의 제1 돌출부;상기 제1 돌출부를 포함하는 상기 기판 상에 형성된 제1 반도체층;상기 제1 반도체층 상에 형성된 활성층;상기 활성층 상에 형성된 제2 반도체층;상기 활성층 및 상기 제2 반도체층이 형성되지 않은 상기 제1 반도체층 상에 형성된 제1 전극; 및상기 제2 반도체층 상에 형성되는 제2 전극을 포함하는 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,상기 홈을 통해 노출되는 기판의 표면이 c(0001)면의 방향성을 가지도록 상기 제1 돌출부 내에 상기 홈이 형성되는 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,상기 홈의 깊이는 상기 제1 돌출부의 높이와 동일하거나 상기 제1 돌출부의 높이보다 큰 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,상기 기판은 사파이어 기판, SiC 기판, 또는, GaN 기판인 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,상기 제1 반도체층 및 제2 반도체층은 GaN, AlN, 또는 InN을 포함하는 2원계 또는 3원계 화합물 중 적어도 하나를 이용하여 형성되는 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,상기 제1 돌출부는 상기 기판과 접하는 일면에서 타면으로 향할수록 면적이 감소하는 형상인 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,상기 홈은, 상기 제1 돌출부 내에서 상기 홈이 형성될 영역 중 상기 기판과 접하는 일면에서 타면으로 향할수록 면적이 증가하도록 상기 제1 돌출부 내에 형성되는 것을 특징으로 하는 반도체 발광소자.
- 제1항에 있어서,상기 제1 돌출부의 단면은 볼록한 모양의 곡면 형상 또는 다각형 형상인 것을 특징으로 하는 반도체 발광소자.
- 기판;상기 기판 상에 돌출되어 형성되고, 내부에 홈이 형성되어 있는 제1 돌출부;상기 제1 돌출부를 포함하는 상기 기판 상에 형성된 제1 반도체층;상기 제1 반도체층 상에 형성된 활성층;상기 활성층 상에 형성된 제2 반도체층;상기 활성층 및 상기 제2 반도체층이 형성되지 않은 상기 제1 반도체층 상에 형성된 제1 전극; 및상기 제2 반도체층 상에 형성되는 제2 전극을 포함하고,상기 홈의 깊이가 상기 제1 돌출부의 높이보다 작도록 상기 제1 돌출부가 형성되어 상기 홈을 통해 상기 제1 돌출부의 내부면이 평면 형태로 노출되는 것을 특징으로 하는 반도체 발광소자.
- 제1항 내지 제9항 중 어느 하나의 항에 있어서,상기 제2 반도체층 상에 형성된 제2 돌출부를 더 포함하는 것을 특징으로 하는 반도체 발광 소자.
- 제10항에 있어서,상기 제2 돌출부는, 상기 제1 돌출부와 동일한 형상 또는 볼록한 형상인 것을 특징으로 하는 반도체 발광소자.
- 기판 상에 상기 기판의 표면이 평면 형태로 노출되도록 하는 홈을 가지는 하나 이상의 제1 돌출부를 형성하는 단계;상기 제1 돌출부를 포함하는 상기 기판 상에 제1 반도체층을 형성하는 단계;상기 제1 반도체층 상에 활성층을 형성하는 단계;상기 활성층 상에 제2 반도체층을 형성하는 단계;상기 제1 반도체층이 노출될 때까지 상기 활성층 및 상기 제2 반도체층의 일부를 식각 하는 단계; 및상기 활성층 및 상기 제2 반도체층이 형성되지 않은 상기 제1 반도체층 상에 제1 전극을 형성하고, 상기 제2 반도체층 상에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자 제조 방법.
- 제12항에 있어서, 상기 제1 돌출부를 형성하는 단계는,상기 기판 상에, 포토 레지스트, 폴리머, 산화막, 질화막, 또는 금속 박막을 이용하여 상기 제1 돌출부를 형성하기 위한 마스크 패턴을 형성하는 단계; 및상기 마스크 패턴이 형성되어 있는 기판을 식각 하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
- 제13항에 있어서, 상기 기판을 식각 하는 단계에서,습식 식각 또는 플라즈마 식각 방법을 이용하여 상기 기판을 식각 하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
- 제13항에 있어서, 상기 기판을 식각 하는 단계에서,Cl2, BCl3, HCl, CCl4를 포함하는 군에서 선택되는 Cl계열의 가스 또는 HBr, HF, Hl, H2SO4, HNO3, H3PO4를 포함하는 군에서 선택되는 산을 이용하여 상기 기판을 습식 식각 하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
- 제12항에 있어서, 상기 제1 돌출부를 형성하는 단계에서,상기 홈의 깊이가 상기 제1 돌출부의 높이와 동일하거나 상기 제1 돌출부의 높이보다 크도록 상기 제1 돌출부를 형성하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
- 제12항에 있어서, 상기 제1 돌출부를 형성하는 단계에서,상기 제1 돌출부의 단면이 볼록한 모양의 곡면 형상 또는 다각형 형상이 되도록 상기 제1 돌출부를 형성하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
- 기판 상에 홈을 가지는 하나 이상의 제1 돌출부를 형성하는 단계;상기 제1 돌출부를 포함하는 상기 기판 상에 제1 반도체층을 형성하는 단계;상기 제1 반도체층 상에 활성층을 형성하는 단계;상기 활성층 상에 제2 반도체층을 형성하는 단계;상기 제1 반도체층이 노출될 때까지 상기 활성층 및 상기 제2 반도체층의 일부를 식각 하는 단계; 및상기 활성층 및 상기 제2 반도체층이 형성되지 않은 상기 제1 반도체층 상에 제1 전극을 형성하고, 상기 제2 반도체층 상에 제2 전극을 형성하는 단계를 포함하고,상기 홈의 깊이가 상기 제1 돌출부의 높이보다 작도록 상기 제1 돌출부를 형성하여, 상기 홈을 통해 상기 제1 돌출부의 내부면이 평면 형태로 노출되도록 하는 것을 특징으로 하는 반도체 발광소자 제조 방법.
- 제12항 내지 제18항 중 어느 하나의 항에 있어서, 상기 제2 반도체층을 형성하는 단계와 상기 활성층 및 제2 반도체층의 일부를 식각 하는 단계 사이에,상기 제2 반도체층 상에 상기 제1 돌출부와 동일한 형상 또는 볼록한 곡면 형상을 가지는 제2 돌출부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
- 제19항에 있어서, 상기 제2 돌출부를 형성하는 단계는,상기 제2 반도체층 상에 포토 레지스트, 폴리머, 산화막, 질화막, 또는 금속 박막을 이용하여 상기 제2 돌출부를 형성하기 위한 마스크 패턴을 형성하는 단계; 및상기 마스크 패턴이 형성되어 있는 상기 제2 반도체층을 식각 하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090122914A KR101277445B1 (ko) | 2009-12-11 | 2009-12-11 | 반도체 발광소자 및 그 제조방법 |
| TW099113954A TWI532211B (zh) | 2009-12-11 | 2010-04-30 | 半導體發光裝置及其製造方法 |
| CN201010185123.9A CN102097561B (zh) | 2009-12-11 | 2010-05-20 | 半导体发光设备及其制造方法 |
| US12/837,274 US8519412B2 (en) | 2009-12-11 | 2010-07-15 | Semiconductor light-emitting device and method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090122914A KR101277445B1 (ko) | 2009-12-11 | 2009-12-11 | 반도체 발광소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110066311A true KR20110066311A (ko) | 2011-06-17 |
| KR101277445B1 KR101277445B1 (ko) | 2013-06-27 |
Family
ID=44130522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090122914A KR101277445B1 (ko) | 2009-12-11 | 2009-12-11 | 반도체 발광소자 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8519412B2 (ko) |
| KR (1) | KR101277445B1 (ko) |
| CN (1) | CN102097561B (ko) |
| TW (1) | TWI532211B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170044286A (ko) * | 2015-10-15 | 2017-04-25 | 엘지이노텍 주식회사 | 발광 소자 및 이를 포함하는 발광 소자 패키지 |
| US9685516B2 (en) | 2014-05-19 | 2017-06-20 | Samsung Electronics Co., Ltd. | Electronic device having graphene-semiconductor multi-junction and method of manufacturing the electronic device |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201214802A (en) * | 2010-09-27 | 2012-04-01 | Nat Univ Chung Hsing | Patterned substrate and LED formed using the same |
| JP6054884B2 (ja) * | 2011-01-25 | 2016-12-27 | エルジー イノテック カンパニー リミテッド | 半導体素子及び半導体結晶成長法 |
| US10522714B2 (en) | 2011-06-15 | 2019-12-31 | Sensor Electronic Technology, Inc. | Device with inverted large scale light extraction structures |
| US10319881B2 (en) * | 2011-06-15 | 2019-06-11 | Sensor Electronic Technology, Inc. | Device including transparent layer with profiled surface for improved extraction |
| US9632630B2 (en) | 2011-11-17 | 2017-04-25 | Tera Xtal Technology Corp. | Touch panel structure |
| KR101987056B1 (ko) * | 2012-11-07 | 2019-06-10 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| CN104134728B (zh) * | 2013-05-03 | 2018-10-09 | 上海蓝光科技有限公司 | 一种发光二极管的制造方法 |
| KR102008363B1 (ko) * | 2013-07-09 | 2019-08-07 | 엘지이노텍 주식회사 | 발광소자 및 조명시스템 |
| KR102065776B1 (ko) * | 2013-07-12 | 2020-01-13 | 엘지이노텍 주식회사 | 발광소자 |
| JP6375890B2 (ja) | 2014-11-18 | 2018-08-22 | 日亜化学工業株式会社 | 窒化物半導体素子及びその製造方法 |
| CN104935290B (zh) * | 2015-07-01 | 2017-07-28 | 东南大学 | 硅基低漏电流固支梁栅的开关电容滤波器及制备方法 |
| CN104967430B (zh) * | 2015-07-01 | 2017-06-09 | 东南大学 | 氮化镓基低漏电流固支梁开关或非门的rs触发器 |
| CN105141288B (zh) * | 2015-07-01 | 2018-02-13 | 东南大学 | 基于砷化镓基低漏电流双悬臂梁开关或非门的rs触发器 |
| CN105049001B (zh) * | 2015-07-01 | 2017-07-28 | 东南大学 | 基于砷化镓基低漏电流四悬臂梁开关的rs触发器 |
| CN105742429A (zh) * | 2016-03-01 | 2016-07-06 | 聚灿光电科技股份有限公司 | 紫外GaN基LED外延结构及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4356723B2 (ja) * | 2001-07-24 | 2009-11-04 | 日亜化学工業株式会社 | 窒化物半導体発光素子の製造方法 |
| EP3166152B1 (en) * | 2003-08-19 | 2020-04-15 | Nichia Corporation | Semiconductor light emitting diode and method of manufacturing its substrate |
| KR20060065869A (ko) * | 2004-12-10 | 2006-06-14 | 엘지전자 주식회사 | 고 광적출 효율 발광 다이오드 |
| KR20060131534A (ko) * | 2005-06-16 | 2006-12-20 | 삼성전기주식회사 | 요철 구조를 포함하는 발광 소자 및 그 제조 방법 |
| KR101338698B1 (ko) * | 2007-04-16 | 2013-12-06 | 엘지이노텍 주식회사 | 질화물 반도체 발광소자 |
| TWI357886B (en) | 2007-08-13 | 2012-02-11 | Epistar Corp | Stamp having nanometer scale structure and applica |
| KR100882240B1 (ko) * | 2008-09-11 | 2009-02-25 | (주)플러스텍 | 질화물 반도체 발광소자 및 제조방법 |
-
2009
- 2009-12-11 KR KR1020090122914A patent/KR101277445B1/ko active IP Right Grant
-
2010
- 2010-04-30 TW TW099113954A patent/TWI532211B/zh not_active IP Right Cessation
- 2010-05-20 CN CN201010185123.9A patent/CN102097561B/zh not_active Expired - Fee Related
- 2010-07-15 US US12/837,274 patent/US8519412B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9685516B2 (en) | 2014-05-19 | 2017-06-20 | Samsung Electronics Co., Ltd. | Electronic device having graphene-semiconductor multi-junction and method of manufacturing the electronic device |
| KR20170044286A (ko) * | 2015-10-15 | 2017-04-25 | 엘지이노텍 주식회사 | 발광 소자 및 이를 포함하는 발광 소자 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102097561A (zh) | 2011-06-15 |
| KR101277445B1 (ko) | 2013-06-27 |
| TWI532211B (zh) | 2016-05-01 |
| CN102097561B (zh) | 2014-09-17 |
| TW201121099A (en) | 2011-06-16 |
| US20110140127A1 (en) | 2011-06-16 |
| US8519412B2 (en) | 2013-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101277445B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101092079B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US7361521B2 (en) | Method of manufacturing vertical GaN-based light emitting diode | |
| KR101125395B1 (ko) | 발광소자 및 그 제조방법 | |
| US8952401B2 (en) | Semiconductor light emitting device, wafer, and method for manufacturing nitride semiconductor crystal layer | |
| US8502249B2 (en) | Semiconductor light-emitting device having groove in P-type semiconductor layer and method for manufacturing the same | |
| KR101482526B1 (ko) | 질화물 반도체 발광 소자 제조 방법 | |
| KR101537330B1 (ko) | 질화물 반도체 발광 소자 제조 방법 | |
| KR20120029767A (ko) | 반도체 발광소자 제조 방법 | |
| US8124989B2 (en) | Light optoelectronic device and forming method thereof | |
| KR101081129B1 (ko) | 발광소자 및 그 제조방법 | |
| KR20080096997A (ko) | 발광다이오드 소자의 제조방법 | |
| KR101425167B1 (ko) | 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자 | |
| CN110061111B (zh) | 发光元件及其制造方法 | |
| KR20100049274A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| KR101205527B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| KR101945791B1 (ko) | 반도체 발광소자의 제조방법 | |
| JP2008028385A (ja) | 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法 | |
| KR101120006B1 (ko) | 수직형 반도체 발광소자 및 그 제조방법 | |
| US8541772B2 (en) | Nitride semiconductor stacked structure and method for manufacturing same and nitride semiconductor device | |
| KR100999695B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR20160086603A (ko) | 발광 소자 | |
| TWI786276B (zh) | 發光元件之製造方法 | |
| KR20120029660A (ko) | 반도체 발광소자 및 그 제조 방법 | |
| KR20090076164A (ko) | 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190515 Year of fee payment: 7 |