CN102959682A - 外延生长基板与半导体装置、外延生长方法 - Google Patents

外延生长基板与半导体装置、外延生长方法 Download PDF

Info

Publication number
CN102959682A
CN102959682A CN2011800315561A CN201180031556A CN102959682A CN 102959682 A CN102959682 A CN 102959682A CN 2011800315561 A CN2011800315561 A CN 2011800315561A CN 201180031556 A CN201180031556 A CN 201180031556A CN 102959682 A CN102959682 A CN 102959682A
Authority
CN
China
Prior art keywords
epitaxial growth
layer
substrate
central part
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800315561A
Other languages
English (en)
Inventor
生田哲也
日野大辅
柴田智彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Publication of CN102959682A publication Critical patent/CN102959682A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

使Ⅲ族氮化物半导体于Si单结晶基板上进行异质外延生长时，抑制在晶片端部发生的裂化。区域A为主要面外侧的最外周部，如图所示，其是施加了锥形加工的斜边部。区域B与区域C在同一平面即在于主要面上，区域B即镜面部为主要面的中心部，区域C为围绕区域B的主要面端部区域。主要面的面方位为（111）面，在区域B上施加有镜面加工。区域B占据了此Si单结晶基板11主要面的大部分，在其上面制造半导体装置。区域C即粗面部的面方位与区域B相同，为（111）面，但是相对于区域B上施加有镜面加工，而区域C上则施加有粗面加工。

Description

外延生长基板与半导体装置、外延生长方法
技术领域
本发明涉及一种将化合物半导体在其上面进行外延生长的外延生长基板，以及在使用该外延生长基板上形成的化合物半导体而构成的半导体装置。此外，还涉及制造该半导体装置时进行的外延生长方法。
技术背景
以GaN为代表的Ⅲ族氮化物半导体由于其带隙大的关系，被作为蓝色、绿色等发光二极管LED、镭射二极管LD等发光元件及动力元件的材料而广泛使用。在制造使用了硅等的LSI等之半导体装置时，使用切出大口径的大块结晶而获得的大口径晶片的做法，但在这样的化合物半导体上却难以获得如4英尺口径以上等大口径的大块结晶。为此，在制造使用这种化合物半导体之半导体装置时，通常使用在与其不同材料组成的基板上将该化合物半导体进行异质外延生长而得到的晶片。此外，构成LED与LD的pn结与异质结也是进一步通过在其之上进行外延生长来获得。
例如，作为能使GaN单结晶生长的外延生长基板材料，已知的有蓝宝石、SiC等等。这些材料比较容易获得大口径的大块结晶，而且通过对其面方位进行适当选择，能够使GaN在这些结晶组成之基板上进行异质外延生长，从而可以获得由大口径GaN单结晶形成的晶片。然而，这些材料组成的基板价格昂贵，因此人们也在进行使用更加便宜的硅（Si）单结晶基板的研究。
在这种异质外延生长的情况下，构成基板的材料与如Ⅲ族氮化物等半导体层之间存在晶格常数的不同。由于这种晶格常数差异即晶格不匹配而在半导体层上会发生错位等结晶缺陷以及裂化。专利文献1中叙述了一种减少因晶格不匹配所引发之不良影响的技术。在此，在质量要求特别高的能动层即直接与元件运作相关连的层与Si单结晶基板之间插入用来缓和能动层材料与Si之间晶格不匹配的缓冲层。据专利文献1中所述，在（111）面的Si单结晶基板上若是将AlGaInN多层膜作为缓冲膜来形成的话，就能在其之上得到质量优异的Ⅲ族氮化物半导体层。
此外，在异质外延生长的情况下，由于构成基板的材料与半导体层之间发生化学反应，对生长的半导体层造成不良影响。由于这种化学反应引发的不良影响在晶片端部发生的特别明显，这种影响会波及到半导体层的中心部。专利文献2记载了减少这种影响的技术。这种技术中,在基板晶片（硅）的端部形成由SiN组成的保护膜。当在该保护膜上使Ⅲ族氮化物半导体层生长的情况下，SiN会阻止该化学反应，不让该化学反应在晶片端部发生。由此，通过抑制端部发生的化学反应，在硅基板上能够获得质量优异的Ⅲ族氮化物半导体层。
【专利文献1】日本专利特开2007-258230号公报
【专利文献2】日本专利特开2009-256154号公报
发明内容
发明要解决的问题
根据专利文献1所述的技术，可改善因晶格不匹配引起的结晶缺陷与裂化。为此，实际上在Si单结晶基板上借由缓冲层对于Ⅲ族氮化物半导体进行异质外延生长的情况下，于晶片即Si单结晶基板的中心部可以得到裂化少的Ⅲ族氮化物半导体层。然而，在晶片周边端部发生小规模裂化特别多的现象非常多见。实际上虽然该晶片端部并没有形成如发光元件与晶体管等半导体元件，但是该裂化有时候也会蔓延到晶片的中心部。在这种情况下，该裂化将对于制造好的半导体元件造成重大的不良影响。这样的问题，即使使用专利文献2所述的技术，也不能全部解决。
即，要抑制这种在晶片端部的裂化发生，是十分困难的。
本发明是鉴于这些问题而制造的，目的在于提供一种解决上述问题点的发明。
解决课题的方法
本发明为了解决上述课题而构成为如下。
本发明的外延生长基板，其特征为，其是一种具备硅单结晶基板和由Ⅲ族氮化物半导体在所述硅单结晶基板的主要面上形成的缓冲层的外延生长基板，
所述缓冲层在所述硅单结晶基板的主要面中心部上为单结晶，在所述硅单结晶基板主要面上的所述中心部周围区域为多结晶。
本发明的外延生长基板，其特征为，所述硅单结晶基板的主要面为（111）面。
本发明的外延生长基板，其特征为，在所述硅单结晶基板的主要面中心部施加有镜面加工，在所述硅单结晶基板主要面上的所述中心部周围区域施加有粗面加工。
本发明的外延生长基板，其特征为，所述中心部周围经粗面加工的区域的算术平均粗糙度为10nm以上。
本发明的外延生长基板，其特征为，所述硅单结晶基板于所述主要面外侧之外周部具有经锥形加工的斜边部，该斜边部施加有粗面加工。
本发明的外延生长基板，其特征为，所述缓冲层中包含由氮化铝（AlN）组成的层。
本发明的外延生长基板，其特征为，所述缓冲层中包含超晶格结构。
本发明的外延生长基板，其特征为，由硅单结晶组成，在主要面中心部施加有镜面加工，在主要面上的所述中心部周围区域施加有粗面加工。
本发明的半导体装置，其特征为，具备所述外延生长基板和由Ⅲ族氮化物半导体形成在该外延生长基板的主要面上的能动层。
本发明的半导体装置，其特征为，在所述能动层中，操作电流在与所述主要面平行的方向上流动运作。
本发明的外延生长方法，其特征为，其为在单结晶基板主要面上将与该单结晶基板不同材料组成的生长层进行异质外延生长的外延生长方法，在对所述单结晶基板主要面的中心部施以镜面加工、对所述主要面的所述中心部周围区域施以粗面加工后，将所述生长层进行异质外延生长。
本发明的外延生长方法，其特征为，所述单结晶基板由硅组成，所述生长层由Ⅲ族氮化物半导体构成。
发明效果
本发明由于采用了上述结构，因此能够抑制在Si单结晶基板上使Ⅲ族氮化物半导体进行异质外延生长时发生在晶片端部的裂化。
附图说明
图1为本发明实施方式所涉及的用于外延生长基板的硅单结晶基板的形态示意图。
图2为表示利用本发明实施方式所涉及的外延生长基板上面而形成的半导体装置结构的截面图。
图3为比较例（a）与本发明实施例（b）所构成之半导体装置的外观图片。
图4为表示本发明实施例中晶片端部周边截面结构轮廓的图。
具体实施方式
以下对于本发明实施方式所涉及的外延生长基板进行说明。利用该外延生长基板形成的半导体装置为利用了GaN与AlGaN异质结的高电子迁移率晶体管（HEMT）。另外，一般来说在使用半导体装置的时候，于制造工序后通过晶片切割得到各个半导体元件（HEMT元件），或者是将上述元件置于包装好的形态下。然而，这里并不限于上述形态，即使是切割前的晶片状态，也包含于该半导体装置中。
在该外延生长基板中，硅（Si）单结晶基板上形成有由Ⅲ族氮化物半导体构成的缓冲层。这里Si单结晶基板是将拥有金刚石结构的Si单结晶的（111）面作为主要面的6英尺口径基板。该Si单结晶基板11的平面图以及其I-I方向的截面图如图1所示。其形状为略圆板状，但是为了在使用其来制造半导体装置的制造过程中指定晶片的方向，要在周围一部分处形成并非圆弧形，而是直线形状的部分即定向平面（Orientation Flat）。此外，将图1中截面图的右侧扩大来表示Si单结晶基板11的端部截面形状的一个例子。
在该Si单结晶基板11的形状中，图1扩大截面图中的区域A为主要面外侧的最外周部，如图所示，其是施加了锥形加工或R加工的斜边部。斜边部的形状虽然是根据规格来确定的，但是其幅宽为数mm以下，通常为0.5mm以下。此外，区域B与区域C在同一平面即主要面上，区域B即镜面部为包含主要面中央的主要面中心部，区域C为围绕区域B的主要面端部区域。主要面的面方位为（111）面，在区域B上施加有镜面加工。区域B占据了此Si单结晶基板11主要面的大部分，在其上面制造半导体装置。
区域C即粗面部的面方位与区域B相同，为（111）面，但是相对于区域B上施加有镜面加工，区域C上则施加有粗面加工。在此，所谓粗面加工是指使表面以规定表面粗糙度来制造出凹凸的加工。通过设置该区域C，能够抑制于该Si单结晶基板11上生长的半导体层即生长层的晶片端部上裂化的发生与蔓延。该表面粗糙度，例如作为JISB0601所规定之算术平均粗糙度Ra，为10nm以上。当Ra小于10nm时，单结晶生长部分会变大，产生裂化。此外，区域C的幅宽范围优选0.2mm-10mm，但在防止裂化的效果确切无疑的范围内，则越窄越好。为此，更优选为0.5mm-2mm的范围。
这种形成粗面部的加工，例如可以用喷砂来进行。这种情况下，在对位于全部主要面施加过镜面加工的Si单结晶基板即晶片上的中心部，如图1中区域B，进行遮掩后，在高压下照射磨粒即可。此外，也可使用利用药液的化学处理与等离子处理等。
此外,Si单结晶基板11中形成区域C的位置为中心部周围区域,这可以是整个中心部周围区域,也可以是一部分区域。至少在易发生裂化的位置形成区域B即可。所谓易发生裂化的位置，例如为定向平面部或者凹槽部。
例如Si单结晶基板11将（111）面作为主要面的情况下，定向平面部与凹槽部一般形成于从晶片中心方向起，相当于（110）面的地方。这种情况下，在区域B的外侧和构成定向平面部与凹槽部的位置形成区域C为有效。此外，在以（111）面作为主要面的Si单结晶基板中，当定向平面部与凹槽部形成于从相当于该（110）面的地方仅以25-35°、85-95°、145-155°的任一角度旋转到的位置处时，晶片端部难以发生垂直方向的裂化蔓延。这种情况下，也可以在容易生成裂化的相当于（110）面位置的周边形成区域C。
Si单结晶基板11为如上所述形态的单结晶，为pn的任一种导电型，电阻率没有特别限定，各种类型都可以使用。B掺杂的p型基板、P与As掺杂的n型基板中，电阻率例如可以是0.001Ω·cm-100000Ω·cm的范围。其他杂质也没有特别限定。Si单结晶基板11的厚度，即图1中的T，例如为700μm。其制造方法随意，例如可以通过CZ法和FZ法获得。如上所述，形成了定向平面，但其方向可以任意。
这种结构的S i单结晶基板11，其特征为设置有施以粗面加工的区域C。不设置区域C，只设置有区域A与区域B的结构，即全部主要面施以镜面加工的Si单结晶基板则与过去所知基板相同。如后文所述，通过设置区域C，在其上面形成的生长层中特别能抑制晶片端部裂化的生成。
图2表示作为该Si单结晶基板11构成要素的、使用外延生长基板10的半导体装置之截面结构。上述构成的Si单结晶基板11上形成有缓冲层20，构成外延生长基板10。HEMT由于形成在形成于该缓冲层20上的能动层30当中，其作为半导体装置的结构如图2所示。能动层30由通道层（channel layer）31与电子供给层32所构成，构成HEMT中的操作电流的电子层形成于通道层31与电子供给层32界面附近。该操作电流流经电子供给层32上形成的源电极和漏极之间的区域，在此均省略图示，根据源电极和漏极之间形成的、栅极的电位，在此省略图示，设定其开关。为缓和能动层30与Si基板之间的晶格不匹配所至的影响，并且提高能动层30的结晶性，将缓冲层20插入到能动层30与Si基板11之间。由此，能够使在能动层30中其元件所运作的HEMT特性保持良好。
缓冲层20是依次对初期生长层21、超晶格层积体22进行外延生长而构成的。无论哪一层都由Ⅲ族氮化物半导体构成。在HEMT结构的情况下，因为有必要抑制纵向方向的泄露电流，所以缓冲层优选为半绝缘性的。通过导入Fe、C、Mg等杂质，能够提高绝缘性。而为了防止杂质混进能动层中，最好掺入C。
初期生长层21例如由氮化铝（AlN）构成，其厚度为例如100nm。而即便在Ⅲ族元素中，因Ga和In容易同Si发生反应而易于产生缺陷，由于这种缺陷，在其之上生长的外延层中也易于产生缺陷。为此，特别优选使用不含有Ga、In的AlN。但并不要求很高的纯度，以Ga、In为首，以1%以下的添加率包括Si、H、O、B、Mg、As、P等杂质也可。如上所述，缓冲层20是为了缓和能动层30与Si单结晶基板11之间的晶格不匹配的影响而形成的，这其中该初期生长层21是为了通过抑制形成于其上的层即超晶格层积体22等与Si单结晶基板11之间的反应，提高形成于其上之层的结晶性而形成的。
超晶格层积体22拥有超晶格结构，所述超晶格结构为第1层221与第2层222通过外延生长而周期性地呈多重层积的结构。用于缓和由于Si单结晶基板11（Si）与能动层30即Ⅲ族氮化物半导体之间的晶格不匹配而产生缺陷的缓冲层20，其主要的效果通过该超晶格层积体22来实现。第1层221例如可以与初期生长层21一样由AlN构成，第2层222例如用混合晶体AL1-xGaxN构成。在此，第1层221（AlN）的带隙为6.2eV，GaN的带隙为3.5eV。第2层222（AL1-xGaxN）的带隙由于是根据x而定的、前两者之间的值，因此第2层222的带隙要比第1层221的带隙要小。为了提高HEMT纵向方向上的耐压程度，最好将第1层221与第2层222之间的带隙差变大。为此，最好在第2层上为0.5≤x＜1，使其同第1层221之间的组成差变大。在此，当x＜0.5的情况下，上述晶格不匹配的缓和效果不充分，能动层30上容易发生结晶缺陷与裂化。此外，在包含Al的情况下，由于提高电阻率的C易于渗入结晶晶格内，提高其电学效果，因此第2层222最好不用GaN，x＜1。
另外，在生长初期层21与超晶格层积体22之间，例如可以插入由混合晶体AlGaN组成的其他层。
带隙大的第1层221抑制隧穿电流，给予缓冲层20更高的绝缘性。另一方面，拥有与能动层30晶格常数相近的第2层222，有助予抑制裂化和晶片挠曲。为此，这些膜厚要考虑其效果来进行适当设定。具体来说，第1层221在为AlN的情况下，为了作为难以产生隧穿电流与裂化的厚度，优选为2-10nm范围内。第2层222比前者更厚，优选厚度为40nm以下。第1膜层221、第2层222交互层积，其层积总数在缓和Si单结晶基板与能动层30之间晶格不匹配，且能够确保缓冲层20绝缘性的前提下进行适当设定，例如该积层总数为50层以上。其中，并没有必要对于超晶格积层体22中的这些层指定各自的厚度与组成。
能动层30的结构根据使用它的半导体装置结构而进行适当设定。在此，缓冲层20上依次形成有通道层31、电子供给层32。通道层31由GaN构成，其厚度例如为0.75m的高纯度层；电子供给层32为AL1-xGaxN的n型层，其中，x＝0.73左右。这些与通常人们所知的GaN系HEMT中所用的材料相同。此外，位于通道层31上的电子供给层32一侧中，在HEMT元件运作方面最好将杂质浓度尽可能降低，例如优选将C浓度控制在4X1016cm-3以下。其中从补偿GaN中n型杂质的观点来看，C浓度优选1×1015cm-3以上。
此外，能动层30的结构可以使用与通常所知的、使用了Ⅲ族氮化物半导体的半导体装置相同的材料。
上述结构可以利用众所周知的有机化学气相沉积法（MOCVD）以及分子线外延法（MBE），在Si单结晶基板11上形成。
下面，就在上述结构中将Si单结晶基板11作为图1的结构的这点，对于其之上的生长层即缓冲层20、能动层30造成的影响进行说明。
图3为使用没有设置图1中区域C的Si单结晶基板形成图2所示结构的半导体装置的情况（a：比较例），以及使用设置有图1中区域C的Si单结晶基板11形成图2所示结构的半导体装置的情况（b：实施例）下，晶片端部的定向平面部分即110面侧上的外观照片。在此，无论哪种情况，均为从斜边部即区域A侧的斜上方观察的暗视野图像。
在此，Si单结晶基板是由电阻率0.01Ω·cm、650μm厚的CZ法即B掺杂所制造的6英尺径晶片。实施例中晶片截面的斜切为图1所示的形状，图1中t＝300μm、θ＝22°。通过喷砂对Si单结晶基板全周附近的斜边部即区域A以及其内侧的0.5mm-2mm范围即区域C进行微喷砂处理，实现将Ra控制在100-1000nm范围的粗面化处理。此外，定向平面部分上的区域C，其宽度为770μm。在微喷砂处理时，为了不使晶片的中心侧即区域B粗面化而使用防蚀材料进行遮掩，等处理完毕后再剥离该材料。
此外，由于本实施例中将作为掩膜的抗蚀层用手涂抹形成的，因此实际上区域C的宽度并无规定，而在上述0.5mm-2mm范围内为不均等。然而，通过光刻法（photography），或者利用具有边冲洗功能的旋转涂胶机进行涂布，能够更加容易且准确地控制区域C的宽度。很明显在这种情况下也能获得相同的效果。
另外，使用触针式段差计来进行算术平均粗糙度（Ra）的测量。测量时的走查距离设定为2mm，选择区域C上的5个位置，包含定向平面部分而进行测量。5个位置中的的测量结果为Ra＝180、205、215、260、310nm，平均为234nm。在没有进行微喷砂处理的比较例即镜面晶上同样的5个位置测量结果为Ra＝1.5、2.0、2.2、2.5、2.5nm，平均为2.1nm。通过这一结果，明显看出经过粗面化处理的Ra是增大了。
初期生长层使用100nm厚的AlN，超晶格积层体中的第1层使用4nm厚的AlN、第2层使用25nm厚的Al0.15Ga0.85N，超晶格积层体中第1层与第2层的积层总数合计75为层。通道层31为0.75μm厚的GaN、电子供给层为厚度18nm的n型Al0.27Ga0.73N。利用2次离子质量分析法（SIMS）实际测得的C浓度为：超晶格积层体中为1×1019cm-3，通道层的电子供给层侧中为0.8~3.0×1016m-3。
在制造这种结构的晶片之际，采用了作为载气而使用氢与氮的MOCVD法。作为Ⅲ族原料而使用三甲基镓（TMG）、三甲基铝（TMA），作为氮原料而使用氨。于各层的生长中，如表1所示气体压力与基板温度分别采用了最优化的条件。在此，于通道层的形成中，初期的缓冲层侧与末期的电子供给层侧的条件会发生改变。气体组成、流量根据各层的组成进行适当设定。另外，这些条件在实施例与比较例中均相同。为此，实施例与比较例是除了Si单结晶基板中区域C即粗面部的有无之外，其他条件则完全相同。
【表1】
Figure BDA00002650464400121
如图3（a）所示的比较例与如图3（b）所示的实施例的任一个中可确认到，上侧可见黑色部分与镜面部即区域B相对应，在这一部分上，图2中的生长层即缓冲层和能动层均由单结晶构成，其最表面为镜面。此外，相同构成元素构成的层形成在比较例与实施例中的斜边部即区域A上，以及实施例中的粗面部即区域C上，这些层都由多结晶构成。
如图3（b）所示的实施例的晶片端部附近的截面大致形状如图4模式地所示。生长层40形成为从Si单结晶基板11的表侧经过端部，再迂回进里面端部侧而形成。粗面部即区域C正上方的多结晶表面粗糙度（Ra）与Si单结晶基板11的区域C中表面粗糙度相同，Ra为100-1000nm。此外，定向平面部分中的除了斜边部以外部分之多结晶区域，其宽度约为770μm，与粗面部即区域C相对应。是否多结晶化，则通过Ⅲ族氮化物膜的X射线衍射，极像图来测量，根据结晶方位是否一致来进行确认。结果，确认到了区域C中形成有不具有单结晶方位的多结晶。此外成为区域B上镜面的生长层40表面上，利用同样的测量方法，确认到Ra为2nm以下，在X射线衍射中结晶方位一致。也就是说，在区域B上可以确认单结晶的生长。此外，Ra的测量利用与前面相同的触针式段差计来进行。
在该镜面部即区域B上的单结晶中，如图3（a）所示的比较例可看到有大量裂化的发生。特别是可看到在图中朝着斜上方蔓延的裂化，以及图中朝上方蔓延的裂化。无论哪种裂化，都反映了生长层为单结晶，并且是直线形状。特别是朝上方蔓延的裂化是因其朝向晶片中心方向，对于能动层中形成的半导体元件明显带来不良影响。就是说，这令使用该外延生长基板制造的半导体元件的成品率恶化的原因。
另一方面，在如图3（b）所示的实施例中，看不到镜面部即区域B上生长层的裂化。因此，在实施例中，使用该外延生长基板制造的半导体元件的成品率得以提高。并且，图3虽然表示了定向平面部分的外观，但是在实施例中，即使除此之外的晶片端部也观察不到裂化。
比较例中特别是作为在端部发生裂化的原因，可以认为是结晶生长时候的不均一性。特别是利用MOCVD法形成生长层的情况下，晶片即Si单结晶基板的中心部与端部在气流、温度等生长条件中会发生轻度的偏差。如专利文献1所述，通过对于缓冲层进行最优化处理，能够缓和Si单结晶基板与能动层之间晶格不匹配，为此缓冲层一般在半导体元件所形成的中心部被进行优化。为此端部附近的缓冲层组成以及超晶格积层体的膜厚比例为，与中心部的被优化的部分则不同。为此特别容易在端部产生裂化。因为在Si单结晶基板上以包含中心部及其端部形式的单结晶来形成生长层，该裂化就会笔直地朝着中心部蔓延。因此，这种裂化将对于本来具有良好特性的中心部能动层即生长层造成不良影响。
此外，如专利文献2中在端部形成保护膜的情况下，端部的气体流动大幅度变化，容易导致生长条件的误差。本发明中的粗面部对于气体流动影响相对较小，在中心部即区域B生长单结晶的同时，于中心部周围即区域C，A中，直接在粗面部上生长多结晶，因此能够最大限度地获得有效单结晶区域。
与此相对，在实施例中，粗面部即区域C上形成的是多结晶。这是因为粗面部上并没有单一的基板面，因而生长了拥有不同面方位的很多结晶粒子所致。由于多结晶是由多个小结晶粒组成，至少在其中不会发生单结晶那样的、笔直蔓延的裂化。也就是说，虽然从微观来看，认为还会发生与上述相同的裂化，但是这种裂化不会大幅度蔓延，在多结晶中很容易停止其蔓延。为此，在镜面部即区域B上的生长层中，就算是其端部也不会发生裂化。
这样，通过在粗面部即区域C上生长多结晶，能够获得上述的效果。因此，Si单结晶基板的粗面部中的表面粗糙度范围为不让其表面生长单结晶，而是生长多结晶的程度。具体来说，算术平均粗糙度Ra优选10nm以上，更好地为100nm以上1000nm以下的范围。此外，粗面部的宽度在极窄的情况下不能充分发挥抑制裂化扩散的效果，而在宽度太大的情况下，形成半导体元件的区域即镜面部区域B  的面积无法变大。因此，粗面部的宽度范围优选0.5mm-2mm，例如优选2mm。
此外，在实施例中，虽然粗面部与斜边部的表面同时进行粗面加工，但是斜边部区域A的表面或者侧面可以是镜面与粗面任意一种。然而，例如在MOCVD法中，有时候在斜边部也进行结晶生长，在此生长出的层上，会发生裂化，朝着中心部蔓延。为了抑制这种情况，最好在斜边部的表面进行粗面加工。
另外，由Ⅲ族氮化物组成的生长层，其膜厚是根据器件特性来进行适当设定，但是在晶片上没必要均匀，例如基板周边部的膜厚可以薄一些。这种情况下，能够抑制基本端部的应力，进一步抑制裂化的发生。为此，仅使缓冲层的膜厚在基本周边部变薄，也能有效地抑制裂化的发生。
在外延生长基板上形成的半导体元件为HEMT的情况下，形成HEMT的区域中出现裂化时，会对于基板面与水平方向流动的操作电流造成阻碍，或者由于该裂化周边形成异物而导致耐压能力下降等问题的发生。因此，在构成流通有与基板主要面平行之操作电流的半导体装置时，上述的结构特别有效。
仅在晶片端部生成多结晶，这也可以通过诸如在结晶生长条件上下工夫等，使用其他方法来实现。其中，仅在Si单结晶基板即晶片的主要面周围设置粗面部，这可以通过诸如在表面的镜面加工完成后马上进行，因此在Si单结晶基板的制造时点上能够容易进行。然后形成生长层的后续的工序是可以与以往的做法相同。
另外，在上述结构中，Si单结晶基板11的主要面的面方位设为（111），但即便为其他面方位，在此方位上形成单结晶的生长层时，根据原理可以知道，上述结构依然有效。此外，上述的结构与定向平面和凹槽的有无以及方向并没有关系。
此外，上述的例子中，缓冲层20是由初期生长层21与超晶格积层体22构成的，但是只要能获得结晶性良好的能动层30，缓冲层的构成可以随意。例如也可以是只使用初期生长层而不使用超晶格积层体，或者不使用初期生长层而只使用超晶格积层体构成的结构。此外，也可以使用具有倾斜结构的缓冲。缓冲层的构成根据Si与构成能动层的材料的晶格不匹配度、Si与构成能动层材料的化学反应性、缓冲层需要的绝缘性程度等进行适当设定。此外，在不使用缓冲层，将上述构成的Si单结晶基板11本身作为外延生长基板，在上面直接使能动层生长的情况下显然也可以实现同样的效果。
进一步地，上述构成并不限定于Si单结晶基板与Ⅲ族氮化物半导体的组合，在外延生长基板与生长层之间进行存在晶格不匹配的异质外延生长也是同样的。特别是，对于如Ⅲ族氮化物半导体那样，难以获得优质的大块结晶，并通过异质外延生长来获取优质结晶的材料，在其外延生长基板即单结晶基板上施以与上述同样结构的话，也依然有效。
符号说明
10外延生长基板
11Si单结晶基板
20缓冲层
21初期生长层
22超晶格积层体
30能动层
31通道层
32电子供给层
40生长层
221第1层
222第2层

Claims (12)

1.一种外延生长基板，其特征为，其是具备硅单结晶基板和由Ⅲ族氮化物半导体在所述硅单结晶基板的主要面上形成的缓冲层的外延生长基板，
所述缓冲层在所述硅单结晶基板的主要面中心部上为单结晶，在所述硅单结晶基板主要面上的所述中心部周围区域为多结晶。
2.如权利要求1所述的外延生长基板，其特征为，所述硅单结晶基板的主要面为（111）面。
3.如权利要求1或2所述的外延生长基板，其特征为，
在所述硅单结晶基板的主要面中心部施加有镜面加工，在所述硅单结晶基板主要面上的所述中心部周围区域施加有粗面加工。
4.如权利要求3所述的外延生长基板，其特征为，
所述中心部周围经粗面加工的区域的算术平均粗糙度为10nm以上。
5.如权利要求3或4所述的外延生长基板，其特征为，
所述硅单结晶基板于所述主要面外侧的外周部具有经锥形加工的斜边部，该斜边部施加有粗面加工。
6.如权利要求1至5任一项所述的外延生长基板，其特征为，
所述缓冲层中包含由氮化铝（AlN）组成的层。
7.如权利要求1至6任一项所述的外延生长基板，其特征为，
所述缓冲层中包含超晶格结构。
8.一种外延生长基板，其特征为，
其由硅单结晶组成，在主要面中心部施加有镜面加工，在主要面上的所述中心部周围区域施加有粗面加工。
9.一种半导体装置，其特征为，
具备权利要求1至8任一项所述的外延生长基板和由Ⅲ族氮化物半导体在该外延生长基板的主要面上形成的能动层。
10.如权利要求9所述的半导体装置，其特征为，在所述能动层中，操作电流在与所述主要面平行的方向上流动运作。
11.一种外延生长方法，其特征为,其在单结晶基板的主要面上使由与该单结晶基板不同材料形成的生长层进行异质外延生长，
在对所述单结晶基板主要面的中心部施以镜面加工、对所述主要面的所述中心部周围区域施以粗面加工后，使所述生长层进行外延生长。
12.如权利要求11所述的外延生长方法，其特征为：
所述单结晶基板由硅组成，所述生长层由Ⅲ族氮化物半导体构成。
CN2011800315561A 2010-06-25 2011-06-24 外延生长基板与半导体装置、外延生长方法 Pending CN102959682A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-144994 2010-06-25
JP2010144994 2010-06-25
PCT/JP2011/003630 WO2011161975A1 (ja) 2010-06-25 2011-06-24 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法

Publications (1)

Publication Number Publication Date
CN102959682A true CN102959682A (zh) 2013-03-06

Family

ID=45371180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800315561A Pending CN102959682A (zh) 2010-06-25 2011-06-24 外延生长基板与半导体装置、外延生长方法

Country Status (4)

Country Link
US (1) US9006865B2 (zh)
JP (1) JPWO2011161975A1 (zh)
CN (1) CN102959682A (zh)
WO (1) WO2011161975A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570260B (zh) * 2014-01-28 2017-02-11 環球晶圓日本股份有限公司 矽晶圓
CN107112242A (zh) * 2015-01-08 2017-08-29 信越半导体股份有限公司 电子器件用外延基板、电子器件、电子器件用外延基板的制造方法及电子器件的制造方法
CN107623028A (zh) * 2016-07-13 2018-01-23 环球晶圆股份有限公司 半导体基板及其加工方法
US9938638B2 (en) 2014-03-05 2018-04-10 Shin-Etsu Handotai Co., Ltd. Method for producing semiconductor epitaxial wafer and semiconductor epitaxial wafer
CN109312491A (zh) * 2016-06-16 2019-02-05 赛奥科思有限公司 氮化物半导体模板、氮化物半导体模板的制造方法以及氮化物半导体自支撑基板的制造方法
CN111719136A (zh) * 2019-03-21 2020-09-29 中微半导体设备(上海)股份有限公司 一种用于mocvd的基片以及在基片上生长缓冲层的方法
CN112490116A (zh) * 2020-12-02 2021-03-12 上海芯元基半导体科技有限公司 含Al氮化物半导体结构、器件及制备方法
CN114080692A (zh) * 2021-04-02 2022-02-22 英诺赛科(苏州)科技有限公司 三族氮基半导体晶圆

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5966289B2 (ja) * 2011-09-16 2016-08-10 富士通株式会社 半導体基板の製造方法及び半導体装置の製造方法
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP5979547B2 (ja) * 2012-11-01 2016-08-24 パナソニックＩｐマネジメント株式会社 エピタキシャルウェハ及びその製造方法
US9245736B2 (en) 2013-03-15 2016-01-26 Semiconductor Components Industries, Llc Process of forming a semiconductor wafer
EP2945185A1 (en) 2013-11-06 2015-11-18 Azzurro Semiconductors AG Epitaxial wafers avoiding edge melt-back-etching and method for fabricating the same
JP6157381B2 (ja) 2014-03-04 2017-07-05 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP6704386B2 (ja) * 2015-02-27 2020-06-03 住友化学株式会社 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ
JP2017010962A (ja) 2015-06-16 2017-01-12 株式会社東芝 デバイス基板およびデバイス基板の製造方法並びに半導体装置の製造方法
JP2019176124A (ja) 2018-03-26 2019-10-10 日亜化学工業株式会社 半導体装置の製造方法、及び、半導体装置
US11101404B2 (en) 2018-03-26 2021-08-24 Nichia Corporation Method for manufacturing semiconductor device and semiconductor device
GB2574879B (en) 2018-06-22 2022-12-28 X Fab Semiconductor Foundries Gmbh Substrates for III-nitride epitaxy
JP7147416B2 (ja) * 2018-09-26 2022-10-05 信越半導体株式会社 エピタキシャルウェーハの製造方法、エピタキシャル成長用シリコン系基板及びエピタキシャルウェーハ
JP6963195B2 (ja) 2019-02-28 2021-11-05 日亜化学工業株式会社 半導体素子の製造方法
US11094536B2 (en) 2019-02-28 2021-08-17 Nichia Corporation Method of manufacturing semiconductor elements
EP3754721A1 (en) * 2019-06-17 2020-12-23 Infineon Technologies AG Semiconductor device and method for fabricating a wafer
JP7016032B2 (ja) * 2019-09-24 2022-02-04 日亜化学工業株式会社 半導体素子の製造方法
GB2592905A (en) * 2020-01-31 2021-09-15 Smart Photonics Holding B V Processing a wafer of a semiconductor material
US11515408B2 (en) 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
WO2022059244A1 (ja) * 2020-09-17 2022-03-24 日本碍子株式会社 Ｉｉｉ族元素窒化物半導体基板
CN116034186A (zh) 2020-09-17 2023-04-28 日本碍子株式会社 Iii族元素氮化物半导体基板
JP2023166655A (ja) * 2022-05-10 2023-11-22 信越半導体株式会社 エピタキシャルウェーハ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0473930A (ja) * 1990-07-13 1992-03-09 Sumitomo Metal Ind Ltd ヘテロエピタキシャル成長用基板
JP2003060234A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
CN1590600A (zh) * 2003-08-28 2005-03-09 日立电线株式会社 Ⅲ－ⅴ族氮化物系半导体衬底及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280311A (ja) * 2001-03-21 2002-09-27 Nichia Chem Ind Ltd Ｉｉｉ族窒化物半導体基板、並びにその製造方法
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
WO2007052840A1 (en) * 2005-11-07 2007-05-10 Showa Denko K.K. Semiconductor light-emitting diode
JP4670055B2 (ja) 2006-03-20 2011-04-13 Ｄｏｗａエレクトロニクス株式会社 半導体基板及び半導体装置
US20080122042A1 (en) * 2006-11-27 2008-05-29 Michael Goldstein Applications of polycrystalline wafers
JP2009256154A (ja) 2008-04-21 2009-11-05 Nippon Telegr & Teleph Corp <Ntt> 半導体結晶成長用基板および半導体結晶

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0473930A (ja) * 1990-07-13 1992-03-09 Sumitomo Metal Ind Ltd ヘテロエピタキシャル成長用基板
JP2003060234A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体発光素子及びその製造方法
CN1590600A (zh) * 2003-08-28 2005-03-09 日立电线株式会社 Ⅲ－ⅴ族氮化物系半导体衬底及其制造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570260B (zh) * 2014-01-28 2017-02-11 環球晶圓日本股份有限公司 矽晶圓
CN108461384B (zh) * 2014-01-28 2022-10-28 环球晶圆日本股份有限公司 硅晶片
CN108461384A (zh) * 2014-01-28 2018-08-28 环球晶圆日本股份有限公司 硅晶片
US9938638B2 (en) 2014-03-05 2018-04-10 Shin-Etsu Handotai Co., Ltd. Method for producing semiconductor epitaxial wafer and semiconductor epitaxial wafer
CN107112242A (zh) * 2015-01-08 2017-08-29 信越半导体股份有限公司 电子器件用外延基板、电子器件、电子器件用外延基板的制造方法及电子器件的制造方法
CN109312491B (zh) * 2016-06-16 2021-10-12 赛奥科思有限公司 氮化物半导体模板、氮化物半导体模板的制造方法以及氮化物半导体自支撑基板的制造方法
CN109312491A (zh) * 2016-06-16 2019-02-05 赛奥科思有限公司 氮化物半导体模板、氮化物半导体模板的制造方法以及氮化物半导体自支撑基板的制造方法
CN107623028B (zh) * 2016-07-13 2021-02-19 环球晶圆股份有限公司 半导体基板及其加工方法
CN107623028A (zh) * 2016-07-13 2018-01-23 环球晶圆股份有限公司 半导体基板及其加工方法
CN111719136A (zh) * 2019-03-21 2020-09-29 中微半导体设备(上海)股份有限公司 一种用于mocvd的基片以及在基片上生长缓冲层的方法
CN112490116A (zh) * 2020-12-02 2021-03-12 上海芯元基半导体科技有限公司 含Al氮化物半导体结构、器件及制备方法
CN114080692A (zh) * 2021-04-02 2022-02-22 英诺赛科(苏州)科技有限公司 三族氮基半导体晶圆
WO2022205469A1 (en) * 2021-04-02 2022-10-06 Innoscience (Suzhou) Technology Co., Ltd. Iii nitride semiconductor wafers

Also Published As

Publication number Publication date
JPWO2011161975A1 (ja) 2013-08-19
US20130087807A1 (en) 2013-04-11
US9006865B2 (en) 2015-04-14
WO2011161975A1 (ja) 2011-12-29

Similar Documents

Publication Publication Date Title
CN102959682A (zh) 外延生长基板与半导体装置、外延生长方法
JP5705399B2 (ja) 転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法
EP2896725B1 (en) Aluminum nitride substrate and group-iii nitride laminate
EP2525407B1 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
US9202873B2 (en) Semiconductor wafer for semiconductor device having a multilayer
Izyumskaya et al. Emergence of high quality sputtered III-nitride semiconductors and devices
JP2007070154A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US9899213B2 (en) Group III nitride semiconductor, and method for producing same
Mulyo et al. Growth study of self-assembled GaN nanocolumns on silica glass by plasma assisted molecular beam epitaxy
Hubáček et al. Improvement of luminescence properties of n-GaN using TEGa precursor
CN103053013A (zh) 半导体层叠基板、半导体芯片和半导体层叠基板的制造方法
JP5417211B2 (ja) エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
Li et al. Suppression of phase separation in InGaN layers grown on lattice-matched ZnO substrates
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
CN106711297B (zh) 一种GaN基发光二极管外延片的生长方法
Liu et al. Growth of gallium nitride on silicon by molecular beam epitaxy incorporating a chromium nitride interlayer
JP7429522B2 (ja) Ｉｉｉ族窒化物積層基板および半導体素子
Li et al. Influence of growth rate in the early stage of high temperature GaN layer growth on quality of GaN films
Yamane et al. Fabrication of freestanding 20 ̄2 1 GaN substrates by HVPE using SiO2 masked GaN templates
Furuya et al. Characterization of {11− 22} GaN grown using two-step growth technique on shallowly etched r-plane patterned sapphire substrates
US9728404B2 (en) Method of growing nitride semiconductor layer, nitride semiconductor device, and method of fabricating the same
Kuo et al. Metal-organic molecular beam epitaxy growth of InN films on highly orientated TCO/Si (1 0 0) substrates
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
Tsukihara et al. GaN growth using a low-temperature GaNP buffer on sapphire by metalorganic chemical vapor deposition
Nishida et al. Heteroepitaxy of GaN and related materials with a novel two-flow MOVPE horizontal reactor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130306