CN109312491A - 氮化物半导体模板、氮化物半导体模板的制造方法以及氮化物半导体自支撑基板的制造方法 - Google Patents

氮化物半导体模板、氮化物半导体模板的制造方法以及氮化物半导体自支撑基板的制造方法 Download PDF

Info

Publication number
CN109312491A
CN109312491A CN201780037496.1A CN201780037496A CN109312491A CN 109312491 A CN109312491 A CN 109312491A CN 201780037496 A CN201780037496 A CN 201780037496A CN 109312491 A CN109312491 A CN 109312491A
Authority
CN
China
Prior art keywords
semiconductor layer
substrate
back side
surface side
side semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780037496.1A
Other languages
English (en)
Other versions
CN109312491B (zh
Inventor
藤仓序章
今野泰郎
今野泰一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sai Auk Faith Co Ltd
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sai Auk Faith Co Ltd, Sumitomo Chemical Co Ltd filed Critical Sai Auk Faith Co Ltd
Publication of CN109312491A publication Critical patent/CN109312491A/zh
Application granted granted Critical
Publication of CN109312491B publication Critical patent/CN109312491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0254—Physical treatment to alter the texture of the surface, e.g. scratching or polishing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4488—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by in situ generation of reactive gas by chemical or electrochemical reaction
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/12—Production of homogeneous polycrystalline material with defined structure directly from the gas state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明的氮化物半导体模板具有：基板，其具有表面以及与表面处于相反侧的背面；背面侧半导体层，其设置在基板的背面侧，由多晶的III族氮化物半导体形成，并具有与基板的线膨胀系数不同的线膨胀系数；表面侧半导体层，其设置在基板的表面侧，由单晶的III族氮化物半导体形成，并具有与基板的线膨胀系数不同的线膨胀系数，表面侧半导体层的厚度大于在仅设置表面侧半导体层而不设置背面侧半导体层的情况下将氮化物半导体模板加热至III族氮化物半导体的生长温度时在表面侧半导体层中产生裂纹的临界厚度。

Description

氮化物半导体模板、氮化物半导体模板的制造方法以及氮化 物半导体自支撑基板的制造方法
技术领域
本发明涉及氮化物半导体模板、氮化物半导体模板的制造方法以及氮化物半导体自支撑基板的制造方法。
背景技术
制造由III族氮化物半导体构成的发光元件等半导体装置时，作为使发光层等层叠体生长的基体，有时使用例如在蓝宝石基板等的表面上使氮化物半导体层生长而得到的氮化物半导体模板(例如参照专利文献1、非专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2016-32038号公报
非专利文献
非专利文献1：Edward A.Preble,Jacob H.Leach,Robert Metzger,EugeneShishkin,and Kevin A.Udwary:Phys.Status Solidi C11,No.3-4，604-607(2014)
发明内容
发明要解决的问题
本发明的目的在于，提供能够以良好的成品率得到高品质的氮化物半导体模板或氮化物半导体自支撑基板的技术。
用于解决问题的方案
根据本发明的一个方式，提供一种氮化物半导体模板，其具有：
基板，其具有表面、以及与前述表面处于相反侧的背面；
背面侧半导体层，其设置在前述基板的前述背面侧，由多晶的III族氮化物半导体形成，并具有与前述基板的线膨胀系数不同的线膨胀系数；
表面侧半导体层，其设置在前述基板的前述表面侧，由单晶的III族氮化物半导体形成，并具有与前述基板的线膨胀系数不同的线膨胀系数，
前述表面侧半导体层的厚度为大于如下的临界厚度的厚度，所述临界厚度是在仅设置前述表面侧半导体层而不设置前述背面侧半导体层的情况下在前述表面侧半导体层中产生裂纹的临界厚度。
根据本发明的另一方式，提供一种氮化物半导体模板的制造方法，其具有如下工序：
第1工序，准备具有表面以及与前述表面处于相反侧的背面的基板；
第2工序，在前述基板的前述背面侧形成背面侧半导体层，所述背面侧半导体层由多晶或非晶的III族氮化物半导体形成，且具有与前述基板的线膨胀系数不同的线膨胀系数；
第3工序，在前述基板的前述表面侧形成表面侧半导体层，所述表面侧半导体层由单晶的III族氮化物半导体形成，且具有与前述基板的线膨胀系数不同的线膨胀系数，
在前述第2工序之后实施前述第3工序。
根据本发明的另一方式，提供一种氮化物半导体自支撑基板的制造方法，其具有如下工序：
第1工序，准备具有表面以及与前述表面处于相反侧的背面的基板；
第2工序，在前述基板的前述背面侧形成背面侧半导体层，所述背面侧半导体层由多晶或非晶的III族氮化物半导体形成，且具有与前述基板的线膨胀系数不同的线膨胀系数；
第3工序，在前述基板的前述表面侧形成表面侧半导体层，所述表面侧半导体层由单晶的III族氮化物半导体形成，且具有与前述基板的线膨胀系数不同的线膨胀系数，
第4工序，自前述氮化物半导体模板去除前述背面侧半导体层和前述基板而残留前述表面侧半导体层，
在前述第2工序之后实施前述第3工序。
发明的效果
根据本发明，能够以良好的成品率得到高品质的氮化物半导体模板或氮化物半导体自支撑基板。
附图说明
图1为示出本发明的一个实施方式的氮化物半导体模板的截面图。
图2为示出氮化物半导体模板制造装置的构成示意图。
图3的(a)为示出比较例中的基板的载置状态的截面图，(b)和(c)为示出步骤2中的基板的载置状态的截面图。
图4的(a)为示出步骤2中在规定的生长温度下形成背面侧半导体层时的基板状态的截面图，(b)为示出步骤2中形成背面侧半导体层后使基板温度降低至室温时的基板状态的截面图。
图5的(a)为示出步骤3中的基板的载置状态的截面图，(b)为示出步骤3中在规定的生长温度下形成表面侧半导体层时的基板状态的截面图。
图6为示出本发明的一个实施方式的变形例1的氮化物半导体模板的截面图。
图7的(a)为示出本发明的一个实施方式的变形例2的氮化物半导体模板的截面图，(b)为示出本发明的一个实施方式的变形例3的氮化物半导体模板的截面图。
图8为示出本发明的一个实施方式的变形例4的氮化物半导体模板的截面图。
图9的(a)为示出变形例4的步骤2中的基板的载置状态的截面图，(b)为示出变形例4的步骤3中的基板的载置状态的截面图。
图10的(a)为示出变形例5的步骤4中在表面侧半导体层的表面侧贴合有表面侧支撑基板的状态的截面图，(b)为示出变形例5的步骤4中去除了背面侧半导体层和基板的状态的截面图。
图11的(a)为示出变形例5的步骤4中在表面侧半导体层的背面侧贴合有背面侧支撑基板的状态的截面图，(b)为示出变形例5的步骤4中自表面侧半导体层的表面侧去除了表面侧支撑基板的状态的截面图。
图12的(a)为示出变形例5的步骤5中在表面侧半导体层上形成有正式生长层的状态的截面图，(b)为示出变形例5的步骤6中自正式生长层切出氮化物半导体自支撑基板的状态的截面图。
具体实施方式
<发明人得到的见解>
迄今的氮化物半导体模板中，仅在蓝宝石基板等基板的表面侧设置由III族氮化物半导体形成的氮化物半导体层。在这样的构成中，若增厚氮化物半导体层，则有可能主要由于III族氮化物半导体与基板的线膨胀系数差而造成氮化物半导体模板翘曲。具体而言，由于蓝宝石基板的线膨胀系数大于III族氮化物半导体的线膨胀系数，因此，在形成氮化物半导体层后使氮化物半导体模板的温度自生长温度(典型的是900～1200℃左右)降低至室温时，有可能氮化物半导体模板翘曲而使得氮化物半导体层侧变得凸起。若氮化物半导体模板中产生翘曲，则在发光元件等的半导体装置的制造工序中进行光刻时，有可能在氮化物半导体模板的中央部与周缘部发生焦点偏移、产生图案不良。若进一步增厚氮化物半导体层，则内部应力在氮化物半导体层和基板各自中蓄积，有可能在其中任一者或两者中产生裂纹(破裂)。基板产生破裂时，该基板无法应用于发光元件等半导体装置的制造。这样，对于迄今的氮化物半导体模板，成品率有可能因翘曲、裂纹而降低。
为了解决这样的课题，例如公开了非专利文献1。在非专利文献1中的氮化物半导体模板的制造方法中，首先，在蓝宝石基板的表面侧形成单晶的氮化镓(GaN)层，接着，在蓝宝石基板的背面侧形成多晶的GaN层作为应力平衡层。其后，研磨蓝宝石基板的表面侧的GaN层。非专利文献1中记载了：由此，氮化物半导体模板的翘曲得以减小。
然而，非专利文献1中，由于以未在蓝宝石基板的背面侧设置应力平衡层的状态在蓝宝石基板的表面侧形成单晶的GaN层，因此若在蓝宝石基板的表面侧较厚地形成单晶的GaN层，则内部应力在表面侧的GaN层中蓄积，有可能产生裂纹(破裂)。具体而言，根据本发明人的研究可知，在使表面侧的GaN层的厚度大于10μm的情况下，将仅具有表面侧的GaN层的氮化物半导体模板升温到III族氮化物半导体的生长温度时(例如像非专利文献1那样在形成表面侧的GaN层后形成背面侧的GaN层时)，有时表面侧的GaN层中会产生裂纹。另外可知，在使表面侧的GaN层的厚度大于15μm的情况下，自表面侧的GaN层的形成起经过规定时间后，有时表面侧的GaN层中会产生裂纹。进而可知，在使表面侧的GaN层的厚度大于20μm的情况下，有时会自表面侧的GaN层刚形成后起即在表面侧的GaN层中产生裂纹。由于这种现象，对于非专利文献1的方法而言，难以稳定地制造在蓝宝石基板的表面侧较厚地形成有单晶的GaN层的氮化物半导体模板。
另外，非专利文献1中，由于如上所述地无法使表面侧的GaN层的厚度大于20μm，因此有可能无法使表面侧的GaN层的位错密度为规定值以下(例如后述的5×107cm-2以下)。
另外，非专利文献1中，在蓝宝石基板的表面侧形成单晶的GaN层后，以表面侧的GaN层侧与基座的表面接触的方式将蓝宝石基板载置在基座上，通过来自基座的传热而在蓝宝石基板的背面侧形成应力平衡层。此时，由于自基座直接传递到表面侧的GaN层的热量，表面侧的GaN层有可能被热蚀刻，其表面变粗糙。因此，形成背面侧的应力平衡层后，需要进行研磨表面侧的GaN层的工序，有制造成本增大的倾向。
本发明基于本发明人发现的上述见解而成。
<本发明的一个实施方式>
以下，一边参照附图一边对本发明的一个实施方式进行说明。
(1)氮化物半导体模板
首先，使用图1对本实施方式的氮化物半导体模板进行说明。图1为示出本实施方式的氮化物半导体模板的截面图。
氮化物半导体模板10以制造发光元件等半导体装置时用作基体的基板状的结构体的方式构成。具体而言，氮化物半导体模板10具有基板100、背面侧半导体层(第1半导体层)120、缓冲层(buffer layer)140、以及表面侧半导体层(第2半导体层)160。
(基板)
基板100以作为支撑后述的背面侧半导体层120和表面侧半导体层160等的支撑基板而发挥作用的方式构成。需要说明的是，以下将基板100的下表面记为“背面(第1主面)101”。将与基板100的下表面相反的上表面记为“表面(第2主面)102”。
基板100例如采用蓝宝石(Al2O3)基板。另外，基板100的表面102设为(0001)面(c面)、或者自c面起向蓝宝石晶轴的M轴或A轴方向以0.1～2°的范围倾斜的面。另外，基板100的厚度依赖于基板100的直径，例如设为300μm以上且2mm以下。典型的是，基板100的直径为2英寸(50.8mm)时，基板100的厚度设为300～450μm，基板100的直径为4英寸(100mm)时，基板100的厚度设为600～900μm，基板100的直径为6英寸(150mm)时，基板100的厚度设为1000～2000μm。此处，例如基板100的直径设为4英寸。基板100的厚度设为900μm。
基板100的表面102例如采用镜面。换言之，基板100的表面102采用能够在其上使III族氮化物半导体外延生长的、所谓的外延就绪(Epi-ready)面。具体而言，将基板100的表面102的均方根粗糙度(RMS)设为例如10nm以下、优选为1nm以下。需要说明的是，此处所说的“RMS”是指利用原子力显微镜(AFM)测定20μm见方区域时的RMS。另一方面，基板100的背面101例如采用具有无规的凹凸的粗糙面、所谓的粗磨面。即，使基板100的背面101的表面粗糙度大于基板100的表面102的表面粗糙度。具体而言，将基板100的背面101的RMS设为例如0.5μm以上且5μm以下。由此，能够使单晶的III族氮化物半导体容易在基板100的表面102侧生长，并且另一方面，能够使多晶的III族氮化物半导体容易在基板100的背面101侧生长。
(背面侧半导体层)
背面侧半导体层120设置在基板100的背面101侧，以使该背面侧半导体层120中产生的内部应力与表面侧半导体层160中产生的内部应力相抵消的方式构成。由此，能够减小氮化物半导体模板10的翘曲、抑制氮化物半导体模板10中产生裂纹。
背面侧半导体层120例如由多晶的III族氮化物半导体形成，且具有与基板100的线膨胀系数不同的线膨胀系数。本实施方式中，例如背面侧半导体层120由多晶的GaN形成。关于多晶的GaN的线膨胀系数的报告几乎没有，其线膨胀系数尚不明确，但若根据后述实施例的结果来判断，则可认为：多晶的GaN的线膨胀系数小于作为基板100的蓝宝石基板的a轴方向的线膨胀系数(7.00×10-6/K)，是与单晶的GaN的线膨胀系数相近的值(5.59×10-6/K)。
例如，背面侧半导体层120直接设置在作为粗糙面的基板100的背面101上，而不夹着缓冲层(与背面101接触)。因此，背面侧半导体层120不会作为单晶而外延生长，而是以多晶的方式形成。
本实施方式中，背面侧半导体层120由多晶的III族氮化物半导体形成，由此背面侧半导体层120内的晶体取向变得无规、即裂开方向变得无规。由此，能够抑制背面侧半导体层120中向特定的裂开方向产生裂纹。另外，即使在背面侧半导体层120内产生内部应力，裂开性也低，因此能够使内部应力各向同性地分散。其结果，即使较厚地形成背面侧半导体层120，也能够使背面侧半导体层120难以破裂。
另外，本实施方式中，背面侧半导体层120由多晶的III族氮化物半导体形成，由此能够提高氮化物半导体模板10的辨识性和热吸收性。单晶的III族氮化物半导体具有宽带隙，因此尤其是可见区域中的光的透射率高，是无色透明的，但本实施方式中，由于背面侧半导体层120由多晶的III族氮化物半导体形成，因此背面侧半导体层120中起因于晶体缺陷的光吸收变大。因此，背面侧半导体层120在自可见区域到红外区域的整个区域内光的透射率变低，变得不透明。通过使背面侧半导体层120为不透明，能够提高氮化物半导体模板10的辨识性。另外，通过使背面侧半导体层120的红外区域中的透射率变低，能够提高氮化物半导体模板10的热吸收率。
另外，本实施方式中，背面侧半导体层120的厚度设为如下的厚度：背面侧半导体层120的内部应力与表面侧半导体层160的内部应力大致均衡，氮化物半导体模板10的翘曲量在室温以上且表面侧半导体层160的生长温度以下的整个范围中为±200μm以内。需要说明的是，如后所述，表面侧半导体层160为单晶，因此表面侧半导体层160比多晶的背面侧半导体层120的翘曲应力更强。因此，本实施方式中，例如优选将背面侧半导体层120的厚度设为大于等于后述表面侧半导体层160的厚度。由此，能够使背面侧半导体层120的内部应力与表面侧半导体层160的内部应力充分抵消，使得基板100的翘曲变小。
具体而言，后述背面侧半导体层120的厚度相对于表面侧半导体层160的厚度的比率例如优选为1.0倍以上且1.5倍以下。关于相对于特定的表面侧半导体层160的厚度应当如何设定背面侧半导体层120的厚度，需要进行一些讨论。多晶的背面侧半导体层120与基板100之间产生的应力(翘曲量)有如下的倾向：与背面侧半导体层120的生长条件无关，几乎仅由背面侧半导体层120的厚度确定。另一方面，单晶的表面侧半导体层160与背面侧半导体层120的状况不同。即使最终表面侧半导体层160的厚度与背面侧半导体层120的厚度相同时，也有如下的倾向：例如在表面侧半导体层160的生长初期的生长速度不同的情况下(即、初期形成的核密度不同的情况下)、在为了将表面侧半导体层160的表面平坦化而切换生长条件的时机不同的情况下，最终得到的基板100的翘曲会大幅不同。但是，即使在产生这样的生长条件的影响的情况下、基板100的尺寸和厚度在上述范围中变化的情况下，通过将背面侧半导体层120的厚度相对于表面侧半导体层160的厚度的比率设为1.0倍以上且1.5倍以下，也能够将最终的翘曲量调整为±200μm以下。
此处，背面侧半导体层120的厚度例如大于20μm。背面侧半导体层120的厚度若为20μm以下，则在将表面侧半导体层160的厚度设为大于20μm时，氮化物半导体模板10有可能大幅翘曲。与此相对，通过将背面侧半导体层120的厚度设为大于20μm，即使在将表面侧半导体层160的厚度设为大于20μm时，也能够将氮化物半导体模板10的翘曲量抑制在较小的范围内。另外，背面侧半导体层120的厚度优选设为例如50μm以上。由此，能够提高氮化物半导体模板10的辨识性、热吸收率。需要说明的是，背面侧半导体层120的厚度的上限值可根据表面侧半导体层160的厚度来设定，但从抑制背面侧半导体层120的形成材料过量增加的观点来看，背面侧半导体层120的厚度优选为例如200μm以下。
需要说明的是，本实施方式中，例如背面侧半导体层120的厚度设为在基板100的背面101内大致均匀。由此，能够使背面侧半导体层120中产生的生的内部应力在面内均匀。
(缓冲层)
缓冲层140设置在基板100的表面102上，以提高后述表面侧半导体层160的晶体的取向性、或缓冲基板100与表面侧半导体层160的晶格常数差的方式构成。缓冲层140例如由III族氮化物半导体形成，本实施方式中，例如由氮化铝(AlN)形成。
需要说明的是，缓冲层140的厚度设为例如10nm以上且400nm以下。
(表面侧半导体层)
表面侧半导体层160设置在基板100的表面102侧，以作为在该表面侧半导体层160上生长的发光层等层叠体的生长基底层发挥作用的方式构成。
表面侧半导体层160例如由单晶的III族氮化物半导体形成，并具有与基板100的线膨胀系数不同的线膨胀系数。本实施方式中，例如表面侧半导体层160由单晶的GaN形成，其表面(上表面)为(0001)面(c面)。另外，表面侧半导体层160的a轴方向(基板100的沿着表面102的方向)的线膨胀系数小于作为基板100的蓝宝石基板的a轴方向的线膨胀系数(7.00×10-6/K)，为5.59×10-6/K。
表面侧半导体层160夹着上述缓冲层140设置于基板100的表面102侧。由此，表面侧半导体层160通过在缓冲层140上外延生长而以单晶的形式形成。
此处，对于假设仅设置表面侧半导体层160而未设置背面侧半导体层120的情况下的氮化物半导体模板，如上所述，随着表面侧半导体层160的厚度变大，内部应力在表面侧半导体层160中蓄积，根据各种状况而可能产生裂纹。
与此相对，本实施方式中，通过如上所述地在基板100的背面101侧设置背面侧半导体层120，能够在抑制氮化物半导体模板10的翘曲、裂纹的同时增大(增厚)表面侧半导体层160的厚度。其结果，能够降低表面侧半导体层160的表面中的位错密度。这是因为，半导体层中的位错容易在作为生长起点的、晶核彼此结合的边界产生。换言之，晶核的间隔越窄则位错密度越高，晶核的间隔越宽则位错密度越低。但是，在晶核的间隔变宽的条件下使半导体层生长时，若未使半导体层生长到规定的厚度以上，则有可能在晶核彼此充分结合前(晶核的三维生长的中途)停止表面侧半导体层160的生长，导致表面侧半导体层160的表面变粗糙。因此，本实施方式中，通过增大表面侧半导体层160的厚度，从而能够采用晶核的间隔变宽的条件。并且，即使采用该条件，也能够使晶核彼此可靠地结合，使表面侧半导体层160的表面平滑。其结果，能够降低表面侧半导体层160的位错密度。另外，在半导体层的表面进行了平坦化之后，在其上进一步使半导体层较厚地生长对于进一步降低位错密度也是有效的。这是因为，即使在半导体层的生长中的表面为平坦的情况下，也会以一定的比例出现以下过程：半导体层的表面中的位错的位置会随着半导体层的生长而随意性地移动，从而在半导体层的生长中位错彼此会合并形成位错环，到达半导体层的表面的位错减少。从该观点来看，通过增大表面侧半导体层160的厚度，能够降低表面侧半导体层160的位错密度。
本实施方式中，表面侧半导体层160的厚度例如可以设为大于如下的临界厚度，所述临界厚度是假设仅设置表面侧半导体层160而不设置背面侧半导体层120的情况下，在表面侧半导体层160中产生裂纹的临界厚度。
上述临界厚度根据裂纹的产生状况，从小到大依次分类为第1临界厚度、第2临界厚度和第3临界厚度。
第1临界厚度为如下的厚度：例如在假设仅设置表面侧半导体层160而不设置背面侧半导体层120的情况下将氮化物半导体模板加热到III族氮化物半导体的生长温度(例如1000℃以上且1100℃以下)时，在表面侧半导体层120中产生裂纹的厚度。具体而言，第1临界厚度为例如10μm。
第2临界厚度为如下的厚度：例如在假设仅设置表面侧半导体层160而不设置背面侧半导体层120的情况下自表面侧半导体层120的形成起经过规定时间(例如24小时)后，在表面侧半导体层160中产生裂纹的厚度。具体而言，第2临界厚度为例如15μm。
第3临界厚度为如下的厚度：例如在假设仅设置表面侧半导体层160而不设置背面侧半导体层120的情况下，自表面侧半导体层160刚形成后起即在表面侧半导体层160中产生裂纹的厚度。具体而言，第3临界厚度为例如20μm。
此处，表面侧半导体层160的厚度例如设为大于上述第3临界厚度的厚度、即大于20μm。表面侧半导体层160的厚度若为20μm以下，则有可能在形成表面侧半导体层160时无法采用晶核的间隔变宽的条件、无法充分降低表面侧半导体层160的位错密度。与此相对，通过将表面侧半导体层160的厚度设为大于20μm，从而在形成表面侧半导体层160时能够采用晶核的间隔变宽的条件，进而，能够充分利用因表面侧半导体层160的表面进行平坦化后的生长而使位错减少的过程。其结果，能够使表面侧半导体层160的位错密度为5×107cm-2以下。另外，表面侧半导体层160的厚度例如优选设为50μm以上。由此，能够使表面侧半导体层160的位错密度低于1×107cm-2。需要说明的是，表面侧半导体层160的厚度的上限值可根据背面侧半导体层120的厚度来设定，从抑制表面侧半导体层160的形成材料过量增加的观点来看，表面侧半导体层160的厚度例如优选为180μm以下。
通过将表面侧半导体层160的厚度设为大于上述第3临界厚度的厚度，如上所述，能够使表面侧半导体层160的表面中的位错密度(平均位错密度)为例如5×107cm-2以下、优选为低于1×107cm-2。即，对于使用了蓝宝石基板等基板100的氮化物半导体模板10，能够实现与仅由III族氮化物半导体构成的自支撑基板同等的低位错密度。通过将这样的低位错密度的表面侧半导体层160作为生长基底层，能够使结晶性良好的半导体层在表面侧半导体层160上生长。需要说明的是，表面侧半导体层160的表面中的位错密度越低越好，因此对其下限值没有限定，若考虑表面侧半导体层160的厚度的上限值(180μm)，则表面侧半导体层160的表面中的位错密度的下限值例如为当表面侧半导体层160的厚度为上述上限值时的位错密度水平、即为106cm-2量级的前半段的水平。
需要说明的是，表面侧半导体层160的表面的表面粗糙度(RMS)例如在表面侧半导体层160为as-grown的状态(未进行研磨等的状态)下为2nm以下。需要说明的是，此处所说的“RMS”与上述同样，是指用AFM测定20μm见方区域时的RMS。本实施方式中，如后所述，由于在形成背面侧半导体层120后形成表面侧半导体层160，因此表面侧半导体层160不会受到热蚀刻等的损伤，能够将表面侧半导体层160的表面粗糙度如上述值那样维持为较小。由此，通过将表面粗糙度低的表面侧半导体层160作为生长基底层，能够使结晶性良好的半导体层在表面侧半导体层160上生长。需要说明的是，表面侧半导体层160的表面的表面粗糙度RMS越低越好，因此对其下限值没有限定，从难以使表面侧半导体层160的表面的表面粗糙度低于基板100的表面102的表面粗糙度的观点来看，表面侧半导体层160的表面的表面粗糙度RMS典型的是0.2nm以上。
具有如上所述的构成的氮化物半导体模板10的翘曲量例如在室温(25℃)下为±200μm以内、更优选为±100μm以内。需要说明的是，此处所说的“氮化物半导体模板10的翘曲量”定义为氮化物半导体模板10的高度的极大值与高度的极小值之差，例如定义为氮化物半导体模板10的中央部的高度与周缘端部的高度之差。另外，翘曲量为正是指基板100的表面102侧凸起的情况，翘曲量为负是指基板100的表面102侧凹陷的情况。通过如此降低氮化物半导体模板10的翘曲量，能够抑制在使用了氮化物半导体模板10的发光元件等半导体装置的制造工序中进行光刻时产生焦点偏移。
另外，氮化物半导体模板10的翘曲量例如在至少室温(25℃)以上且表面侧半导体层160的生长温度(例如1000℃)以下的整个范围中为±200μm以内、更优选为±100μm以内。由此，即使在将表面侧半导体层160作为生长基底层，在表面侧半导体层160上使半导体层生长时，也能够抑制氮化物半导体模板10的翘曲。例如，在制造发光元件时，有时会在低于表面侧半导体层160的生长温度的温度(例如700℃)下形成发光层。此时，会在低于表面侧半导体层160的生长温度的温度下形成发光层，有可能在表面侧半导体层160中产生内部应力。然而，即使在低于表面侧半导体层160的生长温度的温度下形成发光层的情况下，也能够利用背面侧半导体层120的内部应力抵消表面侧半导体层160的内部应力，从而将氮化物半导体模板10的翘曲抑制在较小的范围中。其结果，能够稳定地形成发光层。
(2)氮化物半导体模板的制造方法
接着，使用图1～图4，对本实施方式的氮化物半导体模板的制造方法进行说明。图2为示出氮化物半导体模板制造装置的构成示意图。图3的(a)为示出比较例中的基板的载置状态的截面图，(b)和(c)为示出步骤2中的基板的载置状态的截面图。图4的(a)为示出步骤2中在规定的生长温度下形成背面侧半导体层时的基板状态的截面图，(b)为示出步骤2中形成背面侧半导体层后使基板温度降低至室温时的基板状态的截面图。图5的(a)为示出步骤3中的基板的载置状态的截面图，(b)为示出步骤3中在规定的生长温度下形成表面侧半导体层时的基板状态的截面图。
本实施方式中，针对通过实施以下所示的步骤1～步骤3来制造氮化物半导体模板10的例子进行说明。
(步骤1：基板准备工序)
首先，准备基板100。具体而言，作为基板100，例如准备具有(0001)面的表面102的蓝宝石基板。另外，使基板100的表面102为镜面，使基板100的背面101为具有无规的凹凸的粗糙面。
(步骤2：背面侧半导体层形成工序)
接着，在步骤2中，例如使用图2所示的、作为氮化物半导体模板制造装置的氢化物气相生长装置(HVPE装置)200，对基板100的背面101侧供给规定的成膜气体，从而形成由多晶的III族氮化物半导体形成的背面侧半导体层120。需要说明的是，此处所说的“成膜气体”是指使III族氮化物半导体生长的原料气体，包括作为用于生成III族原料气体的反应气体的氯化氢(HCl)气体、氨(NH3)气和氢(H2)气、以及氮(N2)气等载气。
HVPE装置200由石英等耐热性材料形成，具备在内部构成有成膜室201的气密容器203。成膜室201内设置有用于保持基板100的基座208。基座208具有以使基板100的主面为上侧的状态容纳基板100的袋部208p。基座208以如下方式构成：连接于旋转机构216所具有的旋转轴215，通过设置在该基座208的背面的齿轮将基板100保持在上方的同时能够使该基座208上载置的基板100沿周方向(沿着主面的方向)旋转。气密容器203的一端连接有用于向成膜室201内供给HCl气体的气体供给管232a、用于向成膜室201内供给HCl气体的气体供给管232b、用于向成膜室201内供给NH3气体的气体供给管232c、以及用于向成膜室201内供给H2气和氮(N2)气的气体供给管232d。气体供给管232a～232d从上游侧起依次分别设置有流量控制器241a～241d、阀243a～243d。气体供给管232a的下游设置有用于容纳作为原料的镓(Ga)熔液的气体生成器233a。气体生成器233a连接有喷嘴249a，其用于向保持在基座208上的基板100等供给通过HCl气体与Ga熔液的反应而生成的、作为成膜气体的氯化镓(GaCl)气体。另外，气体供给管232b的下游设置有用于容纳作为原料的固体的铝(Al)的气体生成器233b。气体生成器233b连接有喷嘴249b，其用于向保持在基座208上的基板100等供给通过HCl气体与Al的反应而生成的、作为成膜气体的氯化铝(AlCl3)气体。气体供给管232c、232d的下游侧分别连接有用于向保持在基座208上的基板100等供给从这些气体供给管供给的成膜气体的喷嘴249c、249d。喷嘴249a～249d以使成膜气体沿着与基板100的主面交叉的方向(相对于主面倾斜的方向)流动的方式配置。另一方面，气密容器203的另一端设置有用于对成膜室201内进行排气的排气管230。排气管230设置有泵231(或鼓风机)。气密容器203的外周设置有用于将气体生成器233a、233b内、保持在基座208上的基板100等加热到期望的温度的区域加热器207，气密容器203内设置有用于测定成膜室201内的温度的温度传感器209。需要说明的是，区域加热器207的气体生成器233b附近维持在400～600℃，由此可通过HCl气体与Al的反应生成AlCl3气体。另外，区域加热器207的气体生成器233a附近维持在800～900℃，由此可通过HCl气体与Ga熔液的反应生成GaCl气体。另外，区域加热器207的基座208附近维持在适合后述生长的温度。HVPE装置200所具备的各构件连接于以计算机的形式构成的控制器280，以通过在控制器280上执行的程序来控制后述的处理步骤、处理条件的方式构成。
步骤2可以使用上述HVPE装置200，例如按照以下的处理步骤来实施。
步骤2中，首先，以基板100的表面102侧被保护的状态将基板100载置在基座208上。
此处，在如图3的(a)所示的比较例那样以基板100的表面102侧与基座208的表面(基座208的袋部208p的底面)接触的方式将基板100载置在基座208上的情况下，基板100的表面102中有可能产生损伤。基板100的表面102中若产生损伤，则在后述步骤3中使表面侧半导体层160在基板100的表面102侧生长时，表面侧半导体层160中有可能产生缺陷。
因此，本实施方式中，如图3的(b)所示那样，例如将环状间隔物310以包围基板100的表面102的周缘的方式夹在基板100的表面102与基座208之间，并以基板100的表面102侧与基座208的表面(基座208的袋部208p的底面)相对的方式将基板100载置在基座208上。由此，能够在基板100的表面102与基座208的袋部208p的底面之间形成空隙310a。其结果，能够抑制基板100的表面102接触基座208，能够抑制基板100的表面102的损伤。另外，通过以包围基板100的表面102的周缘的方式设置环状间隔物310，能够不对基板100的表面102供给成膜气体，能够抑制步骤2中的、III族氮化物半导体在基板100的表面102侧的形成。这样，能够利用环状间隔物310保护基板100的表面102。需要说明的是，此时，环状间隔物310优选外径与基板100的外径大致相同，且内径比基板100的外径小1～10mm左右。即，环状间隔物310的、基板100的径方向的宽度优选设为0.5～5.0mm左右。另外，环状间隔物310的高度(厚度)优选为0.5～2mm左右。需要说明的是，基座208的袋部208p的深度优选设为如下深度：在使环状间隔物310夹在基板100的表面102与基座208之间的状态下，基板100不会从基座208的上表面突出，即，袋部208p的深度例如优选大于等于环状间隔物310的高度与基板100的厚度之和。
或者，本实施方式中，也可以如图3的(c)所示那样使用例如具有间隔物底部320b和间隔物凸部320p的板状间隔物320。间隔物底部320b构成为板状。另外，间隔物凸部320p以包围基板100的表面102的周缘的方式自间隔物底部320b突出而设置。此时，使间隔物凸部320p与基板100的表面102的周缘抵接，使基板100的表面102侧与间隔物底部320b相对。而且，使板状间隔物320夹在基板100的表面102与基座208之间，并且将基板100载置在基座208上。由此，能够在基板100的表面102与间隔物底部320b之间形成空隙320a。其结果，与环状间隔物310同样地，能够利用板状间隔物320保护基板100的表面102。另外，由于基座208的袋部208p内有时会产生污染(颗粒等)，因此在该情况下，通过使用板状间隔物320，能够用间隔物底部320b阻挡袋部208p内的污染。其结果，能够抑制污染附着在基板100的表面102上。需要说明的是，此时，与环状间隔物310同样地，板状间隔物320优选外径与基板100的外径大致相同，且板状间隔物320的、基板100的径方向的宽度设为0.5～5.0mm左右。另外，板状间隔物320的高度(厚度)优选为0.5～2mm左右。需要说明的是，基座208的袋部208p的深度例如优选大于等于板状间隔物320的高度与基板100的厚度之和。
另外，在气体生成器233a内容纳作为原料的Ga熔液。需要说明的是，步骤2中不使用气体生成器233b。并且，一边在使基座208旋转的同时实施成膜室201内的加热和排气，一边自气体供给管232d向成膜室201内供给H2气(或H2气与N2气的混合气体)。然后，在成膜室201内达到期望的生长温度、生长压力、另外成膜室201内的气氛成为期望的气氛的状态下，自气体供给管232a、232c进行气体供给，沿着与基板100的背面101交叉的方向供给作为成膜气体的GaCl气体和NH3气体。
由此，如图4的(a)所示，在基板100的背面101侧形成由GaN形成的背面侧半导体层120。此时，由于在作为粗糙面的基板100的背面101形成背面侧半导体层120而未夹持缓冲层，因此背面侧半导体层120为多晶。需要说明的是，此时，在背面侧半导体层120的生长温度下，在几乎未对基板100的背面101侧施加应力的状态下形成背面侧半导体层120，因此基板100成为没有翘曲、大致平坦的状态。
此时，例如预先使步骤2中的背面侧半导体层120的生长温度与后述步骤3中的表面侧半导体层160的生长温度相等。需要说明的是，此处所说的“使背面侧半导体层120的生长温度与表面侧半导体层160的生长温度相等”并非仅为使各自的生长温度完全一致的情况，还包括它们的生长温度产生微小的误差的情况。但是，本实施方式中，即使在各自的生长温度产生误差的情况下，理想的也是使该误差为例如±5％以内、优选为±1％以内。此处，将步骤2中的背面侧半导体层120的生长温度设为例如900℃以上且1200℃以下、优选为1000℃以上且1100℃以下。
另外，此时，预先根据后述步骤3中所要形成的表面侧半导体层160的厚度，将背面侧半导体层120的厚度设为背面侧半导体层120的内部应力与表面侧半导体层160的内部应力均衡的厚度。具体而言，将背面侧半导体层120的厚度设为例如大于20μm、优选为50μm以上。
规定厚度的背面侧半导体层120的生长结束后，向成膜室201内供给NH3气体、N2气，在使成膜室201内进行了排气的状态下分别停止向成膜室201内的HCl气体、H2气的供给、利用加热器207的加热。然后，在成膜室201内的温度成为500℃以下后停止NH3气体的供给，然后，将成膜室201内的气氛置换为N2气并恢复到大气压，并且将成膜室201内降低到能够搬出的温度后，自成膜室201内将基板100搬出。
此时，如图4的(b)所示，基板100的温度自背面侧半导体层120的生长温度(例如1050℃)降低到室温(25℃)时，由于作为基板100的蓝宝石基板的线膨胀系数大于多晶的GaN的线膨胀系数，从而基板100比背面侧半导体层120更大幅地收缩。其结果，基板100以表面102侧凹陷的方式(背面侧半导体层120侧凸起的方式)发生翘曲。但是，通过使背面侧半导体层120为多晶，即使基板100发生翘曲，也能够使背面侧半导体层120内产生的内部应力各向同性地分散，能够抑制背面侧半导体层120和基板100中产生裂纹。
(步骤3：缓冲层和表面侧半导体层形成工序)
接着，在步骤3中，使用与步骤2同样的HVPE装置200，通过对基板100的表面102侧供给规定的成膜气体，从而形成缓冲层140、以及由单晶的III族氮化物半导体形成的表面侧半导体层160。步骤3例如可以按照以下的处理步骤来实施。
步骤3中，首先，如图5的(a)所示，不使用如上所述的环状间隔物310等，以基板100的背面101侧(背面侧半导体层120侧)与基座208的表面(基座208的袋部208p的底面)相对的方式将基板100直接载置在基座208上。另外，在气体生成器233a内容纳作为原料的Ga熔液，并且在气体生成器233b内容纳作为原料的固体的Al。然后，一边在使基座208旋转的同时实施成膜室201内的加热和排气，一边自气体供给管232d向成膜室201内供给H2气(或H2气与N2气的混合气体)。
然后，在成膜室201内达到期望的生长温度(例如1000℃以上且1100℃以下)、生长压力、另外成膜室201内的气氛成为期望的气氛的状态下，自气体供给管232b、232c进行气体供给，沿着与基板100的表面102交叉的方向供给作为成膜气体的AlCl3气体和NH3气体。由此，在基板100的表面102侧形成由AlN形成的缓冲层140。此时，将缓冲层140的厚度设为例如10nm以上且400nm以下。规定厚度的缓冲层140的生长结束后，停止向成膜室201内供给HCl气体。另一方面，NH3气体的供给持续至结束后述表面侧半导体层160的生长且成膜室201内的温度变为500℃以下为止。但是，此时，持续进行利用加热器207的成膜室201内的加热、利用泵231的成膜室201内的排气。
接着，将成膜室201内的温度变更为表面侧半导体层160的期望的生长温度。需要说明的是，缓冲层140的生长温度与表面侧半导体层160的生长温度相等的情况下，也可以开始以下的表面侧半导体层160的生长而不变更成膜室201内的温度。然后，在成膜室201内达到期望的生长温度(例如1000℃以上且1100℃以下)、生长压力、另外成膜室201内的气氛成为期望的气氛的状态下，自气体供给管232a、232c进行气体供给，沿着与基板100的表面102交叉的方向供给作为成膜气体的GaCl气体。
由此，如图5的(b)所示，在基板100的表面102侧形成由GaN形成的表面侧半导体层160。此时，由于在基板100的表面102上夹着缓冲层140形成表面侧半导体层160，因此表面侧半导体层160通过在缓冲层140上进行外延生长而成为单晶。
如上所述，在步骤2中，预先将背面侧半导体层120的生长温度设定为与步骤3中的表面侧半导体层160的生长温度相等。因此，在步骤3中，使基板100的温度上升到表面侧半导体层160的生长温度时，基板100和背面侧半导体层120的状态与步骤2中的将基板100加热到背面侧半导体层120的生长温度的状态(图4的(a))等同，基板100没有翘曲，大致为平坦(图5的(a))。因此，步骤3中，在基板100大致为平坦的状态下，在基板100的表面102侧形成表面侧半导体层160(图5的(b))。
此时，将表面侧半导体层160的厚度设为例如大于如下的临界厚度，所述临界厚度是假设仅形成表面侧半导体层160而不形成背面侧半导体层120的情况下(不实施步骤2的情况下)，在表面侧半导体层160中产生裂纹的临界厚度。
上述临界厚度如上所述，根据裂纹的产生状况，从小到大依次分类为第1临界厚度、第2临界厚度、以及第3临界厚度。第1临界厚度例如为将在不实施步骤2的情况下得到的氮化物半导体模板加热到III族氮化物半导体的生长温度时，在表面侧半导体层160中产生裂纹的厚度。第2临界厚度例如为在不实施步骤2的情况下自表面侧半导体层160的形成起经过规定时间后，在表面侧半导体层160中产生裂纹的厚度。另外，第3临界厚度例如为在不实施步骤2的情况下，自表面侧半导体层160刚形成后起即在表面侧半导体层160中产生裂纹的厚度。
此处，将表面侧半导体层160的厚度设为例如大于上述第3临界厚度，即设为大于20μm、优选设为50μm以上。
规定厚度的表面侧半导体层160的生长结束后，向成膜室201内供给NH3气体、N2气，在使成膜室201内进行了排气的状态下分别停止向成膜室201内的HCl气体、H2气的供给、利用加热器207的加热。然后，在成膜室201内的温度成为500℃以下后停止NH3气体的供给，然后，将成膜室201内的气氛置换为N2气并恢复到大气压，并且将成膜室201内降低到能够搬出的温度后，自成膜室201内将基板100搬出。
如上所述，步骤2中，考虑表面侧半导体层160的厚度而预先将背面侧半导体层120的厚度设为背面侧半导体层120的内部应力与表面侧半导体层160的内部应力均衡的厚度。此时，在步骤3中，即使在基板100的表面102侧形成表面侧半导体层160后将基板100的温度自背面侧半导体层120的生长温度降低至室温，也能使背面侧半导体层120中产生的内部应力与表面侧半导体层160中产生的内部应力相抵消，减小基板100(氮化物半导体模板10)的翘曲。
根据以上，可制造图1所示的本实施方式的氮化物半导体模板10。如此制造的氮化物半导体模板10例如可在制造发光元件等半导体装置时使用。
需要说明的是，使用本实施方式的氮化物半导体模板10制造发光元件等半导体装置时，有时通过利用研磨等而削去背面侧半导体层120和基板100的一部分，从而使半导体装置薄膜化。此时，氮化物半导体模板10的背面侧半导体层120被去除，由此背面侧半导体层120的内部应力与表面侧半导体层160的内部应力有可能无法取得平衡从而半导体装置发生翘曲。因此，利用研磨等削去背面侧半导体层120和基板100的一部分时，优选在将基板100的表面102侧(表面侧半导体层160侧)贴附于规定的支撑基板的状态下将半导体装置薄膜化。由此，即使背面侧半导体层120被去除，也能够抑制半导体装置的翘曲的产生。
(3)通过本实施方式得到的效果
根据本实施方式，可得到以下所示的1种或多种效果。
(a)本实施方式的氮化物半导体模板10中，在基板100的表面102侧设置由单晶的III族氮化物半导体形成的表面侧半导体层160，另一方面，在基板100的背面101侧设置由多晶的III族氮化物半导体形成的背面侧半导体层120。由此，使氮化物半导体模板10的温度自表面侧半导体层160的生长温度发生变化时，能够通过背面侧半导体层120中产生的内部应力抵消表面侧半导体层160中产生的内部应力。其结果，能够减小氮化物半导体模板10的翘曲、抑制氮化物半导体模板10中产生裂纹。因此，能够提高制造氮化物半导体模板10时的成品率。
(b)背面侧半导体层120由多晶的III族氮化物半导体形成，由此背面侧半导体层120内的晶体取向为无规、即裂开方向为无规。由此，能够抑制背面侧半导体层120中向特定的裂开方向产生裂纹。另外，即使在背面侧半导体层120内中产生内部应力，也能够使内部应力各向同性地分散。其结果，即使在表面侧半导体层160之前先较厚地形成背面侧半导体层120，也能够使背面侧半导体层120难以破裂。
(c)能够较厚地形成背面侧半导体层120，由此能够抑制氮化物半导体模板10的翘曲、裂纹，并且增大表面侧半导体层160的厚度。
例如，表面侧半导体层160的厚度可以设为大于如下的第1临界厚度的厚度，所述第1临界厚度是在假设仅设置表面侧半导体层160而不设置背面侧半导体层120的情况下将氮化物半导体模板加热到III族氮化物半导体的生长温度时，在表面侧半导体层120中产生裂纹的临界厚度。表面侧半导体层160的厚度即使大于第1临界厚度，通过如上所述地设置背面侧半导体层120，也能够抑制将氮化物半导体模板10加热到III族氮化物半导体的生长温度时在表面侧半导体层160中产生裂纹。其结果，例如能够将氮化物半导体模板10加热到III族氮化物半导体的期望的生长温度，从而使发光层等层叠体在氮化物半导体模板10上稳定生长。
或者，例如表面侧半导体层160的厚度可以设为大于如下的第2临界厚度的厚度，所述第2临界厚度是在假设仅设置表面侧半导体层160而不设置背面侧半导体层120的情况下，自表面侧半导体层120的形成起经过规定时间后，在表面侧半导体层160中产生裂纹的临界厚度。表面侧半导体层160的厚度即使大于第2临界厚度，通过如上所述地设置背面侧半导体层120，也能够抑制自表面侧半导体层120的形成起经过规定时间后在表面侧半导体层160中产生裂纹。其结果，能够长期保管氮化物半导体模板10而不会产生裂纹，或者能够稳定地在市场上流通。
或者，表面侧半导体层160的厚度例如可以设为大于如下的第3临界厚度的厚度，所述第3临界厚度是在假设仅设置表面侧半导体层160而不设置背面侧半导体层120的情况下，自表面侧半导体层160刚形成后起即在表面侧半导体层160中产生裂纹的临界厚度。表面侧半导体层160的厚度即使大于第3临界厚度，通过如上所述地设置背面侧半导体层120，也能够抑制自表面侧半导体层160刚形成后起即在表面侧半导体层160中产生裂纹。
如此，能够以良好的成品率得到仅设置表面侧半导体层160而不设置背面侧半导体层120的以往的氮化物半导体模板无法实现的厚度的表面侧半导体层160。其结果，能够降低表面侧半导体层160的位错密度。
(d)背面侧半导体层120由多晶的III族氮化物半导体形成，由此能够使背面侧半导体层120中起因于晶体缺陷的光吸收增大，在自可见区域到红外区域的整个区域内使透射率降低。由此，能够提高氮化物半导体模板10的辨识性。其结果，在氮化物半导体模板10的制造工序、使用了该氮化物半导体模板10的半导体装置的制造工序等中，能够抑制氮化物半导体模板10产生处理失误，另外，使制造工序自动化时能够使氮化物半导体模板10容易进行图像识别。另外，能够降低背面侧半导体层120的透射率，从而能够提高氮化物半导体模板10的热吸收率。其结果，能够提高氮化物半导体模板10(基板100)的升温速度，能够缩短表面侧半导体层160的生长时间、在氮化物半导体模板10上生长的半导体层的生长时间。
(e)通过使背面侧半导体层120的厚度为50μm以上，能够更可靠地提高氮化物半导体模板10的辨识性和热吸收率。其结果，能够更可靠地提高氮化物半导体模板的制造工序、使用了氮化物半导体模板10的半导体装置的制造工序等中的成品率、生产率。
(f)能够使表面侧半导体层160的厚度增大，从而能够使表面侧半导体层160的表面中的位错密度为5×107cm-2以下、优选为低于1×107cm-2。这样，在使用了蓝宝石基板等基板100的氮化物半导体模板10中，能够实现与仅由III族氮化物半导体构成的自支撑基板同等的低位错密度(106cm-2量级)。进而，通过将这种低位错密度的表面侧半导体层160作为生长基底层，能够使结晶性良好的半导体层在表面侧半导体层160上生长。其结果，通过使用蓝宝石基板等低成本的基板100，与自支撑基板相比，能够降低制造成本并制造高品质的半导体装置。例如，使用本实施方式的氮化物半导体模板10，能够廉价地制造高效率的发光元件等。
(g)本实施方式中，在步骤2中在基板100的背面101侧形成背面侧半导体层120后，在步骤3中在基板100的表面102侧形成表面侧半导体层160。此时，通过使背面侧半导体层120为多晶，从而即使在表面侧半导体层160之前先较厚地形成背面侧半导体层120，也能够使背面侧半导体层120难以破裂。另外，通过在背面侧半导体层120的形成后形成表面侧半导体层160，能够抑制表面侧半导体层160受到热蚀刻等损伤。由此，能够以良好的成品率得到高品质的氮化物半导体模板10。
(h)通过抑制表面侧半导体层160受到热蚀刻等损伤，能够将表面侧半导体层160的表面粗糙度维持为较小。具体而言，例如在表面侧半导体层160为as-grown的状态下，能够使表面侧半导体层160的表面的RMS为2nm以下。由此，能够不实施形成表面侧半导体层160后的、研磨表面侧半导体层160的工序。其结果，能够削减氮化物半导体模板10的制造成本。另外，通过将表面粗糙度小的表面侧半导体层160作为生长基底层，能够使结晶性良好的半导体层在表面侧半导体层160上生长。其结果，能够使用氮化物半导体模板10制造高品质的半导体装置。
(i)如上所述，通过利用背面侧半导体层120的内部应力来抵消表面侧半导体层160的内部应力，能够使氮化物半导体模板10的翘曲量在室温(25℃)下为±200μm以内。由此，能够抑制在使用了氮化物半导体模板10的发光元件等半导体装置的制造工序中进行光刻时产生焦点偏移。其结果，能够抑制半导体装置的图案不良，能够提高半导体装置的制造工序中的成品率。
(4)本实施方式的变形例
本实施方式的氮化物半导体模板10的构成并不限于上述实施方式的构成，可以如以下示出的变形例那样进行变更。以下仅对与上述实施方式不同的要素进行说明，对于与上述实施方式中说明的要素实质上相同的要素，赋予同样的附图标记并省略其说明。
(变形例1)
图6为示出本实施方式的变形例1的氮化物半导体模板的截面图。
如图6示出的变形例1的氮化物半导体模板12那样，基板103可以以所谓的PSS(图案化蓝宝石衬底，Patterned Sapphire Substrate)基板的方式构成(即，可以使用作为PSS基板的基板103代替上述实施方式的基板100)。具体而言，基板103的表面105具有以(俯视)2维的方式周期性设置的多个凸部115。多个凸部115例如彼此隔开相等的间隔而配置，以俯视表面105时为三角格子状、正方格子状等格子状的方式配置。各个凸部115例如设为圆锥状、多棱锥状或半球状等。例如，凸部115的高度(自表面105的平坦部到凸部115的顶部为止的高度)设为0.3μm以上且3μm以下，凸部115的底部的宽度设为0.2μm以上且4μm以下，相邻的凸部115间的间距设为0.4μm以上且6μm以下。
需要说明的是，基板103的背面104例如采用具有无规的凹凸的粗糙面。基板103的背面104的RMS例如设为0.5μm以上且5μm以下。
基板103的背面104侧设置有背面侧半导体层122。背面侧半导体层122与上述实施方式同样地由多晶的III族氮化物半导体形成。背面侧半导体层120的厚度设为背面侧半导体层120的内部应力与表面侧半导体层160的内部应力均衡的厚度，例如设为大于20μm、优选设为50μm以上。
另一方面，基板103的表面105侧设置有缓冲层142。缓冲层142以追随设置于基板103的表面105的多个凸部115的方式设置。需要说明的是，在缓冲层142的表面(上表面)形成有与基板103的表面105中的凸部115相对应的凸部。缓冲层142与上述实施方式同样地由III族氮化物半导体形成。缓冲层142的厚度例如设为10nm以上且400nm以下。
缓冲层142上设置有表面侧半导体层162。表面侧半导体层162与上述实施方式同样地由单晶的III族氮化物半导体形成。使表面侧半导体层162生长至其表面变得平坦。即，表面侧半导体层162的厚度设为使表面侧半导体层162的表面变得平坦的厚度，且大于假设仅设置表面侧半导体层162而不设置背面侧半导体层122的情况下在表面侧半导体层162中产生裂纹的临界厚度。具体而言，表面侧半导体层162的厚度例如设为大于上述第3临界厚度、即大于20μm，优选设为50μm以上。另外，表面侧半导体层160的表面的表面粗糙度RMS例如设为在表面侧半导体层160为as-grown的状态(未进行研磨等的状态)下为2nm以下。
变形例1的氮化物半导体模板12的制造方法除了使用PSS基板作为基板103(来代替基板100)的方面以外，与上述实施方式相同。
根据变形例1，通过使用氮化物半导体模板12制造发光元件，能够利用基板103的表面105的凸部115使自发光元件的发光层发出的光发生散射。由此，能够抑制自发光层发出的光在发光元件内发生全反射而被关闭在内，提高发光元件的光提取效率。
另外，根据变形例1，即使在使用PSS基板作为基板103时，也能够抑制氮化物半导体模板12产生裂纹。这是因为，使用PSS基板作为基板103时，若使表面侧半导体层162增厚，则表面侧半导体层162中产生的内部应力集中在设置于基板103的表面105的凸部115(所对应的部分)，容易以凸部115为起点而在表面侧半导体层162中出现裂纹。因此，变形例1中，通过利用背面侧半导体层122中产生的内部应力抵消表面侧半导体层162中产生的内部应力，能够抑制表面侧半导体层162的内部应力集中在凸部115。由此，能够抑制以凸部115为起点的表面侧半导体层162的裂纹的产生。
需要说明的是，上述变形例1中，对基板103的表面105具有以二维方式周期性设置的多个凸部115的情况进行了说明，但基板103的表面105也可以具有以一维方式周期性设置的多个凸部。即，可以是多个凸部分别沿着基板103的表面105在规定的方向上延伸，该多个凸部在与延伸方向交叉的方向上彼此隔开相等的间隔而周期性设置。
另外，上述变形例1中，对基板103的表面105具有多个凸部115的情况进行了说明，但基板103的表面105也可以具有以一维或二维方式周期性设置的多个凹部。
(变形例2)
图7的(a)为示出本实施方式的变形例2的氮化物半导体模板的截面图。
如图7的(a)示出的变形例2的氮化物半导体模板14那样，背面侧半导体层124的厚度在基板100的背面101内可以不均匀。具体而言，例如背面侧半导体层124的外周侧的厚度可以比背面侧半导体层124的中央侧的厚度大。需要说明的是，此处所说的“背面侧半导体层124的外周侧的厚度”是指，例如，从背面侧半导体层126的外周端部向中央侧的相对于基板100的半径1/3以内的区域的平均厚度。或者，“背面侧半导体层124的外周侧的厚度”例如也可以认为是背面侧半导体层124的周缘端部的厚度。
变形例3的制造工序的步骤2中，例如，通过使基板100的外周侧的温度高于基板100的中央侧的温度、或者使向基板100的外周侧的成膜气体的流量(供给量)多于向基板100的中央侧的成膜气体的流量，能够得到规定的背面侧半导体层124的厚度分布。
根据变形例2，在表面侧半导体层160的内部应力于面内不均匀的情况下，通过将与表面侧半导体层160的内部应力强的部分对应的背面侧半导体层124的厚度增厚，能够配合其分布地通过背面侧半导体层124的内部应力将表面侧半导体层160的内部应力抵消。由此，即使在表面侧半导体层160的内部应力在面内不均匀的情况下，也能够抑制氮化物半导体模板14产生翘曲。
(变形例3)
图7的(b)为示出本实施方式的变形例3的氮化物半导体模板的截面图。
如图7的(b)示出的变形例3的氮化物半导体模板16那样，背面侧半导体层126的厚度也可以具有与变形例2的背面侧半导体层124的厚度分布相反的分布。即，例如背面侧半导体层126的外周侧的厚度可以比背面侧半导体层126的中央侧的厚度小(薄)。
在变形例3的制造工序的步骤2中，例如，通过使基板100的外周侧的温度低于基板100的中央侧的温度、或者使向基板100的外周侧的成膜气体的流量(供给量)少于向基板100的中央侧的成膜气体的流量，能够得到规定的背面侧半导体层126的厚度分布。
根据变形例3，即使在表面侧半导体层160的内部应力与变形例2相反地分布的情况下，也能够抑制氮化物半导体模板16产生翘曲。
(变形例4)
图8为示出本实施方式的变形例4的氮化物半导体模板的截面图。
如图8示出的变形例4的氮化物半导体模板18那样，背面侧半导体层128和表面侧半导体层168中的至少任一者在基板100的周缘部附近具有非生长区域。
变形例4中的背面侧半导体层128的厚度例如设为大于60μm。背面侧半导体层128的厚度大于60μm时，在将背面侧半导体层128设置至直到基板100的背面101的周缘端部的情况下，(即使背面侧半导体层128为多晶也)容易在背面侧半导体层128和基板100中的至少任一者中产生裂纹(破裂)。这主要起因于基板100的周缘处的不均匀的应力分布、基板100的周缘端部的缺损等。
因此，变形例4中，背面侧半导体层128自基板100的背面101的周缘端部起隔开间隔而设置。由此，即使在背面侧半导体层128的厚度大的情况下，也能够抑制背面侧半导体层128和基板100中产生裂纹。
具体而言，背面侧半导体层128设置在基板100的背面101侧中的、除了自背面101的周缘端部起向中央侧0.5mm以上且5mm以下的区域以外的区域。以下，将未设置背面侧半导体层128的区域称为背面侧半导体层128的“未生长区域”。背面侧半导体层128的未生长区域以包围基板100的背面101的周缘的方式形成。背面侧半导体层128的未生长区域的宽度若低于0.5mm，则有可能无法充分得到由未生长区域带来的裂纹抑制效果。与此相对，通过使背面侧半导体层128的未生长区域的宽度为0.5mm以上，能够充分得到由未生长区域带来的裂纹抑制效果。另一方面，背面侧半导体层128的未生长区域的宽度若大于5mm，则虽然可得到由未生长区域带来的裂纹抑制效果，但可得到由背面侧半导体层128带来的翘曲降低效果(应力抵消效果)的面积变窄。与此相对，通过使背面侧半导体层128的未生长区域的宽度为5mm以下，能够维持由未生长区域带来的裂纹抑制效果，并确保由背面侧半导体层128带来的翘曲降低效果。
另外，变形例4中的表面侧半导体层168的厚度例如设为大于50μm。表面侧半导体层168的厚度若大于50μm，则在将表面侧半导体层168设置至直至基板100的表面102的周缘端部的情况下，表面侧半导体层168和基板100中容易产生裂纹(破裂)。这与背面侧半导体层128同样，主要起因于基板100的周缘处的不均匀的应力分布、基板100的周缘端部的缺损等。
因此，变形例4中，表面侧半导体层168自基板100的表面102的周缘端部起隔开间隔而设置。由此，即使在表面侧半导体层168的厚度大的情况下，也能够抑制表面侧半导体层168和基板100中的至少任一者中产生裂纹。需要说明的是，此时，缓冲层148也与表面侧半导体层168同样地，自基板100的表面102的周缘端部起隔开间隔而设置。
具体而言，表面侧半导体层168设置在基板100的表面102侧中的、除了自表面102的周缘端部起向中央侧0.5mm以上且5mm以下的区域以外的区域。以下，与背面侧半导体层128同样地，将未设置表面侧半导体层168的区域称为表面侧半导体层168的“未生长区域”。表面侧半导体层168的未生长区域以包围基板100的表面102的周缘的方式形成。表面侧半导体层168的未生长区域的宽度若低于0.5mm，则有可能无法充分得到由未生长区域带来的裂纹抑制效果。与此相对，通过使表面侧半导体层168的未生长区域的宽度为0.5mm以上，能够充分得到由未生长区域带来的裂纹抑制效果。另一方面，表面侧半导体层168的未生长区域的宽度若大于5mm，则虽然可得到由未生长区域带来的裂纹抑制效果，但作为使发光层等层叠体生长的生长基底层的有效面积变窄。其结果，半导体装置20的生产率降低。与此相对，通过使背面侧半导体层128的未生长区域的宽度为5mm以下，能够维持由未生长区域带来的裂纹抑制效果，并确保作为生长基底层的有效面积为规定值以上。其结果，能够抑制半导体装置20的生产率的降低。
接着，使用图9对变形例4的制造工序进行说明。图9的(a)为示出变形例4的步骤2中的基板的载置状态的截面图，(b)为示出变形例4的步骤3中的基板的载置状态的截面图。
变形例4的步骤2中，如图9的(a)所示，将基板100载置在基座208上时，为了抑制背面侧半导体层128在基板100的背面101的周缘的形成，将基板100的背面101的周缘覆盖。具体而言，例如在夹着板状间隔物320而将基板100载置在基座208上的状态下，在基板100的背面101侧覆盖环状的周缘罩340。周缘罩340例如具有：在中央具有开口且覆盖基板100的背面101的周缘的圆盘部(标记未图示)、以及与圆盘部的外周相连接并包围基板100的侧面的周侧部(标记未图示)。通过用周缘罩340的圆盘部覆盖基板100的背面101的周缘，能够抑制背面侧半导体层128在基板100的背面101的周缘的形成，并能够自基板100的背面101的周缘端部起隔开间隔地形成背面侧半导体层128。另外，周缘罩340的周侧部包围基板100的侧面，由此，能够精度良好地将周缘罩340对基板100进行定位。另外，能够抑制背面侧半导体层128在基板100的侧面的形成。需要说明的是，周缘罩340的圆盘部的内径优选比基板100的直径小1～10mm左右(即，单侧的圆盘部的宽度为0.5～5mm左右)。
然后，变形例4的步骤3中，如图9的(b)所示，将基板100载置在基座208上时，为了抑制表面侧半导体层168在基板100的表面102的周缘的形成，将基板100的表面102的周缘覆盖。具体而言，例如，与步骤2同样地，在将基板100载置在基座208上的状态下，在基板100的表面102侧覆盖环状的周缘罩360。周缘罩360例如与上述周缘罩340同样地构成，具有圆盘部(标记未图示)和周侧部(标记未图示)。通过用周缘罩360的圆盘部覆盖基板100的表面101的周缘，能够抑制表面侧半导体层168在基板100的表面102的周缘的形成，并能够自基板100的表面102的周缘端部起隔开间隔地形成表面侧半导体层168。另外，周缘罩360的周侧部包围基板100的侧面，由此，能够精度良好地将周缘罩360对基板100进行定位。另外，能够抑制表面侧半导体层168在基板100的侧面的形成。需要说明的是，周缘罩360的圆盘部的内径优选比基板100的直径小1～10mm左右(即，单侧的圆盘部的宽度为0.5～5mm左右)。
根据变形例4，通过自基板100的背面101的周缘端部起隔开间隔地设置背面侧半导体层128，即使在增大背面侧半导体层128的厚度的情况下，也能够抑制因基板100的周缘处的不均匀的应力分布、基板100的周缘端部的缺损而导致在背面侧半导体层128和基板100中的至少任一者中产生裂纹(破裂)。具体而言，例如，若背面侧半导体层128的厚度为200μm以下的范围，则能够可靠地抑制背面侧半导体层128和基板100产生裂纹。
另外，根据变形例4，通过自基板100的表面102的周缘端部起隔开间隔地设置表面侧半导体层168，即使在增大表面侧半导体层168的厚度的情况下，也能够抑制因基板100的周缘处的不均匀的应力分布、基板100的周缘端部的缺损而导致在表面侧半导体层168和基板100中产生裂纹(破裂)。具体而言，例如，若表面半导体层168的厚度为180μm以下的范围，则能够可靠地抑制表面侧半导体层168和基板100中的至少任一者产生裂纹。
另外，根据变形例4，通过增大表面侧半导体层168的厚度，与不设置表面侧半导体层168的未生长区域的情况相比，能够进一步降低表面侧半导体层168的位错密度。在使用了蓝宝石基板等基板100的氮化物半导体模板18中，能够可靠地实现与仅由III族氮化物半导体构成的自支撑基板同等的低位错密度(106cm-2量级)。
需要说明的是，上述变形例4的步骤2中，对使用周缘罩340来覆盖基板100的背面101的周缘的情况进行了说明，但也可以在基板100的背面101的周缘形成用于抑制背面侧半导体层128的形成的被覆层。此时，作为被覆层，例如可以形成氧化硅(SiO2)层。
另外，上述变形例4的步骤3中，对使用周缘罩360来覆盖基板100的表面102的周缘的情况进行了说明，但也可以在基板100的表面102的周缘形成用于抑制表面侧半导体层168的形成的被覆层。此时，作为被覆层，例如可以形成SiO2层。
(变形例5)
可以使用上述变形例4的氮化物半导体模板18并如以下的变形例5那样制造氮化物半导体自支撑基板30。
使用图10～图12，对变形例5的氮化物半导体自支撑基板的制造方法进行说明。图10的(a)为示出变形例5的步骤4中在表面侧半导体层的表面侧贴合有表面侧支撑基板的状态的截面图，图10的(b)为示出变形例5的步骤4中去除了背面侧半导体层和基板的状态的截面图。图11的(a)为示出变形例5的步骤4中在表面侧半导体层的背面侧贴合有背面侧支撑基板的状态的截面图，图11的(b)为示出变形例5的步骤4中自表面侧半导体层的表面侧去除了表面侧支撑基板的状态的截面图。图12的(a)为示出变形例5的步骤5中在表面侧半导体层上形成有正式生长层的状态的截面图，图12的(b)为示出变形例5的步骤6中自正式生长层切出氮化物半导体自支撑基板的状态的截面图。
本变形例中，对实施了上述变形例4的步骤3之后通过实施以下所示的步骤4～步骤6来制造氮化物半导体自支撑基板30的例子进行说明。
(步骤3)
通过实施上述变形例4的步骤3来制作氮化物半导体模板18。需要说明的是，背面侧半导体层128和表面侧半导体层168分别设置在除了规定的未生长区域以外的区域。
此时，预先将基板100的直径设置为仅比后述氮化物半导体自支撑基板30的期望直径超出未生长区域的量。另外，以表面侧半导体层168的直径与氮化物半导体自支撑基板30的期望直径相等或比其稍大的方式使表面侧半导体层168生长。具体而言，要得到直径为2英寸的氮化物半导体自支撑基板30的情况下，预先将基板100的直径设为2.5英寸，并以表面侧半导体层168的直径为2英寸的方式使表面侧半导体层168生长。
另外，此时，对于本变形例中使用的氮化物半导体模板18，例如将背面侧半导体层128的厚度设为大于100μm、将表面侧半导体层168的厚度设为大于100μm。通过将表面侧半导体层168的厚度设为大于100μm，在后述步骤4中自氮化物半导体模板18去除基板100时，能够稳定地维持表面侧半导体层168的形状。
(步骤4：基板贴换工序)
接着，如图10的(a)所示，在氮化物半导体模板18的表面侧半导体层168上，借助粘接层420贴合表面侧支撑基板410。此时，粘接层420例如采用蜡或双面胶带等。另外，表面侧支撑基板410由具有可耐受后述研磨的刚性的基板构成，例如采用氧化铝基板。
接着，如图10的(b)所示，在使氮化物半导体模板18被表面侧支撑基板410支撑的状态下，将氮化物半导体模板18自背面侧半导体层128侧起进行磨削，由此去除背面侧半导体层128和基板100。例如，通过使用了磨石的磨削而将背面侧半导体层128和基板100去除。需要说明的是，缓冲层148可以不去除，也可以去除。另外，对于去除了背面侧半导体层128和基板100后的表面，为了不残留加工损伤，优选实施研磨处理和粗磨处理。
接着，如图11的(a)所示，在表面侧半导体层168中的与表面侧支撑基板410相反的一侧(即、表面侧半导体层168的背面侧)，借助粘接层460贴合背面侧支撑基板450。此时，例如由通过加热而固化成为SiC的陶瓷系粘接剂形成粘接层460。由此，能够得到具有规定的耐热性和耐腐蚀性的粘接层460。另外，例如由线膨胀系数与III族氮化物半导体的线膨胀系数相近的材料构成背面侧支撑基板450，具体而言，采用多晶的GaN基板、或莫来石基板。由此，能够缩小表面侧半导体层168与背面侧支撑基板450的线膨胀系数差，在后述步骤5中，能够抑制它们之间产生热应力。
使粘接层460固化并使背面侧支撑基板450与表面侧半导体层168密合后，去除粘接层420和表面侧支撑基板410，从而残留表面侧半导体层168。去除粘接层420和表面侧支撑基板410后，清洗表面侧半导体层168的表面。此时，作为清洗液，使用醇、酮等有机系的清洗液。由此，自表面侧半导体层168的表面去除粘接层420的残留物。这样，可形成具有表面侧半导体层168、粘接层460和背面侧支撑基板450的晶体生长用基板20。
(步骤5：正式生长工序)
接着，如图12的(a)所示，使用与步骤3同样的HVPE装置200，通过与步骤3同样的处理步骤，使由单晶的III族氮化物半导体形成的正式生长层170在晶体生长用基板20的表面侧半导体层168上生长。需要说明的是，步骤5中，也可以不使用变形例4的步骤3中使用的周缘罩360。
步骤5中的处理条件可以采用与上述步骤3中的处理条件同样的条件，也可以采用与其不同的条件。这是因为，步骤5中，需要比步骤3中形成的表面侧半导体层168更厚地形成正式生长层170，要求使步骤5中的正式生长层170的生长速度高于步骤3中的表面侧半导体层168的生长速度。因此，步骤5中，优选在朝向表面侧半导体层168的主面的法线方向(厚度方向)的晶体生长比步骤3中的晶体生长更活泼的生长条件下使正式生长层170生长。
作为实现上述目的的手法，例如有使步骤5中的成膜室201内中的气氛与步骤3中的气氛不同的手法。例如，设定为步骤5中的成膜室201内的N2气的分压相对于H2气的分压的比率(N2/H2)大于步骤3中的成膜室201内的N2气的分压相对于H2气的分压的比率(N2/H2)。由此，步骤5中，朝向表面侧半导体层168的主面的法线方向的晶体生长比步骤3中的晶体生长更活泼。
另外，作为实现上述的目的的另一手法，例如有使步骤5中的生长温度与步骤3的生长温度不同的手法。例如，设定为步骤5中的成膜温度低于步骤3中的成膜温度。由此，步骤5中，朝向表面侧半导体层168的主面的法线方向的晶体生长也比步骤3中的晶体生长更活泼。
另外，作为实现上述目的的再一手法，例如有使步骤5中的NH3气体的供给流量相对于GaCl气体的供给流量的比率(NH3/GaCl、所谓的V/III比)与步骤3的该比率不同的手法。例如，设定为步骤5中的NH3/GaCl比率大于步骤3中的NH3/GaCl比率。由此，步骤5中，朝向表面侧半导体层168的主面的法线方向的晶体生长也比步骤3中的晶体生长更活泼。
另外，作为实现上述目的的再一手法，例如有使步骤5中的GaCl气体的供给流量与步骤3的该流量不同的手法。例如，设定为步骤5中的GaCl流量大于步骤3中的GaCl流量。由此，步骤5中，朝向表面侧半导体层168的主面的法线方向的晶体生长也比步骤3中的晶体生长更活泼。
(步骤6：氮化物半导体自支撑基板制作工序)
接着，如图12的(b)所示，将步骤5中得到的正式生长层170(或表面侧半导体层168)以相对于厚度方向(晶体生长方向)垂直且沿厚度方向等间隔的方式切出(切片)，由此制作规定厚度的氮化物半导体自支撑基板30。
正式生长层170的切出例如使用线锯。此时，一边对沿着正式生长层170的切片位置移动的锯线赋予游离磨石(磨液)一边切出氮化物半导体自支撑基板30。或者，也可以使用锯线自身保持磨粒的、所谓固定磨粒来代替游离磨石。
然后，对切出的氮化物半导体自支撑基板30进行外形加工、倒角、研磨、清洗等工序。此时，对氮化物半导体自支撑基板30的至少表面进行镜面研磨。需要说明的是，也可以对氮化物半导体自支撑基板30的双面进行镜面研磨。
根据以上，可制造本实施方式的氮化物半导体自支撑基板30。
需要说明的是，也可以将氮化物半导体自支撑基板30的切出后残留的晶体生长用基板20进行再利用，使正式生长层170再生长。由此，能够降低氮化物半导体自支撑基板30的制造成本。
根据变形例5，通过自上述变形例4得到的氮化物半导体模板18去除背面侧半导体层128和基板100而残留表面侧半导体层168，能够形成晶体生长用基板20。由此，在晶体生长用基板20中，能够不产生起因于基板100与表面侧半导体层168的线膨胀系数差的热应力。即，能够使厚的正式生长层170以无热应力的状态在晶体生长用基板20上稳定生长。其结果，能够自正式生长层170切出较多的氮化物半导体自支撑基板30，能够提高氮化物半导体自支撑基板30的生产效率。
另外，根据变形例5，在变形例4得到的氮化物半导体模板18中，通过增厚表面侧半导体层168并降低其位错密度，能够使在晶体生长用基板20的表面侧半导体层168上生长的正式生长层170的位错密度也得以降低。其结果，能够自正式生长层170得到高品质的氮化物半导体自支撑基板30。
另外，根据变形例5，背面侧半导体层168为多晶，由此，在步骤4中，磨削而去除背面侧半导体层128和基板100时，能够容易地磨削背面侧半导体层128。其结果，能够缩短步骤4的工序时间。
需要说明的是，上述变形例5中，针对在步骤4中自氮化物半导体模板18去除背面侧半导体层128和基板100后在表面侧半导体层168的背面侧贴合背面侧支撑基板450而形成晶体生长用基板20的情况进行了说明，但在表面侧半导体层168较厚、其自身能够自支撑的情况下，也可以不在表面侧半导体层168的背面侧贴合背面侧支撑基板450，而是使表面侧半导体层168进行自支撑而作为氮化物半导体自支撑基板。另外，也可以将仅由表面侧半导体层168形成的氮化物半导体自支撑基板作为晶体生长用基板来进行步骤5的正式生长工序。
<其他实施方式>
以上对本发明的实施方式进行了具体说明。然而，本发明不限定于上述实施方式，可以在不脱离其主旨的范围内进行各种变更。
上述实施方式中，针对基板100为蓝宝石基板的情况进行了说明，但基板100也可以是碳化硅(SiC)基板等。
上述实施方式和变形例1等中，针对基板100的背面101为具有无规的凹凸的粗糙面的情况进行了说明，但例如如上所述地在基板100的背面101形成背面侧半导体层120而未夹持缓冲层的情况下，能够通过其制法使背面侧半导体层120为多晶，因此基板100的背面101也可以为镜面。
上述实施方式中，针对背面侧半导体层120由GaN形成的情况进行了说明，但背面侧半导体层120也可以由GaN以外的III族氮化物半导体形成，例如可以由AlN、氮化铝镓(AlGaN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)等III族氮化物半导体、即以AlxInyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式表示的III族氮化物半导体形成。
上述实施方式中，针对表面侧半导体层160由GaN形成的情况进行了说明，但表面侧半导体层160也可以由GaN以外的III族氮化物半导体形成，例如可以由AlN、AlGaN、InN、InGaN、AlInGaN等III族氮化物半导体、即以AlxInyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式表示的III族氮化物半导体形成。
上述实施方式中，针对背面侧半导体层120与表面侧半导体层160同样由III族氮化物半导体形成的情况进行了说明，但背面侧半导体层120与表面侧半导体层160也可以由彼此不同的III族氮化物半导体形成。但是，该情况下，背面侧半导体层120与表面侧半导体层160的厚度之比需要考虑各自的材料的线膨胀系数而适当设定。
上述实施方式中，针对缓冲层140由AlN形成的情况进行了说明，但缓冲层140也可以由AlN以外的III族氮化物半导体形成，例如可以由GaN、AlGaN、InN、InGaN、AlInGaN等III族氮化物半导体、即以AlxInyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式表示的III族氮化物半导体形成。另外，作为缓冲层140的生长温度，设为与表面侧半导体层160大致相同的1000～1100℃，但也可以采用400～600℃的低温生长层。
上述实施方式中，针对在HVPE装置200中使成膜气体在与基板100的主面交叉的方向(相对于主面倾斜的方向)流动的情况进行了说明，但也可以使成膜气体在沿着基板100的主面的方向(相对于主面平行的方向)、垂直于基板100的主面的方向流动。
上述实施方式中，针对在步骤2中夹着环状间隔物310、板状间隔物320将基板100载置在基座208上的情况进行了说明，但只要能够保护基板100的表面102侧，则也可以不使用环状间隔物310、板状间隔物320。例如，也可以在基座208的袋部208p内预先形成具有比基板100的表面102的面积略小的面积的槽部，以基板100的表面102侧覆盖该槽部的方式将基板100载置在基座208上。由此，能够保护基板100的表面102侧。
上述实施方式中，针对使步骤2中的背面侧半导体层120的生长温度与步骤3中的表面侧半导体层160的生长温度相等的情况进行了说明，但也可以使步骤2中的背面侧半导体层120的生长温度与步骤3中的表面侧半导体层160的生长温度不同。例如，也可以使步骤2中的背面侧半导体层120的生长温度低于步骤3中的表面侧半导体层160的生长温度。例如，利用具有生产率高且不使用有毒气体等优点的溅射法形成背面侧半导体层120的情况与该情况相当。此时，背面侧半导体层120成为非晶状。该情况下，在步骤2中在基板100的背面101侧以低温(例如500℃)形成非晶的背面侧半导体层120后，在步骤3中在基板100的表面102侧以高温(例如1000℃)形成单晶的表面侧半导体层160时的升温时，非晶的背面侧半导体层120的绝大部分也会多晶化。非晶状的背面半导体层120发生多晶化时，构成背面侧半导体层120的晶体与基板100之间的应力缓和，因此在该情况下也能够得到与上述实施方式的步骤2得到的基板100同样的、在背面101侧设置有多晶的背面侧半导体层120的基板100，在加热到表面侧半导体层160的生长温度时能够几乎没有翘曲。需要说明的是，该情况下的背面半导体层120内有时也会残留一部分非晶状态的晶体，但与整体通过高温形成并多晶化的背面侧半导体层120产生同等的应力。
上述实施方式中，针对在步骤2或3中通过使用HVPE装置200来形成背面侧半导体层120或表面侧半导体层160的情况进行了说明，但也可以使用金属有机化合物气相外延(MOVPE：Metal-Organic Vapor Phase Epitaxy)装置或分子束外延(MBE：Molecular BeamEpitaxy)装置。但是，在能够增大背面侧半导体层120或表面侧半导体层160的生长速度的方面，优选使用HVPE装置。
上述实施方式针对基板100的直径为4英寸、基板100的厚度为900μm的情况进行了说明，但基板100的直径、厚度不限定于此。例如，基板100也可以为例如650μm厚的4英寸基板、300μm厚或450μm厚的2英寸基板(50.8mm直径)、1300μm厚的6英寸基板(150mm直径)。该情况下也能得到与上述实施方式同样的效果。
实施例
以下，针对支持本发明的效果的各种实验结果进行说明。
(1)关于背面生长样品
制造在基板的背面侧仅设置有背面侧半导体层的“背面生长样品”并进行各种评价。即，背面生长样品相当于在步骤2中结束生长的基板。将其中的代表性例子示于以下的表1。
[表1]
(1-1)背面生长样品的制造
背面生长样品1～8中，作为基板，使用直径为4英寸、厚度为900μm、表面自c面起向蓝宝石的M轴方向倾斜0.3°的蓝宝石基板。需要说明的是，使基板的背面为具有无规的凹凸的粗糙面。
另外，背面生长样品1～8中，使用HVPE装置，首先，在基板的背面侧直接形成由多晶的GaN形成的背面侧半导体层而不夹持缓冲层。此时，将背面侧半导体层的生长温度设为1050℃。另外，此时，将背面侧半导体层的厚度设为21～180μm。
此时，对于背面生长样品1～5，不使用周缘罩，以图3的(b)或(c)的构成形成背面侧半导体层。另一方面，对于背面生长样品6～8，使用周缘罩，以图9的(a)的构成形成背面侧半导体层。需要说明的是，将背面生长样品6～8中的未生长区域的宽度设为2mm。
(1-2)背面生长样品的评价
(翘曲量)
利用激光位移计，测定室温下的各个背面生长样品的翘曲量。需要说明的是，“背面生长样品的翘曲量”自基板的表面测定，以背面生长样品的中央部的高度与周缘端部的高度之差的形式求出。需要说明的是，翘曲量为正是指基板的表面侧凸起的情况，翘曲量为负是指基板的表面侧凹陷的情况。
(裂纹)
在室温(25℃)，通过目视和光学显微镜来检查背面生长样品中有无裂纹。将背面生长样品中未产生裂纹的情况记为“○”，将背面生长样品的至少一部分中产生裂纹的情况记为“×”。
(1-3)背面生长样品的结果
如表1所示，背面生长样品1～8分别以表面侧凹陷的方式翘曲，该翘曲量为负。另外，背面生长样品1～8中，随着背面侧半导体层的厚度增大，背面生长样品的翘曲量的绝对值增大。
接着，对形成背面侧半导体层时的周缘罩的效果进行说明。在将背面侧半导体层的厚度设为60μm以下的背面生长样品1～4中，即使未使用周缘罩，背面生长样品中也未产生裂纹(破裂)。然而，在未使用周缘罩且将背面侧半导体层的厚度设为大于60μm的背面生长样品5等中，背面侧半导体层的生长时发生破裂的比例增大，难以稳定得到在基板的背面侧形成有背面侧半导体层的背面生长样品。另一方面，在使用周缘罩且将背面侧半导体层的厚度设为大于60μm的背面生长样品6～8中，确认到能够在抑制了裂纹的状态下稳定地得到背面生长样品。即确认到，通过使用周缘罩从而自基板的背面的周缘端部起隔开间隔地设置背面侧半导体层，即使在背面侧半导体层的厚度大的情况下，也能够抑制背面生长样品中产生裂纹。
需要说明的是，虽然表1中未记载，但制造了使周缘罩覆盖基板的背面侧的区域(未生长区域)的宽度发生变化的背面生长样品。根据其结果，在将背面侧半导体层的未生长区域的宽度设为低于0.5mm的背面生长样品中，虽然可观察到抑制裂纹(破裂)的一定效果，但难以完全抑制裂纹的产生。认为这是因为，由于周缘罩或基座的加工公差、基板的直径的公差等，会在基板的侧面也以某一定的比例附着有GaN。与此相对，在将背面侧半导体层的未生长区域的宽度设为0.5mm以上(且5mm以下)的背面生长样品中，确认到能够在抑制了裂纹的状态下稳定地得到背面生长样品。因此确认到，在背面侧半导体层的厚度大的情况下，为了稳定地抑制形成背面侧半导体层时的裂纹(破裂)，优选使用周缘罩并将周缘罩覆盖基板的背面侧的区域的宽度设为0.5mm以上。
(2)关于氮化物半导体模板样品
接着，制造氮化物半导体模板样品并进行各种评价。将其中的代表性例子示于以下的表2和3。以下，有时将氮化物半导体模板样品简称为“样品”。
[表2]
[表3]
(2-1)氮化物半导体模板样品的制造
样品1～17中，作为基板，使用直径为4英寸、厚度为900μm、表面自c面起向蓝宝石的M轴方向倾斜0.3°的蓝宝石基板。需要说明的是，使基板的背面为具有无规的凹凸的粗糙面。
样品1～7中，使用HVPE装置，在基板的背面侧不生长作为背面侧半导体层的多晶GaN层，在基板的表面侧形成由AlN形成的缓冲层。此时，将缓冲层的生长温度设为1050℃、将缓冲层的厚度设为200nm。接着，在缓冲层上形成由单晶的GaN形成的表面侧半导体层。此时，表面侧半导体层的生长温度与AlN缓冲层同样地设为1050℃、将表面侧半导体层的厚度设为9～25μm。
样品8～17中，使用HVPE装置，首先，在基板的背面侧直接形成由多晶的GaN形成的背面侧半导体层而不夹持缓冲层。此时，将背面侧半导体层的生长温度设为1050℃、将背面侧半导体层的厚度设为11～180μm。接着，与样品1～4同样地在基板的表面侧形成由AlN形成的缓冲层。此时，将缓冲层的生长温度设为1050℃、将缓冲层的厚度设为200nm。接着，在缓冲层上形成由单晶的GaN形成的表面侧半导体层。此时，表面侧半导体层的生长温度与AlN缓冲层同样地设为1050℃、将表面侧半导体层的厚度设为11～150μm。需要说明的是，样品14中，在背面侧半导体层的形成时使用周缘罩，另外，样品15～17中，在背面侧半导体层的形成时和表面侧半导体层的形成时使用周缘罩。此时，将各自的周缘罩覆盖基板的主面的区域(未生长区域)的宽度设为2mm。
需要说明的是，在样品1～17中的表面侧半导体层的形成时(步骤2)，为了实现表面侧半导体层的充分低位错化，采用了如下的生长方法：在直至表面侧半导体层的厚度成为最终厚度的约6成为止的期间，采用其表面不平坦化的生长条件，在表面侧半导体层的厚度大于最终厚度的约6成的阶段，切换为使其表面平坦化的生长条件。具体而言，表面侧半导体层的最终厚度越大时，使生长初期(相当于厚度为5μm以下)的生长速度越慢。生长速度越慢则生长初期在缓冲层上形成的核的密度越低，使表面的平坦化延迟的效果越增大。具体而言，在表面侧半导体层的最终厚度低于20μm的情况下，将生长初期的生长速度设为1μm/分钟，在表面侧半导体层的最终厚度为20μm以上且低于50μm的情况下，将生长初期的生长速度设为0.6μm/分钟，在表面侧半导体层的最终厚度为50μm以上的情况下，将生长初期的生长速度设为0.3μm/分钟。另外，作为表面侧半导体层的厚度大于最终厚度的约6成的阶段中的、使表面侧半导体层的表面平坦化的生长条件，采用可得到2μm/分钟的生长速度的条件。
(2-2)氮化物半导体模板样品的评价
(翘曲量)
利用与背面生长样品同样的评价方法，评价氮化物半导体模板的翘曲量。
(裂纹)
氮化物半导体模板的制造后，对于将氮化物半导体模板再次加热至GaN的生长温度(1050℃)时(表中记载为“升温时”)、自表面侧半导体层的形成起经过24小时后(表中记载为“形成后经过24小时后”)、或表面侧半导体层刚形成后(表中记载为“刚形成后”)的各情况，以目视检查表面侧半导体层中有无裂纹。将氮化物半导体模板中未产生裂纹的情况记为“○”，将氮化物半导体模板的至少一部中产生裂纹的情况记为“×”。
(位错密度)
观察氮化物半导体模板的表面的阴极发光图像，计测此时观察到的暗点数，将每单位面积的暗点的个数作为位错密度。
(透射率)
作为相当于辨识性的评价，测定可见区域中的氮化物半导体模板的透射率。将波长550nm下的透射率为0％以上且低于30％的情况记为“◎”，将波长550nm下的透射率为30％以上且低于60％的情况记为“○”，将波长550nm下的透射率为60％以上的情况记为“×”。
作为相当于热吸收性的评价，测定红外区域中的氮化物半导体模板的透射率。将波长2μm下的透射率为0％以上且低于30％的情况记为“◎”，将波长2μm下的透射率为30％以上且低于60％的情况记为“○”，将波长2μm下的透射率为60％以上的情况记为“×”。
(2-3)氮化物半导体模板样品的结果
使用表2和3对氮化物半导体模板样品的评价结果进行说明。
(关于背面侧半导体层的效果)
首先，对背面侧半导体层的效果进行说明。
在仅设置表面侧半导体层而未设置背面侧半导体层的样品1～5中，随着表面侧半导体层的厚度增大，氮化物半导体模板的翘曲量的绝对值增大。即确认到，随着表面侧半导体层的厚度增大，因基板与表面侧半导体层的线膨胀系数差而产生的表面侧半导体层中的内部应力增大。需要说明的是，样品6和7中，由于如后述那样在表面侧半导体层中产生裂纹，因此无法测定准确的翘曲量。
在将表面侧半导体层的厚度设为9μm且未设置背面侧半导体层的样品1中，升温时、形成后经过24小时后以及刚形成后均未产生裂纹。然而，在将表面侧半导体层的厚度设为10μm且未设置背面侧半导体层的样品2中，升温时在表面侧半导体层中产生裂纹。即确认到，在仅设置表面侧半导体层而未设置背面侧半导体层的情况下，升温时在表面侧半导体层中产生裂纹的第1临界厚度为10μm。
另外，在将表面侧半导体层的厚度设为14μm且未设置背面侧半导体层的样品3中，形成后经过24小时后和刚形成后均未产生裂纹。然而，在将表面侧半导体层的厚度设为15μm且未设置背面侧半导体层的样品4中，形成后经过24小时后在表面侧半导体层中产生裂纹。即确认到，在仅设置表面侧半导体层而未设置背面侧半导体层的情况下，形成后经过24小时后在表面侧半导体层中产生裂纹的第2临界厚度为15μm。
另外，在将表面侧半导体层的厚度设为19μm且未设置背面侧半导体层的样品5中，刚形成后未产生裂纹。然而，在将表面侧半导体层的厚度设为20μm以上且未设置背面侧半导体层的样品6和7中，刚形成后即在表面侧半导体层中产生裂纹。即确认到，在仅设置表面侧半导体层而未设置背面侧半导体层的情况下，刚形成后即在表面侧半导体层中产生裂纹的第3临界厚度为20μm。对于如此自表面侧半导体层刚形成后起即在表面侧半导体层中产生裂纹的状况，认为无法使用样品6和7这样的氮化物半导体模板并采用非专利文献1的方法(在形成表面侧半导体层后形成背面侧半导体层的方法)。
与此相对，在设置了背面侧半导体层和表面侧半导体层这两者并将表面侧半导体层的厚度设为11μm的样品8中，确认到升温时、形成后经过24小时后以及刚形成后均未产生裂纹。另外，在样品8中，确认了翘曲量为±100μm以内。即确认到，通过设置背面侧半导体层并利用背面侧半导体层的内部应力抵消表面侧半导体层的内部应力，从而即使将表面侧半导体层的厚度设为大于第1临界厚度，也能够抑制将氮化物半导体模板加热到GaN的生长温度时在表面侧半导体层中产生裂纹，并且能够减小氮化物半导体模板的翘曲。
另外，在设置了背面侧半导体层和表面侧半导体层这两者并将表面侧半导体层的厚度设为16μm的样品9中，确认到升温时、形成后经过24小时后以及刚形成后均未产生裂纹。另外，在样品9中，确认了翘曲量为±100μm以内。即确认到，通过设置背面侧半导体层并利用背面侧半导体层的内部应力抵消表面侧半导体层的内部应力，从而即使将表面侧半导体层的厚度设为大于第2临界厚度，也能够抑制自表面侧半导体层的形成起经过24小时后在表面侧半导体层中产生裂纹，并且能够减小氮化物半导体模板的翘曲。
另外，在设置了背面侧半导体层和表面侧半导体层这两者并将表面侧半导体层的厚度设为大于20μm的样品10～13中，确认到升温时、形成后经过24小时后以及刚形成后均未产生裂纹。另外，在样品10～13中，确认到翘曲量为±100μm以内。即确认到，通过设置背面侧半导体层并利用背面侧半导体层的内部应力抵消表面侧半导体层的内部应力，从而即使将表面侧半导体层的厚度设为大于第3临界厚度，也能够抑制自表面侧半导体层刚形成后起即在表面侧半导体层中产生裂纹，并且能够减小氮化物半导体模板的翘曲。
需要说明的是，确认到：如样品10～13那样，表面侧半导体层的厚度为50μm以下时，即使不使用周缘罩也能够使翘曲量为±100μm以内，也不会产生裂纹。
另外，在样品10和11中，将表面侧半导体层的厚度均设为21μm，将背面侧半导体层的厚度分别设为21、30μm。此时，样品10和11的翘曲量分别为+40μm、-30μm。因此确认到，通过调整背面侧半导体层的厚度，能够控制最终的氮化物半导体模板的翘曲量。
(关于周缘罩的效果)
接着，对周缘罩的效果进行说明。
表2中虽未示出，但对于仅设置表面侧半导体层而未设置背面侧半导体层的样品6和7，针对形成表面侧半导体层时使用了周缘罩的情况另外进行了研究，但该情况下也无法抑制裂纹。认为由于表面侧半导体层为单晶，具有裂开性，因此容易沿着特定的裂开方向产生裂纹。
设置了规定的背面侧半导体层并将表面侧半导体层的厚度设为大于50μm(110μm)，且在表面侧半导体层的形成时未使用周缘罩的样品14中，自刚形成后起即在氮化物半导体模板中产生裂纹。认为主要起因于基板的周缘中的不均匀的应力分布、基板的周缘端部的缺损等，在氮化物半导体模板中产生裂纹。
与此相对，设置了规定的背面侧半导体层并将表面侧半导体层的厚度设为大于50μm，且在背面侧半导体层的形成时和表面侧半导体层的形成时分别使用了周缘罩的样品15～17中，氮化物半导体模板中未产生裂纹。尤其在样品15中，虽然背面侧半导体层的厚度和表面侧半导体层的厚度与样品14相等，但未产生裂纹。由此确认到，通过在形成表面侧半导体层时使用周缘罩，能够得到裂纹抑制效果。即确认到，通过使用周缘罩从而自基板的表面的周缘端部起隔开间隔地设置表面侧半导体层，即使在表面侧半导体层的厚度大的情况下，也能够抑制氮化物半导体模板中产生裂纹。
(关于厚膜的情况下的翘曲量)
接着，对厚膜的情况下(使用了周缘罩的情况下)的翘曲量进行说明。
在将背面侧半导体层的厚度设为110μm并将表面侧半导体层的厚度设为110μm的样品15中，氮化物半导体模板以表面侧凸起的方式翘曲，其翘曲量大于200μm。认为这是由于背面侧半导体层的厚度与表面侧半导体层的厚度彼此相等。即，认为由于单晶的表面侧半导体层的内部应力大于多晶的背面侧半导体层的内部应力，因此在样品15中，氮化物半导体模板以表面侧凸起的方式翘曲。另一方面，在将背面侧半导体层的厚度设为150μm并将表面侧半导体层的厚度设为110μm的样品16中，氮化物半导体模板以表面侧凹陷的方式翘曲，其翘曲量为-110μm。由此，将表面侧半导体层的厚度与样品15和16中的表面侧半导体层的厚度相等地设为110μm时，通过将背面侧半导体层的厚度设为130～140μm，能够使氮化物半导体模板的翘曲量为±100μm以内。这是实际通过在表2和3中未示出的其他实验确认到的。
另外，在将背面侧半导体层的厚度设为180μm并将表面侧半导体层的厚度设为150μm的样品17中，虽然表面侧半导体层的厚度非常大，但氮化物半导体层的翘曲量被抑制为较小(50μm)。
根据以上确认到：在将背面侧半导体层的厚度设为大于等于表面侧半导体层的厚度的范围内，通过适当调整背面侧半导体层的厚度，能够使表面侧半导体层的内部应力与背面侧半导体层的内部应力适当地抵消，并减小翘曲量。
(关于位错密度)
接着，对位错密度进行说明。
在将表面侧半导体层的厚度设为大于20μm且未设置背面侧半导体层的样品6和7中，如上所述，在氮化物半导体模板中产生裂纹。因此，在未设置背面侧半导体层的情况下，由于裂纹的产生而无法增大表面侧半导体层的厚度，无法使表面侧半导体层的位错密度为5×107cm-2以下。
与此相对，设置了规定的背面侧半导体层并将表面侧半导体层的厚度设为大于20μm的样品10～13、15～17中，确认到位错密度为5×107cm-2以下，且位错密度随着表面侧半导体层的厚度增大而减少。尤其在将表面侧半导体层的厚度设为50μm以上的样品13、15～17中，确认到位错密度低于1×107cm-2。即确认到，对于使用了蓝宝石基板的氮化物半导体模板，能够实现与GaN自支撑基板同等的低位错密度。
(关于辨识性和热吸收性)
接着，对辨识性和热吸收性进行说明。
在未设置背面侧半导体层的样品1～7中，由于表面侧半导体层由单晶构成，因此波长550nm的透射率高，无法得到良好的辨识性。另外，波长2μm的透射率高，无法得到良好的热吸收性。
与此相对，设置了规定的背面侧半导体层的样品8～17中，确认到波长550nm的透射率低，可得到良好的辨识性。另外，样品8～17中，波长2μm的透射率低。进而，样品8～17中，在形成表面侧半导体层的工序(步骤3)中使基板的温度自室温上升到生长温度(1050℃)时，直至基板的温度稳定为止的时间为110分钟，比未设置背面侧半导体层的样品1～7中的时间(120分钟)短。由此确认到，样品8～17中，通过设置背面侧半导体层，能够提高热吸收性。尤其在将背面侧半导体层的厚度设为50μm以上的样品12、13、15～17中，确认到波长550nm的透射率为30％以下，能够更可靠地提高辨识性。另外，样品12、13、15～17中，波长2μm的透射率为30％以下。进而，样品12、13、15～17中，在形成表面侧半导体层的工序(步骤3)中使基板的温度自室温上升到生长温度(1050℃)时，直至基板的温度稳定为止的时间为90分钟以下，能够实现更短时间内的升温。由此确认到，样品12、13、15～17中，通过增厚背面侧半导体层，能够更可靠地提高热吸收性。
(关于周缘罩的宽度)
接着，对周缘罩覆盖基板的主面的区域(未生长区域)的宽度进行说明。
表2和3中虽未记载，但制造了将背面侧半导体层的厚度和表面侧半导体层的厚度设为大于50μm、且使周缘罩覆盖基板的主面的区域(未生长区域)的宽度发生变化的氮化物半导体模板。
关于背面侧半导体层的未生长区域的宽度，如上述背面生长样品的结果所述那样，确认到通过将背面侧半导体层的未生长区域的宽度设为0.5mm以上，能够稳定地抑制形成背面侧半导体层时(步骤2)的裂纹。另一方面，在将背面侧半导体层的未生长区域的宽度设为大于5mm的氮化物半导体模板样品中，制造氮化物半导体模板时无法充分得到由背面侧半导体层带来的翘曲降低效果。与此相对，在将背面侧半导体层的未生长区域的宽度设为5mm以下的氮化物半导体模板样品中，确认到能够充分得到由背面侧半导体层带来的翘曲降低效果。
关于表面侧半导体层的未生长区域的宽度，在将表面侧半导体层的未生长区域的宽度设为低于0.5mm的氮化物半导体模板样品中，可观察到一定的抑制氮化物半导体模板的裂纹的效果，但裂纹抑制效果有限。与此相对，在将表面侧半导体层的未生长区域的宽度设为0.5mm以上(5mm以下)的氮化物半导体模板样品中，确认到能够在抑制了裂纹的状态下稳定地得到氮化物半导体模板。因此确认到，通过将周缘罩覆盖基板的表面侧的区域的宽度设为0.5mm以上，在表面侧半导体层的厚度大的情况下，能够稳定地抑制氮化物半导体模板的裂纹。需要说明的是，出于抑制裂纹的观点，认为表面侧半导体层的未生长区域的宽度的上限值(直至基板的半径为止)不存在，但若表面侧半导体层的未生长区域的宽度过大，则原本成为生长基底层的表面侧半导体层的面积变小，半导体装置的生产率降低。从该观点来看，认为表面侧半导体层的未生长区域的宽度在实用上优选设为5mm以下。
需要说明的是，在形成背面侧半导体层时(步骤2)和形成表面侧半导体层时(步骤3)各自的情况下，确认到即使周缘罩覆盖基板的主面的区域(未生长区域)的宽度以±2mm的范围存在差异时，也对氮化物半导体模板发生破裂的比例、氮化物半导体模板的翘曲量没有大的影响。
(总结)
如以上所述，在样品8～13、15～17中，确认到能够以良好的成品率得到高品质的氮化物半导体模板。
(3)关于氮化物半导体自支撑基板
接着，使用上述氮化物半导体模板样品17，如以下所述地制造氮化物半导体自支撑基板。
在步骤4中，在氮化物半导体模板的表面侧半导体层上，借助由双面胶带形成的粘接层贴合由氧化铝基板形成的表面侧支撑基板。接着，通过磨削和粗磨去除背面侧半导体层和基板。接着，在表面侧半导体层的背面侧，借助由陶瓷系粘接剂形成的粘接层贴合由多晶GaN基板形成的背面侧支撑基板。接着，自表面侧半导体层的表面侧去除粘接层和表面侧支撑基板，使用有机系的清洗液清洗表面侧半导体层的表面。由此，得到晶体生长用基板。最终得到的晶体生长用基板中，表面侧半导体层的厚度为约100μm。
接着，在步骤5中，使用HVPE装置，使由GaN形成的正式生长层在晶体生长用基板的表面侧半导体层上生长。此时，将正式生长层的厚度设为2400μm。即，将表面侧半导体层与正式生长层加和而得到的总厚度为2500μm。
接着，在步骤6中，使用线锯切出正式生长层。此时，利用线锯的切削量的宽度为200μm，由正式生长层得到500μm厚的氮化物半导体自支撑基板。如以上所述地制造氮化物半导体自支撑基板。
上述氮化物半导体自支撑基板的制造工序中，形成正式生长层时，在正式生长层等中未产生裂纹。即确认到，通过自氮化物半导体模板去除背面侧半导体层和基板并残留表面侧半导体层而形成晶体生长用基板，能够使较厚的正式生长层以无热应力的状态在晶体生长用基板上稳定地生长。
另外，上述氮化物半导体自支撑基板中的位错密度为0.3×10-7cm-2。即确认到，通过使用增厚表面侧半导体层并降低了其位错密度的氮化物半导体模板，能够使晶体生长用基板的表面侧半导体层上生长的正式生长层的位错密度也降低，能够由正式生长层得到高品质的氮化物半导体自支撑基板。
<本发明的优选方式>
以下对本发明的优选方式进行附记。
(附记1)
一种氮化物半导体模板，其具有：
基板，其具有表面、以及与前述表面处于相反侧的背面；
背面侧半导体层，其设置在前述基板的前述背面侧，由多晶的III族氮化物半导体形成，并具有与前述基板的线膨胀系数不同的线膨胀系数；
表面侧半导体层，其设置在前述基板的前述表面侧，由单晶的III族氮化物半导体形成，并具有与前述基板的线膨胀系数不同的线膨胀系数，
前述表面侧半导体层的厚度为大于如下的临界厚度的厚度，所述临界厚度是在仅设置前述表面侧半导体层而不设置前述背面侧半导体层的情况下在前述表面侧半导体层中产生裂纹的临界厚度。
(附记2)
根据附记1所述的氮化物半导体模板，其中，前述临界厚度是在仅设置前述表面侧半导体层而不设置前述背面侧半导体层的情况下将氮化物半导体模板升温到III族氮化物半导体的生长温度时在前述表面侧半导体层中产生裂纹的厚度。
(附记3)
根据附记1所述的氮化物半导体模板，其中，前述临界厚度是在仅设置前述表面侧半导体层而不设置前述背面侧半导体层的情况下自前述表面侧半导体层的形成起经过规定时间后在前述表面侧半导体层中产生裂纹的厚度。
(附记4)
根据附记1所述的氮化物半导体模板，其中，前述临界厚度是在仅设置前述表面侧半导体层而不设置前述背面侧半导体层的情况下自前述表面侧半导体层刚形成起即在前述表面侧半导体层中产生裂纹的厚度。
(附记5)
根据附记1所述的氮化物半导体模板，其中，前述表面侧半导体层的厚度大于20μm。
(附记6)
根据附记5所述的氮化物半导体模板，其中，前述表面侧半导体层的厚度为50μm以上。
(附记7)
根据附记1～6中任一项所述的氮化物半导体模板，其中，前述背面侧半导体层的厚度相对于前述表面侧半导体层的厚度的比率为1.0倍以上且1.5倍以下。
(附记8)
根据附记1～7中任一项所述的氮化物半导体模板，其中，前述背面侧半导体层的厚度为50μm以上。
(附记9)
一种氮化物半导体模板，其具有：
基板，其具有表面、以及与前述表面处于相反侧的背面；
背面侧半导体层，其设置在前述基板的前述背面侧，由多晶的III族氮化物半导体形成，并具有与前述基板的线膨胀系数不同的线膨胀系数；
表面侧半导体层，其设置在前述基板的前述表面侧，由单晶的III族氮化物半导体形成，并具有与前述基板的线膨胀系数不同的线膨胀系数，
前述背面侧半导体层的厚度为50μm以上。
(附记10)
根据附记1～9中任一项所述的氮化物半导体模板，其中，前述表面侧半导体层的表面中的位错密度为5×107cm-2以下。
(附记11)
根据附记10所述的氮化物半导体模板，其中，前述表面侧半导体层的表面中的位错密度低于1×107cm-2。
(附记12)
根据附记1～11中任一项所述的氮化物半导体模板，其中，前述表面侧半导体层的表面粗糙度RMS在as-grown的状态为2nm以下。
(附记13)
根据附记1～12中任一项所述的氮化物半导体模板，其中，氮化物半导体模板的翘曲量在25℃下为±200μm以内。
(附记14)
根据附记13所述的氮化物半导体模板，其中，氮化物半导体模板的翘曲量在至少25℃以上且1000℃以下的整个范围中为±200μm以内。
(附记15)
根据附记1～14中任一项所述的氮化物半导体模板，其中，前述背面侧半导体层的厚度大于等于前述表面侧半导体层的厚度。
(附记16)
根据附记1～15中任一项所述的氮化物半导体模板，其中，背面侧半导体层的厚度相对于表面侧半导体层的厚度的比率为1.1倍以上且1.5倍以下。
(附记17)
根据附记1～16中任一项所述的氮化物半导体模板，其中，前述背面侧半导体层直接设置在前述基板的前述背面，
前述表面侧半导体层夹着缓冲层设置在前述基板的前述表面侧，所述缓冲层用于提高该表面侧半导体层的晶体的取向性。
(附记18)
根据附记1～17中任一项所述的氮化物半导体模板，其中，前述基板的前述表面为镜面，
前述基板的前述背面为镜面，或者为具有无规的凹凸的粗糙面。
(附记19)
根据附记1～17中任一项所述的氮化物半导体模板，其中，前述基板的前述表面具有以一维或二维的方式周期性设置的多个凹部或凸部，
前述基板的前述背面为镜面，或者为具有无规的凹凸的粗糙面。
(附记20)
根据附记1～19中任一项所述的氮化物半导体模板，其中，自前述基板的前述背面侧的周缘端部起隔开间隔地设置有前述背面侧半导体层。
(附记21)
根据附记20所述的氮化物半导体模板，其中，前述背面侧半导体层设置在前述基板的前述背面侧中的、除了自前述背面的周缘端部起向中央侧0.5mm以上且5mm以下的区域以外的区域。
(附记22)
根据附记1～21中任一项所述的氮化物半导体模板，其中，自前述基板的前述表面侧的周缘端部起隔开间隔地设置有前述表面侧半导体层。
(附记23)
根据附记22所述的氮化物半导体模板，其中，前述表面侧半导体层设置在前述基板的前述表面侧中的、除了自前述表面的周缘端部起向中央侧0.5mm以上且5mm以下的区域以外的区域。
(附记24)
根据附记1～23中任一项所述的氮化物半导体模板，其中，前述背面侧半导体层在前述基板的前述背面内是均匀的。
(附记25)
根据附记1～23中任一项所述的氮化物半导体模板，其中，前述背面侧半导体层的外周侧的厚度大于前述背面侧半导体层的中央侧的厚度。
(附记26)
根据附记1～23中任一项所述的氮化物半导体模板，其中，前述背面侧半导体层的外周侧的厚度小于前述背面侧半导体层的中央侧的厚度。
(附记27)
一种氮化物半导体模板的制造方法，其具有如下工序：
第1工序，准备具有表面以及与前述表面处于相反侧的背面的基板；
第2工序，在前述基板的前述背面侧形成背面侧半导体层，所述背面侧半导体层由多晶或非晶的III族氮化物半导体形成，且具有与前述基板的线膨胀系数不同的线膨胀系数；
第3工序，在前述基板的前述表面侧形成表面侧半导体层，所述表面侧半导体层由单晶的III族氮化物半导体形成，且具有与前述基板的线膨胀系数不同的线膨胀系数，
在前述第2工序之后实施前述第3工序。
(附记28)
根据附记27所述的氮化物半导体模板的制造方法，其中，在前述第3工序中，使前述表面侧半导体层的厚度为大于如下的临界厚度的厚度，所述临界厚度是在不实施前述第2工序的情况下在前述表面侧半导体层中产生裂纹的临界厚度。
(附记29)
根据附记28所述的氮化物半导体模板的制造方法，其中，在前述第3工序中，将前述表面侧半导体层的厚度设为大于20μm。
(附记30)
根据附记29所述的氮化物半导体模板的制造方法，其中，在前述第3工序中，将前述表面侧半导体层的厚度设为50μm以上。
(附记31)
根据附记27～30中任一项所述的氮化物半导体模板的制造方法，其中，在前述第2工序中，将前述背面侧半导体层的厚度设为50μm以上。
(附记32)
根据附记27～31中任一项所述的氮化物半导体模板的制造方法，其中，在前述第2工序中，在前述基板的前述背面侧直接形成前述背面侧半导体层，
在前述第3工序中，夹着缓冲层在前述基板的前述表面侧形成前述表面侧半导体层，所述缓冲层用于提高前述表面侧半导体层的晶体的取向性。
(附记33)
根据附记27～32中任一项所述的氮化物半导体模板的制造方法，其中，在前述第2工序中，在对前述基板的前述表面侧进行了保护的状态下，仅在前述基板的前述背面侧形成前述背面侧半导体层。
(附记34)
根据附记33所述的氮化物半导体模板的制造方法，其中，在前述第2工序中，在如下的状态下进行：
将环状间隔物以包围前述基板的前述表面的周缘的方式夹在前述基板的前述表面与基座之间，并以前述基板的前述表面侧与前述基座相对的方式将前述基板载置在前述基座上。
(附记35)
根据附记33所述的氮化物半导体模板的制造方法，其中，在前述第2工序中，在如下的状态下进行：
使用具有板状的间隔物底部和以包围前述基板的前述表面的周缘的方式自前述间隔物底部突出而设置的间隔物凸部的板状间隔物，使前述间隔物凸部与前述基板的前述表面的周缘抵接并使前述基板的前述表面侧与前述间隔物底部相对，使前述板状间隔物夹在前述基板的前述表面与基座之间，并将前述基板载置在前述基座上。
(附记36)
根据附记27～35中任一项所述的氮化物半导体模板的制造方法，其中，使前述第2工序中的前述背面侧半导体层的生长温度与前述第3工序中的前述表面侧半导体层的生长温度相等。
(附记37)
根据附记27～36中任一项所述的氮化物半导体模板的制造方法，其中，在前述第2工序中，通过覆盖前述基板的前述背面的周缘，从而自前述基板的前述背面侧的周缘端部起隔开间隔地形成前述背面侧半导体层。
(附记38)
根据附记27～37中任一项所述的氮化物半导体模板的制造方法，其中，在前述第3工序中，通过覆盖前述基板的前述表面的周缘，从而自前述基板的前述表面侧的周缘端部起隔开间隔地形成前述表面侧半导体层。
(附记39)
根据附记27～38中任一项所述的氮化物半导体模板的制造方法，其中，在前述第3工序后，不实施研磨前述表面侧半导体层的表面的工序。
(附记40)
一种氮化物半导体自支撑基板的制造方法，其具有如下工序：
第1工序，准备具有表面以及与前述表面处于相反侧的背面的基板；
第2工序，在前述基板的前述背面侧形成背面侧半导体层，所述背面侧半导体层由多晶或非晶的III族氮化物半导体形成，且具有与前述基板的线膨胀系数不同的线膨胀系数；
第3工序，在前述基板的前述表面侧形成表面侧半导体层，所述表面侧半导体层由单晶的III族氮化物半导体形成，且具有与前述基板的线膨胀系数不同的线膨胀系数，
第4工序，自前述氮化物半导体模板去除前述背面侧半导体层和前述基板而残留前述表面侧半导体层，
在前述第2工序之后实施前述第3工序。
附图标记说明
10 氮化物半导体模板
100 基板
120 背面侧半导体层
140 缓冲层
160 表面侧半导体层

Claims (21)

1.一种氮化物半导体模板，其具有：
基板，其具有表面、以及与所述表面处于相反侧的背面；
背面侧半导体层，其设置在所述基板的所述背面侧，由多晶的III族氮化物半导体形成，并具有与所述基板的线膨胀系数不同的线膨胀系数；
表面侧半导体层，其设置在所述基板的所述表面侧，由单晶的III族氮化物半导体形成，并具有与所述基板的线膨胀系数不同的线膨胀系数，
所述表面侧半导体层的厚度是大于如下的临界厚度的厚度，所述临界厚度是在仅设置所述表面侧半导体层而不设置所述背面侧半导体层的情况下在所述表面侧半导体层中产生裂纹的临界厚度。
2.根据权利要求1所述的氮化物半导体模板，其中，所述表面侧半导体层的厚度大于20μm。
3.根据权利要求2所述的氮化物半导体模板，其中，所述表面侧半导体层的厚度为50μm以上。
4.根据权利要求1～3中任一项所述的氮化物半导体模板，其中，所述背面侧半导体层的厚度相对于所述表面侧半导体层的厚度的比率为1.0倍以上且1.5倍以下。
5.根据权利要求1～4中任一项所述的氮化物半导体模板，其中，所述背面侧半导体层的厚度为50μm以上。
6.根据权利要求1～5中任一项所述的氮化物半导体模板，其中，所述表面侧半导体层的表面中的位错密度为5×107cm-2以下。
7.根据权利要求6所述的氮化物半导体模板，其中，所述表面侧半导体层的表面中的位错密度低于1×107cm-2。
8.根据权利要求1～7中任一项所述的氮化物半导体模板，其中，所述表面侧半导体层的表面的均方根粗糙度在as-grown的状态下为2nm以下。
9.根据权利要求1～8中任一项所述的氮化物半导体模板，其中，氮化物半导体模板的翘曲量在25℃下为±200μm以内。
10.根据权利要求9所述的氮化物半导体模板，其中，氮化物半导体模板的翘曲量在至少25℃以上且1000℃以下的整个范围中为±200μm以内。
11.根据权利要求1～10中任一项所述的氮化物半导体模板，其中，所述背面侧半导体层的厚度大于等于所述表面侧半导体层的厚度。
12.根据权利要求1～11中任一项所述的氮化物半导体模板，其中，所述背面侧半导体层直接设置在所述基板的所述背面，
所述表面侧半导体层夹着缓冲层设置在所述基板的所述表面侧，所述缓冲层用于提高该表面侧半导体层的晶体的取向性。
13.根据权利要求1～12中任一项所述的氮化物半导体模板，其中，所述基板的所述表面为镜面，
所述基板的所述背面为镜面，或者为具有无规的凹凸的粗糙面。
14.根据权利要求1～13中任一项所述的氮化物半导体模板，其中，所述基板的所述表面具有以一维或二维的方式周期性设置的多个凹部或凸部，
所述基板的所述背面为镜面，或者为具有无规的凹凸的粗糙面。
15.根据权利要求1～14中任一项所述的氮化物半导体模板，其中，自所述基板的所述背面侧的周缘端部起隔开间隔地设置有所述背面侧半导体层。
16.根据权利要求15所述的氮化物半导体模板，其中，所述背面侧半导体层设置在所述基板的所述背面侧中的、除了自所述背面的周缘端部起向中央侧0.5mm以上且5mm以下的区域以外的区域。
17.根据权利要求1～16中任一项所述的氮化物半导体模板，其中，自所述基板的所述表面侧的周缘端部起隔开间隔地设置有所述表面侧半导体层。
18.根据权利要求17所述的氮化物半导体模板，其中，所述表面侧半导体层设置在所述基板的所述表面侧中的、除了自所述表面的周缘端部起向中央侧0.5mm以上且5mm以下的区域以外的区域。
19.一种氮化物半导体模板的制造方法，其具有如下工序：
第1工序，准备具有表面以及与所述表面处于相反侧的背面的基板；
第2工序，在所述基板的所述背面侧形成背面侧半导体层，所述背面侧半导体层由多晶或非晶的III族氮化物半导体形成，且具有与所述基板的线膨胀系数不同的线膨胀系数；
第3工序，在所述基板的所述表面侧形成表面侧半导体层，所述表面侧半导体层由单晶的III族氮化物半导体形成，且具有与所述基板的线膨胀系数不同的线膨胀系数，
在所述第2工序之后实施所述第3工序。
20.根据权利要求19所述的氮化物半导体模板的制造方法，其中，在所述第3工序中，使所述表面侧半导体层的厚度为大于如下的临界厚度的厚度，所述临界厚度是在不实施所述第2工序的情况下在所述表面侧半导体层中产生裂纹的临界厚度。
21.一种氮化物半导体自支撑基板的制造方法，其具有如下工序：
第1工序，准备具有表面以及与所述表面处于相反侧的背面的基板；
第2工序，在所述基板的所述背面侧形成背面侧半导体层，所述背面侧半导体层由多晶或非晶的III族氮化物半导体形成，且具有与所述基板的线膨胀系数不同的线膨胀系数；
第3工序，在所述基板的所述表面侧形成表面侧半导体层，所述表面侧半导体层由单晶的III族氮化物半导体形成，且具有与所述基板的线膨胀系数不同的线膨胀系数，
第4工序，自所述氮化物半导体模板去除所述背面侧半导体层和所述基板而残留所述表面侧半导体层，
在所述第2工序之后实施所述第3工序。
CN201780037496.1A 2016-06-16 2017-01-24 氮化物半导体模板、氮化物半导体模板的制造方法以及氮化物半导体自支撑基板的制造方法 Active CN109312491B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-119576 2016-06-16
JP2016119576 2016-06-16
PCT/JP2017/002323 WO2017216997A1 (ja) 2016-06-16 2017-01-24 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法

Publications (2)

Publication Number Publication Date
CN109312491A true CN109312491A (zh) 2019-02-05
CN109312491B CN109312491B (zh) 2021-10-12

Family

ID=60663422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780037496.1A Active CN109312491B (zh) 2016-06-16 2017-01-24 氮化物半导体模板、氮化物半导体模板的制造方法以及氮化物半导体自支撑基板的制造方法

Country Status (4)

Country Link
US (1) US20200127163A1 (zh)
JP (1) JP6827469B2 (zh)
CN (1) CN109312491B (zh)
WO (1) WO2017216997A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6810406B2 (ja) * 2016-12-06 2021-01-06 株式会社サイオクス 窒化物半導体テンプレートの製造方法
EP4071835A1 (en) * 2017-11-07 2022-10-12 Gallium Enterprises Pty Ltd Buried activated p-(al,in)gan layers
US10903074B2 (en) * 2018-03-02 2021-01-26 Sciocs Company Limited GaN laminate and method of manufacturing the same

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196813A (ja) * 1986-02-24 1987-08-31 Oki Electric Ind Co Ltd 化合物半導体の成長方法
JPH05175325A (ja) * 1991-12-24 1993-07-13 Toshiba Corp 誘電体分離基板及びその製造方法
JP2003113000A (ja) * 2001-10-05 2003-04-18 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法
CN1979887A (zh) * 2005-12-08 2007-06-13 日立电线株式会社 自支撑氮化镓单晶衬底及其制造方法以及氮化物半导体元件的制造方法
CN101111945A (zh) * 2005-01-27 2008-01-23 罗姆股份有限公司 氮化物半导体元件和氮化物半导体结晶层的生长方法
WO2009001833A1 (ja) * 2007-06-26 2008-12-31 Sumco Corporation エピタキシャルウェーハおよびその製造方法
CN101680114A (zh) * 2007-05-25 2010-03-24 国立大学法人东北大学 GaN系氮化物半导体自立基板的制作方法
CN101901752A (zh) * 2009-05-25 2010-12-01 夏普株式会社 半导体层积结构体的制造方法
CN101918624A (zh) * 2008-01-16 2010-12-15 国立大学法人东京农工大学 具有a1系ⅲ族氮化物单晶层的层叠体的制造方法、通过该制法制得的层叠体、使用该层叠体的a1系ⅲ族氮化物单晶基板的制造方法及氮化铝单晶基板
CN102102223A (zh) * 2009-12-18 2011-06-22 日立电线株式会社 Iiia族氮化物半导体衬底及其制造方法
WO2011077541A1 (ja) * 2009-12-25 2011-06-30 創光科学株式会社 エピタキシャル成長用テンプレート及びその作製方法
CN102959682A (zh) * 2010-06-25 2013-03-06 同和电子科技有限公司 外延生长基板与半导体装置、外延生长方法
CN103732809A (zh) * 2011-08-10 2014-04-16 日本碍子株式会社 13族元素氮化物膜的剥离方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08133881A (ja) * 1994-11-08 1996-05-28 Hitachi Ltd 結晶薄膜の形成方法
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
JP4988217B2 (ja) * 2006-02-03 2012-08-01 株式会社日立製作所 Ｍｅｍｓ構造体の製造方法
US20110101502A1 (en) * 2009-11-05 2011-05-05 Fairfield Crystal Technology, Llc Composite wafers and substrates for iii-nitride epitaxy and devices and methods therefor
US20110177638A1 (en) * 2010-01-15 2011-07-21 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with curvature control layer
CN105648524B (zh) * 2014-11-14 2018-03-27 东莞市中镓半导体科技有限公司 一种异质衬底表面改性调控基片弯曲度的方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196813A (ja) * 1986-02-24 1987-08-31 Oki Electric Ind Co Ltd 化合物半導体の成長方法
JPH05175325A (ja) * 1991-12-24 1993-07-13 Toshiba Corp 誘電体分離基板及びその製造方法
JP2003113000A (ja) * 2001-10-05 2003-04-18 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法
CN101111945A (zh) * 2005-01-27 2008-01-23 罗姆股份有限公司 氮化物半导体元件和氮化物半导体结晶层的生长方法
CN1979887A (zh) * 2005-12-08 2007-06-13 日立电线株式会社 自支撑氮化镓单晶衬底及其制造方法以及氮化物半导体元件的制造方法
CN101680114A (zh) * 2007-05-25 2010-03-24 国立大学法人东北大学 GaN系氮化物半导体自立基板的制作方法
WO2009001833A1 (ja) * 2007-06-26 2008-12-31 Sumco Corporation エピタキシャルウェーハおよびその製造方法
CN101918624A (zh) * 2008-01-16 2010-12-15 国立大学法人东京农工大学 具有a1系ⅲ族氮化物单晶层的层叠体的制造方法、通过该制法制得的层叠体、使用该层叠体的a1系ⅲ族氮化物单晶基板的制造方法及氮化铝单晶基板
CN101901752A (zh) * 2009-05-25 2010-12-01 夏普株式会社 半导体层积结构体的制造方法
CN102102223A (zh) * 2009-12-18 2011-06-22 日立电线株式会社 Iiia族氮化物半导体衬底及其制造方法
WO2011077541A1 (ja) * 2009-12-25 2011-06-30 創光科学株式会社 エピタキシャル成長用テンプレート及びその作製方法
CN102959682A (zh) * 2010-06-25 2013-03-06 同和电子科技有限公司 外延生长基板与半导体装置、外延生长方法
CN103732809A (zh) * 2011-08-10 2014-04-16 日本碍子株式会社 13族元素氮化物膜的剥离方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
PREBLE E A等: "2"-4" diameter GaN-on-sapphire substrates free of wafer bow at all temperatures", 《PHYSICA STATUS SOLIDI (C)》 *
中国科学技术协会等: "《2012-2013照明科学与技术学科发展报告》", 30 April 2014, 中国科学技术出版社 *
第1版: "《半导体薄膜技术与物理》", 30 September 2008, 浙江大学出版社 *
董位等: "蓝宝石基GaN薄膜的热应力模拟分析", 《激光与光电子学进展》 *

Also Published As

Publication number Publication date
JP6827469B2 (ja) 2021-02-10
US20200127163A1 (en) 2020-04-23
CN109312491B (zh) 2021-10-12
JPWO2017216997A1 (ja) 2019-04-04
WO2017216997A1 (ja) 2017-12-21

Similar Documents

Publication Publication Date Title
JP6067801B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
CN101355013B (zh) 制备无排除区的外延用结构的工艺
CN108281378B (zh) Iii族氮化物复合衬底、半导体器件及它们的制造方法
TWI600178B (zh) III -nitride composite substrate, a method of manufacturing the same, a laminated III-nitride compound substrate, a group III nitride semiconductor device, and a method of fabricating the same
TW200933740A (en) Method for manufacturing gallium nitride single crystalline substrate using self-split
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
WO2017154701A1 (ja) 窒化物結晶基板
JP2012121788A (ja) ＧａＮ系膜の製造方法
JP4333466B2 (ja) 半導体基板の製造方法及び自立基板の製造方法
CN109312491A (zh) 氮化物半导体模板、氮化物半导体模板的制造方法以及氮化物半导体自支撑基板的制造方法
JP6526811B2 (ja) Ｉｉｉ族窒化物結晶を加工する方法
CN102349148B (zh) 应变材料层的晶格参数的调节
CN102465342A (zh) 制造GaN基膜的方法
CN106536794B (zh) 氮化镓衬底
CN104878446A (zh) 半导体多层结构及半导体元件
JP5929520B2 (ja) ダイヤモンド系膜の製造方法およびそれに用いられる複合基板
JP5929434B2 (ja) ＡｌＮ系膜の製造方法およびそれに用いられる複合基板
JP2018039693A (ja) 窒化物結晶基板の製造方法および結晶成長用基板
JP6094243B2 (ja) 複合基板およびそれを用いた半導体ウエハの製造方法
JP2013116848A (ja) ＧａＡｓ系膜の製造方法およびそれに用いられる複合基板
JP2012106906A (ja) ＧａＮ系膜の製造方法
KR20090084533A (ko) 질화갈륨 베이스 기판 및 질화갈륨 웨이퍼 제조 방법
JP2013199389A (ja) ＩｎＰ系膜の製造方法およびそれに用いられる複合基板
JP2012106907A (ja) ＧａＮ系膜の製造方法
JP2011211046A (ja) 窒化物半導体自立基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211112

Address after: Tokyo, Japan

Patentee after: Sumitomo Chemical Co., Ltd

Address before: Ibaraki

Patentee before: Saokos Co., Ltd

Patentee before: Sumitomo Chemical Co., Ltd