CN104878446A - 半导体多层结构及半导体元件 - Google Patents

半导体多层结构及半导体元件 Download PDF

Info

Publication number
CN104878446A
CN104878446A CN201510089912.5A CN201510089912A CN104878446A CN 104878446 A CN104878446 A CN 104878446A CN 201510089912 A CN201510089912 A CN 201510089912A CN 104878446 A CN104878446 A CN 104878446A
Authority
CN
China
Prior art keywords
single crystal
base
crystal substrate
multilayer structure
base single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510089912.5A
Other languages
English (en)
Inventor
佐藤慎九郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Koha Co Ltd
Original Assignee
Tamura Corp
Koha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp, Koha Co Ltd filed Critical Tamura Corp
Publication of CN104878446A publication Critical patent/CN104878446A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218Substrates comprising semiconducting materials from different groups of the periodic system than the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种半导体多层结构包括:β-Ga2O3基单晶基板,其具有包括(-201)、(101)、(310)或(3-10)面的主面,所述β-Ga2O3基单晶基板不含孪晶面或者还包括不含孪晶面的区域,所述区域在垂直于孪晶面和所述主面之间的交叉线的方向上具有不小于2英寸的最大宽度;以及氮化物半导体层,其包括外延生长在所述β-Ga2O3基单晶基板上的AlxGayInzN(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1)晶体。

Description

半导体多层结构及半导体元件
技术领域
本发明涉及半导体多层结构及半导体元件。
背景技术
具有β-Ga2O3单晶基板和通过外延生长形成于其上的氮化物半导体层的半导体多层结构是已知的(参见例如JP-A-2013-251439)。
JP-A-2013-251439还公开了使用该半导体多层结构形成的半导体元件,如LED元件。
发明内容
在使用具有β-Ga2O3基单晶基板和通过外延生长形成于其上的氮化物半导体层的半导体多层结构制造诸如发光元件和晶体管的半导体元件时,重要的是在β-Ga2O3基单晶基板上生长高质量的氮化物半导体层,以减小半导体装置中的漏电流并且提高产率和可靠性。
本发明的目的是提供一种包括β-Ga2O3基单晶基板和形成于其上的具有高晶体质量的氮化物半导体层的半导体多层结构以及包括这种半导体多层结构的半导体元件。
根据本发明的一个实施方式,提供下面[1]至[5]中给出的半导体多层结构。
[1]一种半导体多层结构,包括:
β-Ga2O3基单晶基板,其具有包括(-201)、(101)、(310)或(3-10)面的主面,所述β-Ga2O3基单晶基板不含孪晶面或者还包括不含孪晶面的区域,所述区域在垂直于孪晶面和所述主面之间的交叉线的方向上具有不小于2英寸的最大宽度;以及
氮化物半导体层,其包括外延生长在所述β-Ga2O3基单晶基板上的AlxGayInzN(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1)晶体。
[2]根据[1]的半导体多层结构,其中所述β-Ga2O3基单晶基板不含孪晶。
[3]根据[2]的半导体多层结构,其中所述β-Ga2O3基单晶基板具有不小于2英寸的直径。
[4]根据[1]至[3]中任一项的半导体多层结构,在所述β-Ga2O3基单晶基板和所述氮化物半导体层之间还具有包括AlxGayInzN(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1)晶体的缓冲层。
[5]根据[1]至[4]中任一项的半导体多层结构,其中所述氮化物半导体层包括GaN晶体。
根据本发明的另一个实施方式,提供下面[6]中给出的半导体元件。
[6]一种半导体元件,包括根据[1]至[5]中任一项的半导体多层结构。
发明效果
根据本发明的一个实施方式,可以提供一种包括β-Ga2O3基单晶基板和形成于其上的具有高晶体质量的氮化物半导体层的半导体多层结构以及包括该半导体多层结构的半导体元件。
附图说明
接下来,结合附图更详细地说明本发明,其中:
图1是示出第一实施方式中的半导体多层结构的垂直剖面图;
图2A和图2B是示出第一实施方式中的β-Ga2O3基单晶基板的平面图;
图3A和图3B是示出具有少量孪晶的β-Ga2O3基单晶基板的剖面图;
图4是示出当β-Ga2O3基单晶基板包含孪晶时具有不同面取向的区域出现在主面上的视图;
图5是示出第一实施方式中的EFG晶体制造设备的垂直剖面图;
图6是示出第一实施方式中的β-Ga2O3基单晶生长期间的状态的立体图;
图7是示出生长要被切割为籽晶的β-Ga2O3基单晶的状态的立体图;
图8A和图8B是在主面具有(101)面区域和(-201)面区域的β-Ga2O3单晶基板上外延生长的GaN层的表面的光学显微镜观察图像;
图9A和图9B是在不含孪晶并且主面只具有(-201)面区域的β-Ga2O3单晶基板上外延生长的GaN层的表面的光学显微镜观察图像;
图10A和图10B是在不含孪晶并且主面只具有(101)面区域的β-Ga2O3单晶基板上外延生长的GaN层的表面的光学显微镜观察图像;
图11A和图11B是在包含多个孪晶的β-Ga2O3单晶基板上外延生长的GaN层的表面的光学显微镜观察图像;
图12是示出第二实施方式中的LED元件的垂直剖面图;以及
图13A和图13B是分别示出β-Ga2O3基单晶基板上的在没有孪晶面的区域中形成的LED元件和在具有孪晶面的区域中形成的另一个LED元件的表面的光学显微镜观察图像。
具体实施方式
第一实施方式
(半导体多层结构的构成)
图1是示出第一实施方式中的半导体多层结构40的垂直剖面图。半导体多层结构40具有β-Ga2O3基单晶基板1和通过外延晶体生长形成在β-Ga2O3基单晶基板1的主面4上的氮化物半导体层42。优选地,如图1中所示,在β-Ga2O3基单晶基板1和氮化物半导体层42之间还提供缓冲层41,以减小β-Ga2O3基单晶基板1和氮化物半导体层42之间的晶格失配。
β-Ga2O3基单晶基板1不具有孪晶面,或者具有不含孪晶面并且在垂直于孪晶面与主面的交叉线的方向上的最大宽度不小于2英寸的区域。
β-Ga2O3基单晶基板1的主面优选是氧原子按六方点格排列的表面,例如,(101)面、(-201)面、(310)面或者(3-10)面。这使得甚至在薄的缓冲层41(例如,不超过10nm)上也能够外延生长具有平坦表面的氮化物半导体层42。
下面描述β-Ga2O3基单晶基板1的详细构造。
缓冲层41由AlxGayInzN(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1)晶体形成。缓冲层41可以以岛图案或者以膜的形式形成在β-Ga2O3基单晶基板1上。缓冲层41可以包含导电杂质,如Si。
另外,在AlxGayInzN晶体中,AlN晶体(x=1,y=z=0)特别适合于形成缓冲层41。当缓冲层41由AlN晶体形成时,β-Ga2O3基单晶基板1和氮化物半导体层42之间的附着力进一步加强。缓冲层41的厚度例如是1至5nm。
缓冲层41例如通过以大约370℃至500℃的生长温度外延生长AlxGayInzN(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1)晶体而形成在β-Ga2O3基单晶基板1的主面4上。
氮化物半导体层42由AlxGayInzN(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1)晶体形成,并且特别优选地由容易获得高质量晶体的GaN晶体(y=1,x=z=0)形成。氮化物半导体层42的厚度例如是5μm。氮化物半导体层42可以包含导电杂质,如Si。
氮化物半导体层42例如通过以大约1000℃的生长温度外延生长AlxGayInzN(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1)而隔着缓冲层41形成在β-Ga2O3基单晶基板1的主面4上。
由于β-Ga2O3基单晶基板1没有孪晶面或者具有不含孪晶面的宽区域,所以其上生长的氮化物半导体层42在整个区域或者在几乎整个区域没有孪晶面,并因此具有高晶体质量。
(β-Ga2O3基单晶基板的构造)
图2A和图2B是示出第一实施方式中的β-Ga2O3基单晶基板1的平面图。图2A示出没有孪晶的β-Ga2O3基单晶基板1,图2B示出具有少量孪晶的β-Ga2O3基单晶基板1。
β-Ga2O3基单晶基板1由β-Ga2O3基单晶形成。在此β-Ga2O3基单晶是β-Ga2O3单晶或者掺杂有诸如Mg,Fe,Cu,Ag,Zn,Cd,Al,In,Si,Ge,Sn或Nb元素的β-Ga2O3单晶。
β-Ga2O3基晶体具有属于单斜晶系的β-gallia结构,并且不含杂质的β-Ga2O3晶体的典型晶格常数是α=γ=90°以及β=103.8°。
图2A中所示的没有孪晶的β-Ga2O3基单晶基板1的直径优选不小于2英寸。β-Ga2O3基单晶基板1是从通过下述新方法生长的β-Ga2O3基单晶切割出的,并且不含或者几乎不含孪晶。因此,可以切割出不含孪晶的不小于2英寸的大基板作为β-Ga2O3基单晶基板1。
该β-Ga2O3基单晶在(100)面具有高可裂解性,并且在晶体生长期间可能形成以(100)面为孪晶面(对称面)的孪晶。
图2B中所示的具有少量孪晶的β-Ga2O3基单晶基板1优选具有不小于2英寸的直径,更优选具有宽度Ws不小于2英寸且不含孪晶面3的区域2。在此区域2的宽度Ws是在垂直于孪晶面3与β-Ga2O3基单晶基板1的主面的交叉线的方向上的最大宽度。区域2的宽度Ws优选较大,因为具有孪晶面3的区域优选不作为用于外延晶体生长的基底。
图3A和图3B是示出具有少量孪晶的β-Ga2O3基单晶基板1的剖面图。图3A和图3B各示出穿过β-Ga2O3基单晶基板1的中心并且垂直于孪晶面3的剖面。在图的右侧示出的轴表示作为β-Ga2O3基单晶基板1的基材的β-Ga2O3单晶的a、b和c轴的方向。
图3A示出在β-Ga2O3基单晶基板1的一侧存在孪晶面3时的区域2的例子,图3B示出在β-Ga2O3基单晶基板1的两侧都存在孪晶面3时的区域2的另一个例子。在图3A和图3B中,作为例子示出以(-201)面为主面的β-Ga2O3基单晶基板1的剖面。
图4是示出当β-Ga2O3基单晶基板1包含孪晶时具有不同面取向的区域出现在主面4上的视图。该图中的每个四边形5示意性示出β-Ga2O3单晶的单位格子。
孪晶化晶体的晶体结构就对称面的孪晶面而言呈镜面对称。因此,β-Ga2O3基单晶基板1的主面4上出现的β-Ga2O3基单晶的面在主面4和孪晶面的交叉线的一侧和另一侧取向于不同方向。当在一侧的区域中面取向例如是(101)时,在另一侧的区域中面取向为(-201)。类似地,当在一侧的区域中面取向是(310)时,在另一侧的区域中面取向为(3-10)。
当β-Ga2O3基单晶基板1包含孪晶并且具有不同面取向的多个区域存在于主面4上时,在整个区域上外延生长高质量的氮化物半导体层42是非常困难的。显然,使用氮化物半导体层42的不良晶体质量区域制造诸如LED元件的半导体元件是不优选的。使用具有孪晶面的区域制造诸如LED元件的半导体元件也是不优选的。
因此,需要β-Ga2O3基单晶基板1不含孪晶面3,并且在具有孪晶面3的情况下,需要β-Ga2O3基单晶基板1具有不含孪晶面3并且在垂直于孪晶面3与主面4的交叉线的方向上的最大宽度不小于2英寸的区域。
(制造β-Ga2O3基单晶基板的方法)
下面是制造不含孪晶或者具有不含孪晶的宽区域的β-Ga2O3基单晶基板1的方法的例子。
图5是示出第一实施方式中的EFG(Edge Defined Film FedGrowth:定边膜喂法)晶体制造设备10的垂直剖面图。
EFG晶体制造设备10具有包含Ga2O3基熔液30的坩埚11、位于坩埚11中并且具有狭缝12a的模具12、覆盖坩埚11的开口使得包括开口12b的模具12的顶表面露出的盖13、用于保持籽晶31的籽晶保持器14、可升降地支撑籽晶保持器14的轴15。
坩埚11包含通过熔化Ga2O3基原料获得的Ga2O3基熔液30。坩埚11由能够容纳Ga2O3基熔液30的高耐热材料如Ir形成。
模具12具有狭缝12a,以通过毛细作用引出坩埚11中的Ga2O3基熔液30。模具12与坩埚11同样由高耐热材料如Ir形成。
盖13防止高温Ga2O3基熔液30从坩埚11蒸发,并且还防止蒸发的物质粘附到位于坩埚11外部的部件。
图6是示出第一实施方式中的β-Ga2O3基单晶32生长期间的状态的立体图。
为了生长β-Ga2O3基单晶32,首先将坩埚11中的Ga2O3基熔液30通过模具12的狭缝12a引出到模具12的开口12b,然后使籽晶31与存在于模具12的开口12b中的Ga2O3基熔液30接触。接下来,将与Ga2O3基熔液30接触的籽晶31垂直向上拉起,由此生长β-Ga2O3基单晶32。
籽晶31是没有或者几乎没有孪晶面的β-Ga2O3基单晶。籽晶31具有与要生长的β-Ga2O3基单晶32基本相同的宽度和厚度。因此,可以生长β-Ga2O3基单晶32而不加宽其宽度方向W和厚度方向T上的肩部。
由于β-Ga2O3基单晶32的生长不涉及在宽度方向W上加宽肩部的过程,所以β-Ga2O3基单晶32的孪晶化被抑制。并且不像在宽度方向W上肩部加宽那样,在厚度方向T上加宽肩部时不太可能形成孪晶,因此β-Ga2O3基单晶32的生长可包括在厚度方向T上加宽肩部的过程。然而,在不进行在厚度方向T上加宽肩部的过程的情况下,基本上整个β-Ga2O3基单晶32都成为能够切割成基板的板状区域,这使得基板制造成本降低。因此,优选地不进行在厚度方向T上加宽肩部的过程,而是使用厚的籽晶31以确保如图6中所示的β-Ga2O3基单晶32的足够厚度。
籽晶31的面向水平方向的表面33的取向与β-Ga2O3基单晶32的主面34的取向一致。因此,为了从β-Ga2O3基单晶32获得具有例如(-201)取向的主面4的β-Ga2O3基单晶基板1,在籽晶31的表面33取向于(-201)的状态下生长β-Ga2O3基单晶32。
接下来,描述使用四棱柱形状的窄宽度的籽晶形成宽度与β-Ga2O3基单晶32的宽度相等的宽籽晶31的方法。
图7是示出生长要被切割为籽晶31的β-Ga2O3基单晶36的状态立体图。
籽晶31是从β-Ga2O3基单晶36的没有或者几乎没有孪晶面的区域切割出的。因此,β-Ga2O3基单晶36的宽度(宽度方向W上的尺寸)大于籽晶31的宽度。
并且β-Ga2O3基单晶36的厚度(厚度方向T上的尺寸)可以小于籽晶31的厚度。在此情况下,不直接从β-Ga2O3基单晶36切割出籽晶31,而是首先从由β-Ga2O3基单晶36切割出的籽晶生长β-Ga2O3基单晶,同时在厚度方向T上加宽肩部,然后将其切割成籽晶31。
为了生长β-Ga2O3基单晶36,可以使用具有与用于生长β-Ga2O3基单晶32的EFG晶体制造设备10基本相同结构的EFG晶体制造设备100。然而,因为β-Ga2O3基单晶36的宽度或者宽度和厚度与β-Ga2O3基单晶32的宽度或者宽度和厚度不同,EFG晶体制造设备100的模具112的宽度或者宽度和厚度与EFG晶体制造设备10的模具12的宽度或者宽度和厚度不同。模具112的开口112b的尺寸可以与模具12的开口12b的尺寸相同。
籽晶35是宽度比要生长的β-Ga2O3基单晶36的宽度小的四棱柱状的β-Ga2O3基单晶。
为了生长β-Ga2O3基单晶36,首先,将坩埚11中的Ga2O3基熔液30通过模具112的狭缝引出到模具112的开口112b,然后在籽晶35的水平方向位置在宽度方向W上偏离模具112的宽度方向W上的中心的状态下,使籽晶35接触存在于模具112的开口112b中的Ga2O3基熔液30。在这一点上,更优选地,在籽晶35的水平方向位置处于模具112的宽度方向W上的边缘的状态下,使籽晶35接触覆盖模具112的顶表面的Ga2O3基熔液30。
接下来,将与Ga2O3基熔液30接触的籽晶35垂直向上拉起,由此生长β-Ga2O3基单晶36。
如上所述,该β-Ga2O3基单晶在(100)面具有高可裂解性,并且在晶体生长期间在肩部加宽过程中可能形成以(100)面为孪晶面(对称面)的孪晶。因此,优选地,在(100)面平行于β-Ga2O3基单晶32的生长方向的方向上,例如在b轴方向或c轴方向上生长β-Ga2O3基单晶32,从而使从β-Ga2O3基单晶32切割出的没有孪晶的晶体的尺寸最大化。
特别优选地,在b轴方向上生长β-Ga2O3基单晶32,因为β-Ga2O3基单晶易于在b轴方向上生长。
并且在宽度方向上加宽肩部的过程期间生长的β-Ga2O3基单晶被孪晶化的情况下,孪晶面可能形成在靠近籽晶的区域,并且不太可能形成在远离籽晶的位置。
第一实施方式中的生长β-Ga2O3基单晶36的方法利用β-Ga2O3基单晶的这种孪晶化属性。在第一实施方式中,由于β-Ga2O3基单晶36是在籽晶35的水平方向位置在宽度方向W上偏离模具112的宽度方向W上的中心的状态下生长的,所以与在籽晶35的水平方向位置处于模具112的宽度方向W的中心的状态下生长β-Ga2O3基单晶36的情况相比,在β-Ga2O3基单晶36中远离籽晶35的区域很大。在这种区域不太可能形成孪晶面,因此可以切割出宽的籽晶31。
为了使用籽晶35生长β-Ga2O3基单晶36并且为了将β-Ga2O3基单晶36切割为籽晶,可以使用JP-B-2013-102599号中公开的技术。
接下来,描述将所生长的β-Ga2O3基单晶32切割为β-Ga2O3基单晶基板1的示例性方法。
首先,生长出具有例如18mm厚度的β-Ga2O3基单晶32,然后将其退火,以缓解单晶生长期间的热应力,并且改善电特性。例如在诸如氮气的惰性气氛下并且在1400至1600℃的温度保持6至10小时进行退火。
接下来,通过利用金刚石刀片切割将籽晶31和β-Ga2O3基单晶32分开。首先,在中间利用热熔蜡将β-Ga2O3基单晶32固定于碳台。将固定于碳台的β-Ga2O3基单晶32置于切割机上,并且将其切割来分开。刀片的粒度优选为大约#200至#600(由JIS B 4131定义),并且切割速率优选为每分钟大约6至10mm。切割之后,通过加热使β-Ga2O3基单晶32脱离碳台。
接下来,利用超声加工装置或者电火花线切割机将β-Ga2O3基单晶32的边缘成形为圆形。可以在圆形的β-Ga2O3基单晶32的边缘形成取向平面。
接下来,利用多线锯将圆形的β-Ga2O3基单晶32切成大约1mm厚的片,从而获得β-Ga2O3基单晶基板1。在该过程中,可以以期望的偏置角切片。优选使用固结磨料线锯。切片速率优选为每分钟大约0.125至0.3mm。
接下来,将β-Ga2O3基单晶基板1退火,以减小加工应力并且改善电特性以及渗透性。在温度升高期间在氧气氛下并且在温度升高之后保持温度时在诸如氮气氛的惰性气氛下进行退火。在此保持的温度优选为1400至1600℃。
接下来,以期望的角度将β-Ga2O3基单晶基板1的边缘去角(倒角处理)。
接下来,利用金刚石磨料研磨轮将β-Ga2O3基单晶基板1研磨到期望的厚度。该研磨轮的粒度优选为大约#800至#1000(由JIS B4131定义)。
接下来,使用转台和金刚石浆将该β-Ga2O3基单晶基板抛光到期望的厚度。优选使用由金属基或玻璃基材料形成的转台。金刚石浆的颗粒尺寸优选为大约0.5μm。
接下来,使用抛光布和CMP(Chemical Mechanical Polishing:化学机械抛光)浆抛光β-Ga2O3基单晶基板1,直到获得原子级的平整度。由尼龙、丝纤维或尿烷等形成的抛光布是优选的。优选使用硅胶浆。CMP处理后的β-Ga2O3基单晶基板1的主面具有大约Ra=0.05至0.1nm的平均粗糙度。
(β-Ga2O3基单晶基板中的孪晶和氮化物半导体层的质量之间的关系)
图8A和图8B是在主面具有(101)面区域和(-201)面区域的β-Ga2O3单晶基板上外延生长的GaN层的表面的光学显微镜观察图像。图8B中的观察图像的放大率大于图8A中的观察图像的放大率。β-Ga2O3单晶基板是第一实施方式中的β-Ga2O3基单晶基板1的例子,GaN层是氮化物半导体层42的例子。
在图8A和图8B每个的中部观察到的线是在GaN层的表面形成的孪晶面。该孪晶面的上侧是形成在β-Ga2O3单晶基板的(-201)面区域上的区域,该孪晶面的下侧是形成在(101)面区域上的区域。
如图8A和图8B中所示,在β-Ga2O3单晶基板的(101)面区域上生长的GaN层具有良好的表面平整度,而在(-201)面区域上生长的GaN层具有不良的表面平整度(未获得镜面表面)。
图9A和图9B是在不含孪晶并且主面只具有(-201)面区域的β-Ga2O3单晶基板上外延生长的GaN层的表面的光学显微镜观察图像。图9B中的观察图像的放大率大于图9A中的观察图像的放大率。
图10A和图10B是在不含孪晶并且主面只具有(101)面区域的β-Ga2O3单晶基板上外延生长的GaN层的表面的光学显微镜观察图像。
如图9A、图9B、图10A和图10B中所示,在β-Ga2O3单晶基板不含孪晶的情况下,获得具有高度均匀的面内晶体质量和优良的表面平整度的GaN层。
图11A和图11B是在包含多个孪晶的β-Ga2O3单晶基板上外延生长的GaN层的表面的光学显微镜观察图像。
图11A和图11B中的箭头指向在GaN层中形成并且出现在表面上的孪晶面的位置。在具有孪晶的β-Ga2O3基单晶基板上生长的GaN层的表面上,晶面的连续性被孪晶面中断。另外,在图11B中被椭圆环绕的孪晶面上方的区域中,观察到坑或在CMP处理或清洁处理期间由于孪晶面之间蚀刻速率的不同而形成的几μm至几十μm的大的高度差。
第二实施方式
第二实施方式给出包括第一实施方式中的半导体多层结构40的半导体元件。下面描述LED元件作为该半导体元件的例子。
(半导体元件的构成)
图12是示出第二实施方式中的LED元件50的垂直剖面图。LED元件50具有β-Ga2O3基单晶基板51、β-Ga2O3基单晶基板51上的缓冲层52、缓冲层52上的n型覆层53、n型覆层53上的发光层54、发光层54上的p型覆层55、p型覆层55上的接触层56、接触层56上的p侧电极57以及β-Ga2O3基单晶基板51的与缓冲层52相反的一侧的表面上的n侧电极58。
然后,用绝缘膜59覆盖由缓冲层52、n型覆层53、发光层54、p型覆层55和接触层56组成的叠层的侧表面。
在此,β-Ga2O3基单晶基板51、缓冲层52和n型覆层53是通过分别地分割或图案化构成第一实施方式中的半导体多层结构40的β-Ga2O3基单晶基板1、缓冲层41和氮化物半导体层42形成的。β-Ga2O3基单晶基板51、缓冲层52和n型覆层53的厚度例如分别为400μm、5nm和5μm。
导电杂质的添加使β-Ga2O3基单晶基板51具有导电性,并且因此能够使用β-Ga2O3基单晶基板51形成在厚度方向上导电的LED元件50这样的垂直型半导体装置。另外,β-Ga2O3基单晶基板51对于宽范围波长的光是透明的。因此,在LED元件50这样的发光装置中,能够在β-Ga2O3基单晶基板51侧发出光。
由半导体多层结构40的氮化物半导体层42形成的n型覆层53具有优良的晶体质量。因此,通过外延生长形成在这种n型覆层53上的发光层54、p型覆层55和接触层56也具有优良的晶体质量。因此,LED元件50在漏电流特征、可靠性和驱动性能等方面是优良的。
发光层54例如由三层多量子阱结构及其上的10nm厚的GaN晶体膜构成。每个多量子阱结构由8nm厚的GaN晶体膜和2nm厚的InGaN晶体膜构成。例如通过以750℃的生长温度在n型覆层53上外延生长各晶体膜来形成发光层54。
p型覆层55例如是包含5.0×1019/cm3浓度的Mg的150nm厚的GaN晶体膜。例如通过以1000℃的生长温度在发光层54上外延生长含Mg的GaN晶体来形成p型覆层55。
接触层56例如是包含1.5×1020/cm3浓度的Mg的10nm厚的GaN晶体膜。例如通过以1000℃的生长温度在p型覆层55上外延生长含Mg的GaN晶体来形成接触层56。
为了形成缓冲层52、n型覆层53、发光层54、p型覆层55和接触层56,可以使用作为Ga原料的TMG(三甲基镓)气体、作为In原料的TMI(三甲基铟)气体、作为Si原料的(C2H5)2SiH2(二乙基硅烷)气体、作为Mg原料的Cp2Mg(二(戊基)镁)气体和作为N原料的NH3(氨)气。
绝缘膜59由诸如SiO2的绝缘材料形成,并且例如通过溅射形成。
p侧电极57和n侧电极58是分别与接触层56和β-Ga2O3基单晶基板51进行欧姆接触的电极,并且是例如使用气相沉积设备形成的。
缓冲层52、n型覆层53、发光层54、p型覆层55、接触层56、p侧电极57和n侧电极58形成在晶片形式的β-Ga2O3基单晶基板51(β-Ga2O3基单晶基板1)上,然后通过划片将β-Ga2O3基单晶基板51切割成例如300μm正方形尺寸的芯片,从而获得LED元件50。
LED元件50例如是配置为在β-Ga2O3基单晶基板51侧发出光的LED芯片,并且使用Ag胶安装在CAN型芯柱上。
图13A和图13B是分别示出β-Ga2O3基单晶基板51上的在没有孪晶面的区域中形成的LED元件(下文称为LED元件50a)和在具有孪晶面的区域中形成的另一个LED元件(下文称为LED元件50b)的表面的光学显微镜观察图像。
图中的箭头指向在LED元件50b的表面上出现的孪晶面的位置。LED元件50a和50b具有300μm×300μm的正方形平面形状。在观察时和下述漏电流测量时,LED元件50a和50b的β-Ga2O3基单晶基板51还未被分割为芯片尺寸。
在LED元件50a和50b中,β-Ga2O3基单晶基板51是400μm厚的β-Ga2O3单晶基板,缓冲层52是5nm厚的AlN晶体层,n型覆层53是5μm厚的GaN晶体层,发光层54具有由8nm厚的GaN晶体膜和2nm厚的InGaN晶体膜构成的多量子阱结构,p型覆层55是150nm厚的GaN晶体层,接触层56是10nm厚的GaN晶体层,p侧电极57具有通过层叠500nm厚的Ag膜、1μm厚的Pt膜和3μm厚的AuSn膜形成的结构,n侧电极58具有通过层叠50nm厚的Ti膜和1μm厚的Au膜形成的结构。
在p侧电极57和n侧电极58之间施加2.0V的正向电压时的电流值(漏电流的大小)对于LED元件50a是0.03μA,而对于LED元件50b是不小于1000μA(等于或大于测量装置的测量极限)。此外,如图13B中所示,在由孪晶面分开的区域之一(图的上侧区域)中的坑上形成缺陷。另外,当检测LED元件50a和50b的发光状态时,LED元件50a发光,而LED元件50b不发光。
在β-Ga2O3基单晶基板51中的孪晶面上,应力有可能集中,并且当产生张力时,可能出现破裂或断裂。另外,由于孪晶面之间的蚀刻速率不同而形成的高度差或者由于孪晶面附近的生长速率不同而形成的高度差被认为在后处理期间引起β-Ga2O3基单晶基板51上的破裂。
当β-Ga2O3基单晶基板51不含孪晶时,在处理之后,直到形成p侧电极57和n侧电极58,没有β-Ga2O3基单晶基板51破裂地完成的LED元件50的百分比为94%(80个中有75个),而当β-Ga2O3基单晶基板51包含孪晶时为49%(58个中有26个)。
尽管作为包括第一实施方式的半导体多层结构40的半导体元件的例子描述了作为发光元件的LED元件50,但是该半导体元件不局限于此,并且可以是其他发光元件,如激光二极管,或者其他元件,如晶体管。即使使用半导体多层结构40形成另一种元件时,也可以获得高质量的元件,因为通过外延生长形成在半导体多层结构40上的层与LED元件50同样具有优良的晶体质量。
(实施方式的效果)
在第一实施方式中,通过对使用第一实施方式中描述的生长方法生长的高质量β-Ga2O3基单晶进行处理,可以获得不含孪晶或者具有没有孪晶的宽区域的优良晶体质量的β-Ga2O3基单晶基板。另外,通过在这种β-Ga2O3基单晶基板上外延生长氮化物半导体晶体,可以形成不含孪晶或者只含少量孪晶的优良晶体质量的氮化物半导体层,并可由此获得高质量的半导体多层结构。
在不含孪晶或者只含少量孪晶的氮化物半导体层中,面内晶体质量是高度均匀的。具体来说,在具有与β-Ga2O3基单晶基板的主面的原始面取向不同的面取向的区域中不会生长出或者很少生长出低质量部分。另外,可以避免诸如孪晶面破坏氮化物半导体层的连续性或者在坑上形成缺陷的问题。
在第二实施方式中,在第一实施方式中获得的高质量半导体多层结构的使用使得可以在其上外延生长高质量的膜,因此可以获得具有高晶体质量的高性能半导体元件。这减少了有缺陷的元件,如具有大漏电流的元件或者不能发光的发光元件,并且还大幅度减少了使得在电极形成处理等期间β-Ga2O3基单晶基板断裂的有缺陷的元件,并且因此可以显著提高半导体元件的成品率。
应当指出,本发明不意图局限于上述实施方式,并且在不偏离本发明的要点的情况下可以进行各种修改。
另外,根据权利要求的发明不局限于实施方式。此外,应当指出,上述实施方式中描述的特征的全部组合不是解决本发明的问题所必须的。

Claims (9)

1.一种半导体多层结构,包括:
β-Ga2O3基单晶基板,其具有包括(-201)、(101)、(310)或(3-10)面的主面,所述β-Ga2O3基单晶基板不含孪晶面或者还包括不含孪晶面的区域,所述区域在垂直于孪晶面和所述主面之间的交叉线的方向上具有不小于2英寸的最大宽度;以及
氮化物半导体层,其包括外延生长在所述β-Ga2O3基单晶基板上的AlxGayInzN(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1)晶体。
2.根据权利要求1所述的半导体多层结构,其中所述β-Ga2O3基单晶基板不含孪晶。
3.根据权利要求2所述的半导体多层结构,其中所述β-Ga2O3基单晶基板具有不小于2英寸的直径。
4.根据权利要求1至3中任一项所述的半导体多层结构,在所述β-Ga2O3基单晶基板和所述氮化物半导体层之间还具有包括AlxGayInzN(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z=1)晶体的缓冲层。
5.根据权利要求1至3中任一项所述的半导体多层结构,其中所述氮化物半导体层包括GaN晶体。
6.根据权利要求4所述的半导体多层结构,其中所述氮化物半导体层包括GaN晶体。
7.一种半导体元件,包括根据权利要求1至3中任一项所述的半导体多层结构。
8.一种半导体元件,包括根据权利要求4所述的半导体多层结构。
9.一种半导体元件,包括根据权利要求5所述的半导体多层结构。
CN201510089912.5A 2014-02-28 2015-02-27 半导体多层结构及半导体元件 Pending CN104878446A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-039783 2014-02-28
JP2014039783A JP2015163567A (ja) 2014-02-28 2014-02-28 半導体積層構造体及び半導体素子

Publications (1)

Publication Number Publication Date
CN104878446A true CN104878446A (zh) 2015-09-02

Family

ID=53946114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510089912.5A Pending CN104878446A (zh) 2014-02-28 2015-02-27 半导体多层结构及半导体元件

Country Status (3)

Country Link
US (1) US20150249184A1 (zh)
JP (1) JP2015163567A (zh)
CN (1) CN104878446A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105200526A (zh) * 2015-10-14 2015-12-30 盐城工学院 一种氧化镓晶片去应力退火方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783944B (zh) * 2016-11-30 2020-04-17 山东大学 一种高质量氧化镓晶片的制备方法与应用
JP2021160999A (ja) * 2020-04-01 2021-10-11 株式会社ノベルクリスタルテクノロジー 半導体基板及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679097B2 (ja) * 2002-05-31 2005-08-03 株式会社光波 発光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105200526A (zh) * 2015-10-14 2015-12-30 盐城工学院 一种氧化镓晶片去应力退火方法
CN105200526B (zh) * 2015-10-14 2017-11-28 盐城工学院 一种氧化镓晶片去应力退火方法

Also Published As

Publication number Publication date
US20150249184A1 (en) 2015-09-03
JP2015163567A (ja) 2015-09-10

Similar Documents

Publication Publication Date Title
CN1979887B (zh) 自支撑氮化镓单晶衬底及其制造方法
US7883996B2 (en) Method of fabricating single crystal gallium nitride semiconductor substrate, nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
CN104878449A (zh) β-Ga2O3基单晶基板
US9431489B2 (en) β-Ga2O3-based single crystal substrate
CN101591810A (zh) 制造ⅲ族氮化物结晶、ⅲ族氮化物结晶衬底以及半导体器件的方法
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
CN104583470A (zh) 氮化铝基板及iii族氮化物层叠体
CN104878446A (zh) 半导体多层结构及半导体元件
JP5446945B2 (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
JP2014131001A (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2002329665A (ja) 窒化物半導体から成る単体基板の製造方法
US8853672B2 (en) Gallium nitride substrate and epitaxial wafer
WO2015053127A1 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP3772816B2 (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
CN109312491A (zh) 氮化物半导体模板、氮化物半导体模板的制造方法以及氮化物半导体自支撑基板的制造方法
CN106536794B (zh) 氮化镓衬底
JP4921761B2 (ja) 酸化亜鉛単結晶基板の製造方法
WO2016199838A1 (ja) β-Ga2O3基板、半導体積層構造体、及び半導体素子
CN104882519A (zh) 半导体多层结构及半导体元件
JP2016074553A (ja) Iii族窒化物半導体単結晶基板の製造方法
JP3928536B2 (ja) リン化硼素単結晶基板の製造方法
JP2013199389A (ja) InP系膜の製造方法およびそれに用いられる複合基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150902

WD01 Invention patent application deemed withdrawn after publication