JP7016032B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP7016032B2 JP7016032B2 JP2019173056A JP2019173056A JP7016032B2 JP 7016032 B2 JP7016032 B2 JP 7016032B2 JP 2019173056 A JP2019173056 A JP 2019173056A JP 2019173056 A JP2019173056 A JP 2019173056A JP 7016032 B2 JP7016032 B2 JP 7016032B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor layer
- region
- manufacturing
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 229
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000000034 method Methods 0.000 claims description 31
- 229910052594 sapphire Inorganic materials 0.000 claims description 10
- 239000010980 sapphire Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 230000000694 effects Effects 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- 230000008719 thickening Effects 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
- C30B29/20—Aluminium oxides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Led Devices (AREA)
- Chemical Vapour Deposition (AREA)
Description
先ず、本発明の第1の実施形態に係る半導体素子の製造方法について、概略的に説明する。
本実施形態に係る半導体素子の製造方法は、ウェーハ10を準備する工程(ステップS1)と、ウェーハ10上に窒化物半導体からなる半導体層20を形成する工程(ステップS2)と、を備える。
先ず、図1のステップS1に示すように、ウェーハ10を準備する。
ウェーハ10は、例えば、サファイア基板であり、例えば、単結晶のサファイアからなる。図2Aに示すように、ウェーハ10の形状は略円板状であり、直径は約70mm以上300mm以下程度である。ウェーハ10の厚さは、例えば、100μm以上800μm以下であり、100μm以上300μm以下とすることが好ましい。ウェーハ10の厚さは、研磨や研削などにより、必要に応じて薄膜化してもよい。ウェーハ10には、上面視で弦状のオリエンテーションフラット19が設けられていてもよい。ウェーハ10の外周部には、ベベル部18が設けられている。図2B及び図2Cに示すように、ベベル部18においては、ウェーハ10の端縁17に近いほど、厚さが薄くなる。ベベル部18は、第1領域11や第2領域12とは異なり、半導体層20が形成されないウェーハ10の結晶面で構成される。ベベル部18の端縁は、ウェーハ10の端縁17に相当する部分である。
次に、図1のステップS2に示すように、ウェーハ10上に窒化物半導体からなる半導体層20を形成する。
本実施形態に係る半導体素子の製造方法においては、ウェーハ10の上面15に第1領域11と第2領域12を設ける。これにより、上面15上に半導体層20を形成したときに、半導体層20は第1領域11及び第2領域12に形成される。第1領域11と第2領域12との間には段差16が形成されているため、第2領域12に形成された半導体層20において発生したクラックは、段差16によって進行を阻止されて、半導体層20のうち第1領域11に形成された半導体層20には進入しにくい。これにより、半導体層20におけるクラックの発生を低減し、半導体素子を歩留まり良く製造することができる。
次に、本実施形態の変形例について説明する。
本変形例は、第1の実施形態と比較して、ウェーハの構成が異なっている。本変形例におけるウェーハ以外の構成は、第1の実施形態と同様である。
次に、本発明の第2の実施形態に係る半導体素子の製造方法について、概略的に説明する。
本実施形態に係る半導体素子の製造方法は、ウェーハ50を準備する工程(ステップS1)と、ウェーハ50上に窒化物半導体からなる半導体層20を形成する工程(ステップS2)と、を備える。
本実施形態は、第1の実施形態と比較して、ウェーハの構成が異なっている。本実施形態におけるウェーハ以外の構成及び効果は、第1の実施形態と同様である。
本実施形態によっても、第1の実施形態と同様な効果を得ることができる。
次に、比較例について説明する。
図10は、本比較例に係る半導体素子の製造方法を示す平面図である。
次に、参考例について説明する。
図11A及び図11Bに示すように、本参考例においては、ウェーハ210の上面215に、第1領域211及び第2領域212が設けられている。但し、第1領域211及び第2領域212には延出部は設けられておらず、上面視で、第1領域211の外縁は円形である。このため、半導体層220の厚膜部分220aは、半導体層220における第1領域211に設けられた部分の外周部であって、中心Cから見て第1方向V1の位置に形成される。
次に、試験例について説明する。
図12Aは、本試験例におけるウェーハ110及び半導体層120を示す平面図である。
図12Bは、横軸に半径方向の位置をとり、縦軸に半導体層120の上面の高さをとって、図12Aに示す線分A-A’に沿った半導体層120の形状を示すグラフである。
図12Cは、横軸に角度θをとり、縦軸に凸量Hをとって、図12Aに示す円Bに沿った半導体層120の形状を示すグラフである。
図12Cに示すように、半導体層120の端部の膜厚には角度依存性があり、中心Cから見て、第5方向V5に位置する部分では凸量Hが1.5~3μm程度であり、第1方向V1に位置する部分では凸量Hは4~5μm程度であった。すなわち、第1方向V1側の端部は、第5方向V5側の端部よりも厚くなった。
11:第1領域
11a:円形部分
11b:延出部
11c:第1側面
11d:第2側面
12:第2領域
12a:環状部分
12b:延出部
12c:第1側面
12d:第2側面
15:上面
16:段差
17:端縁
18:ベベル部
19:オリエンテーションフラット
20:半導体層
41:第1接線
42:第2接線
43:第3接線
50:ウェーハ
55:上面
110:ウェーハ
120:半導体層
120a:厚膜部分
120b:端部
120c:他の部分
121:クラック
210:ウェーハ
211:第1領域
212:第2領域
215:上面
216:段差
220:半導体層
220a:厚膜部分
230:支持ウェーハ
231:下面
232:平坦部
233:傾斜部
A:線分
B:円
C:中心
D1:第1距離
D2:第2距離
G:高さ
H:凸量
V1:第1方向
V2:第2方向
V3:第3方向
V4:第4方向
V5:第5方向
θ、θ1、θ2:角度
Claims (11)
- 上面に、第1領域と、前記第1領域の周囲に設けられ、前記第1領域よりも低い位置にある第2領域と、を含むウェーハを準備する工程と、
前記ウェーハの上面に窒化物半導体からなる半導体層を形成する工程と、
を備え、
上面視において、前記第1領域は、前記ウェーハの中心を通り、かつ前記半導体層のm軸に平行な第1方向における端部に、前記ウェーハの前記中心から前記ウェーハの端縁側に向かう方向に延出する延出部を有し、
前記延出部は、前記第1方向における前記ウェーハの端縁の接線と平行な第2方向に対して、5°以上55°以下の角度で傾斜する第3方向に平行な第1側面を有する半導体素子の製造方法。 - 上面視において、前記延出部は、前記第3方向と異なる方向であって、前記第2方向に対して、5°以上55°以下の角度で傾斜する第4方向に延びる第2側面をさらに有する請求項1に記載の半導体素子の製造方法。
- 前記延出部は、前記ウェーハの上面の端縁に達している請求項1または2に記載の半導体素子の製造方法。
- 上面視において、前記ウェーハの中心を通り、かつ前記半導体層のa軸に平行な第5方向における前記第1領域の端縁の接線は、前記第5方向における前記ウェーハの端縁の接線と平行である請求項1~3のいずれか1つに記載の半導体素子の製造方法。
- 上面に、第1領域と、前記第1領域の周囲に設けられ、前記第1領域よりも低い位置にある第2領域と、を含むウェーハを準備する工程と、
前記ウェーハの上面に窒化物半導体からなる半導体層を形成する工程と、
を備え、
上面視において、前記第2領域は、前記ウェーハの中心を通り、かつ前記半導体層のm軸に平行な第1方向における端部に、前記ウェーハの端縁側から前記ウェーハの前記中心に向かう方向に延出する延出部を有し、
前記延出部は、前記第1方向における前記ウェーハの端縁の接線と平行な第2方向に対して、5°以上55°以下の角度で傾斜する第3方向に平行な第1側面を有する半導体素子の製造方法。 - 上面視において、前記延出部は、前記第3方向と異なる方向であって、前記第2方向に対して、5°以上55°以下の角度で傾斜する第4方向に延びる第2側面をさらに有する請求項5に記載の半導体素子の製造方法。
- 前記第1側面および前記第2側面は、連続している請求項6に記載の半導体素子の製造方法。
- 上面視において、前記ウェーハの中心を通り、かつ前記半導体層のa軸に平行な第5方向における前記第1領域の端縁の接線は、前記第5方向における前記ウェーハの端縁の接線と平行である請求項5~7のいずれか1つに記載の半導体素子の製造方法。
- 前記ウェーハはサファイアからなる請求項1~8のいずれか1つに記載の半導体素子の製造方法。
- 前記第2領域は前記第1領域よりも2μm以上低い位置にある請求項1~9のいずれか1つに記載の半導体素子の製造方法。
- 前記半導体層のa軸に平行な第5方向における前記ウェーハの端縁と前記第1領域との距離は、前記ウェーハの直径の1/10以下である請求項1~10のいずれか1つに記載の半導体素子の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019173056A JP7016032B2 (ja) | 2019-09-24 | 2019-09-24 | 半導体素子の製造方法 |
US17/009,166 US11626301B2 (en) | 2019-09-24 | 2020-09-01 | Method for manufacturing semiconductor element |
KR1020200118234A KR20210035743A (ko) | 2019-09-24 | 2020-09-15 | 반도체 소자의 제조 방법 |
CN202011013779.2A CN112635298A (zh) | 2019-09-24 | 2020-09-24 | 半导体元件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019173056A JP7016032B2 (ja) | 2019-09-24 | 2019-09-24 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021052057A JP2021052057A (ja) | 2021-04-01 |
JP7016032B2 true JP7016032B2 (ja) | 2022-02-04 |
Family
ID=74881212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019173056A Active JP7016032B2 (ja) | 2019-09-24 | 2019-09-24 | 半導体素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11626301B2 (ja) |
JP (1) | JP7016032B2 (ja) |
KR (1) | KR20210035743A (ja) |
CN (1) | CN112635298A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008290919A (ja) | 2007-05-28 | 2008-12-04 | Mitsubishi Chemicals Corp | Iii族窒化物半導体成長用の下地基板およびiii族窒化物半導体の成長方法 |
WO2011161975A1 (ja) | 2010-06-25 | 2011-12-29 | Dowaエレクトロニクス株式会社 | エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0473930A (ja) * | 1990-07-13 | 1992-03-09 | Sumitomo Metal Ind Ltd | ヘテロエピタキシャル成長用基板 |
JP2000331940A (ja) | 1999-05-20 | 2000-11-30 | Sony Corp | サファイア基板、窒化物系iii−v族化合物半導体層の成長方法および半導体装置の製造方法 |
JP2007081131A (ja) | 2005-09-14 | 2007-03-29 | Kyocera Corp | 単結晶ウエハ及びそれを用いたエピタキシャル成長用基板 |
JP4839818B2 (ja) | 2005-12-16 | 2011-12-21 | 信越半導体株式会社 | 貼り合わせ基板の製造方法 |
JP5112703B2 (ja) | 2007-01-18 | 2013-01-09 | ダイトエレクトロン株式会社 | ウェーハ面取り加工方法およびその装置 |
JP2009064801A (ja) | 2007-09-04 | 2009-03-26 | Disco Abrasive Syst Ltd | ウエーハ |
JP5313014B2 (ja) | 2009-04-02 | 2013-10-09 | 株式会社ディスコ | ウエーハの加工方法 |
JP5352331B2 (ja) | 2009-04-15 | 2013-11-27 | ダイトエレクトロン株式会社 | ウェーハの面取り加工方法 |
WO2011129246A1 (ja) | 2010-04-13 | 2011-10-20 | 並木精密宝石株式会社 | 単結晶基板、結晶性膜付き単結晶基板、結晶性膜、結晶性膜付き単結晶基板の製造方法、結晶性基板の製造方法、及び素子製造方法 |
JP5491273B2 (ja) | 2010-05-11 | 2014-05-14 | ダイトエレクトロン株式会社 | ウェーハの面取り装置 |
JP2012156246A (ja) | 2011-01-25 | 2012-08-16 | Hitachi Cable Ltd | 半導体ウェハ及び半導体デバイスウェハ |
JP2012006830A (ja) | 2011-08-12 | 2012-01-12 | Mitsubishi Chemicals Corp | Iii族窒化物半導体成長用の下地基板およびiii族窒化物半導体の成長方法 |
JP2013173641A (ja) | 2012-02-24 | 2013-09-05 | Tokuyama Corp | 窒化ガリウム結晶積層基板及びその製造方法 |
US8946773B2 (en) * | 2012-08-09 | 2015-02-03 | Samsung Electronics Co., Ltd. | Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure |
JP5979547B2 (ja) | 2012-11-01 | 2016-08-24 | パナソニックIpマネジメント株式会社 | エピタキシャルウェハ及びその製造方法 |
JP6061629B2 (ja) | 2012-11-07 | 2017-01-18 | 株式会社ディスコ | 加工装置 |
JP6042712B2 (ja) | 2012-12-18 | 2016-12-14 | 株式会社ディスコ | サファイアウェーハの加工方法 |
JP6099960B2 (ja) | 2012-12-18 | 2017-03-22 | ダイトエレクトロン株式会社 | ウェーハの面取り加工方法およびウェーハの面取り装置 |
JP6196776B2 (ja) | 2013-01-21 | 2017-09-13 | 株式会社ディスコ | ウェーハの加工方法 |
JP6550926B2 (ja) * | 2014-05-30 | 2019-07-31 | 日亜化学工業株式会社 | 窒化物半導体素子およびその製造方法 |
JP2016051779A (ja) | 2014-08-29 | 2016-04-11 | 株式会社ディスコ | ウエーハの貼り合わせ方法及び貼り合わせワークの剥離方法 |
JP2017059586A (ja) | 2015-09-14 | 2017-03-23 | 株式会社ディスコ | ウェーハの加工方法 |
JP6563766B2 (ja) | 2015-10-01 | 2019-08-21 | 株式会社ディスコ | ウェーハの加工方法 |
JP2017069507A (ja) | 2015-10-02 | 2017-04-06 | 旭化成株式会社 | Led用パタンウェハ |
-
2019
- 2019-09-24 JP JP2019173056A patent/JP7016032B2/ja active Active
-
2020
- 2020-09-01 US US17/009,166 patent/US11626301B2/en active Active
- 2020-09-15 KR KR1020200118234A patent/KR20210035743A/ko active Search and Examination
- 2020-09-24 CN CN202011013779.2A patent/CN112635298A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008290919A (ja) | 2007-05-28 | 2008-12-04 | Mitsubishi Chemicals Corp | Iii族窒化物半導体成長用の下地基板およびiii族窒化物半導体の成長方法 |
WO2011161975A1 (ja) | 2010-06-25 | 2011-12-29 | Dowaエレクトロニクス株式会社 | エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20210035743A (ko) | 2021-04-01 |
US20210090914A1 (en) | 2021-03-25 |
US11626301B2 (en) | 2023-04-11 |
JP2021052057A (ja) | 2021-04-01 |
CN112635298A (zh) | 2021-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8836086B2 (en) | Semiconductor light emitting chip and method for processing substrate | |
JP7158745B2 (ja) | 基板を除去する方法 | |
JP4899348B2 (ja) | 発光素子の製造方法 | |
US20100133567A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
US20100006862A1 (en) | Substrate for fabricating light emitting device and light emitting device fabricated therefrom | |
US8916904B2 (en) | Semiconductor light emitting element, method for producing semiconductor light emitting element and light emitting device | |
TWI420689B (zh) | 製造發光元件的方法和因此製造的發光元件 | |
JP4386142B2 (ja) | 窒化物系半導体素子の製造方法 | |
JP2011060917A (ja) | 半導体発光素子 | |
WO2020092722A9 (en) | Method of obtaining a smooth surface with epitaxial lateral overgrowth | |
JP2009004524A (ja) | 窒化物系半導体レーザ素子及び窒化物系半導体レーザ素子の作製方法 | |
JP5646545B2 (ja) | 半導体発光素子及びその製造方法 | |
JP7016032B2 (ja) | 半導体素子の製造方法 | |
EP3912184A1 (en) | Method for removal of devices using a trench | |
US10325886B2 (en) | Light emitting element and light emitting element array | |
JP6963195B2 (ja) | 半導体素子の製造方法 | |
US11094536B2 (en) | Method of manufacturing semiconductor elements | |
US20230127257A1 (en) | Method for removing a device using an epitaxial lateral overgrowth technique | |
KR20140023754A (ko) | 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법 | |
JP2009088270A (ja) | 半導体素子の製造方法 | |
TW201926743A (zh) | 包含轉換器限制的led封裝 | |
US8791469B2 (en) | Semiconductor light emitting element having a plurality of substrate cutouts and semiconductor layer side surface projections | |
JP5951732B2 (ja) | 半導体発光素子 | |
KR20150081024A (ko) | 수직형 uv-led 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190926 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7016032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |