JP2021052057A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2021052057A
JP2021052057A JP2019173056A JP2019173056A JP2021052057A JP 2021052057 A JP2021052057 A JP 2021052057A JP 2019173056 A JP2019173056 A JP 2019173056A JP 2019173056 A JP2019173056 A JP 2019173056A JP 2021052057 A JP2021052057 A JP 2021052057A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor layer
region
manufacturing
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019173056A
Other languages
English (en)
Other versions
JP7016032B2 (ja
Inventor
治彦 西影
Haruhiko Nishikage
治彦 西影
宮本　佳典
Yoshinori Miyamoto
佳典 宮本
泰伸 細川
Yasunobu Hosokawa
泰伸 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2019173056A priority Critical patent/JP7016032B2/ja
Priority to US17/009,166 priority patent/US11626301B2/en
Priority to KR1020200118234A priority patent/KR20210035743A/ko
Priority to CN202011013779.2A priority patent/CN112635298A/zh
Publication of JP2021052057A publication Critical patent/JP2021052057A/ja
Application granted granted Critical
Publication of JP7016032B2 publication Critical patent/JP7016032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】歩留まりを向上できる半導体素子の製造方法を提供する。【解決手段】半導体素子の製造方法は、上面１５に、第１領域１１と、第１領域１１の周囲に設けられ、第１領域１１よりも低い位置にある第２領域１２と、を含むウェーハ１０を準備する工程と、ウェーハ１０の上面１５に窒化物半導体からなる半導体層２０を形成する工程と、を備える。上面視において、第１領域１１は、ウェーハ１０の中心Ｃを通り、かつ半導体層２０のｍ軸に平行な第１方向Ｖ１における端部に、ウェーハ１０の中心Ｃからウェーハの端縁１７側に向かう方向に延出する延出部１１ｂを有する。延出部１１ｂは、第１方向Ｖ１におけるウェーハ１０の端縁１７の第１接線４１と平行な第２方向Ｖ２に対して、５°以上５５°以下の角度で傾斜する第３方向Ｖ３に平行な第１側面１２ｃを有する。【選択図】図３

Description

本発明は、半導体素子の製造方法に関する。
発光ダイオード（Light Emitting Diode：ＬＥＤ）等の半導体素子を製造する方法の１つとして、例えば、特許文献１には、サファイア基板等の成長基板であるウェーハ上に半導体層を成長させ、その後、支持基板と貼り合わせる方法が開示されている。このような半導体素子の製造方法において、半導体層を成長させるときに、半導体層にクラックが発生する場合がある。また半導体層の上面の平坦性が損なわれることで半導体素子の製造方法における歩留まりを低下させる場合がある。
国際公開第２０１１／１６１９７５号
本発明の一実施形態は、上述の問題点に鑑みてなされたものであって、半導体層に生じるクラックの影響を低減しつつ、半導体層の上面を平坦化させることで歩留まりを向上できる半導体素子の製造方法を提供することを目的とする。
本発明の一実施形態に係る半導体素子の製造方法は、上面に、第１領域と、前記第１領域の周囲に設けられ、前記第１領域よりも低い位置にある第２領域と、を含むウェーハを準備する工程と、前記ウェーハの上面に窒化物半導体からなる半導体層を形成する工程と、を備える。上面視において、前記第１領域は、前記ウェーハの中心を通り、かつ前記半導体層のｍ軸に平行な第１方向における端部に、前記ウェーハの前記中心から前記ウェーハの端縁側に向かう方向に延出する延出部を有する。前記延出部は、前記第１方向における前記ウェーハの端縁の接線と平行な第２方向に対して、５°以上５５°以下の角度で傾斜する第３方向に平行な第１側面を有する。
本発明の一実施形態に係る半導体素子の製造方法は、上面に、第１領域と、前記第１領域の周囲に設けられ、前記第１領域よりも低い位置にある第２領域と、を含むウェーハを準備する工程と、前記ウェーハの上面に窒化物半導体からなる半導体層を形成する工程と、を備える。上面視において、前記第２領域は、前記ウェーハの中心を通り、かつ前記半導体層のｍ軸に平行な第１方向における端部に、前記ウェーハの端縁側から前記ウェーハの前記中心に向かう方向に延出する延出部を有する。前記延出部は、前記第１方向における前記ウェーハの端縁の接線と平行な第２方向に対して、５°以上５５°以下の角度で傾斜する第３方向に平行な第１側面を有する。
本発明の一実施形態によれば、半導体層に生じるクラックの影響を低減しつつ、半導体層の上面を平坦化させることで歩留まりを向上できる半導体素子の製造方法を実現できる。
第１の実施形態に係る半導体素子の製造方法を示すフローチャートである。 第１の実施形態のウェーハを示す平面図である。 図２Ａに示す第１方向に沿った部分端面図である。 図２Ａに示す第５方向に沿った部分端面図である。 第１の実施形態のウェーハを示す一部拡大平面図である。 第１の実施形態におけるウェーハ及び半導体層を示す平面図である。 図４Ａに示す第１方向に沿った部分端面図である。 図４Ａに示す第５方向に沿った部分端面図である。 半導体層の結晶方位を示す平面図である。 半導体層の結晶方位を示す斜視図である。 第１の実施形態の変形例のウェーハを示す平面図である。 第１の実施形態の変形例のウェーハを示す一部拡大平面図である。 第２の実施形態のウェーハを示す平面図である。 第２の実施形態のウェーハを示す一部拡大平面図である。 比較例に係る半導体素子の製造方法を示す平面図である。 参考例に係る半導体素子の製造方法を示す平面図である。 参考例に係る半導体素子の製造方法を示す部分端面図である。 試験例におけるウェーハ及び半導体層を示す平面図である。 横軸に半径方向の位置をとり、縦軸に半導体層の上面の高さをとって、図１２Ａに示す線分Ａ−Ａ’に沿った半導体層の形状を示すグラフである。 横軸に角度θをとり、縦軸に凸量Ｈをとって、図１２Ａに示す円Ｂに沿った半導体層の形状を示すグラフである。
以下、本発明の実施形態について、図面を参照して説明する。なお、各図は模式的又は概念的なものであり、図を見やすくするために、適宜強調及び省略されている。各図に示す各部分の形状及び寸法比等は、必ずしも現実のものと同一とは限らない。各図において、各部の寸法比及び形状等は厳密に整合していない場合もある。以下の説明において、既出の構成要素には同じ符号を付し、詳細な説明を省略する。
（第１の実施形態）
先ず、本発明の第１の実施形態に係る半導体素子の製造方法について、概略的に説明する。
本実施形態に係る半導体素子の製造方法は、ウェーハ１０を準備する工程（ステップＳ１）と、ウェーハ１０上に窒化物半導体からなる半導体層２０を形成する工程（ステップＳ２）と、を備える。
ウェーハ１０の上面１５は、第１領域１１と、第１領域１１の周囲に設けられ、第１領域１１よりも低い位置にある第２領域１２と、を含む。ウェーハ１０の上面視において、第１領域１１は、ウェーハ１０の中心Ｃを通り、かつ半導体層２０のｍ軸に平行な第１方向Ｖ１における端部に、ウェーハ１０の中心Ｃからウェーハ１０の端縁１７側に向かう方向に延出する延出部１１ｂを有する。延出部１１ｂは、第１方向Ｖ１におけるウェーハ１０の端縁の第１接線４１と平行な第２方向Ｖ２に対して、５°以上５５°以下の角度θ１で傾斜する第３方向Ｖ３に平行な第１側面１１ｃを有する。
以下、本実施形態に係る半導体素子の製造方法を詳細に説明する。
（ウェーハ１０を準備する工程）
先ず、図１のステップＳ１に示すように、ウェーハ１０を準備する。
ウェーハ１０は、例えば、サファイア基板であり、例えば、単結晶のサファイアからなる。図２Ａに示すように、ウェーハ１０の形状は略円板状であり、直径は約７０ｍｍ以上３００ｍｍ以下程度である。ウェーハ１０の厚さは、例えば、１００μｍ以上８００μｍ以下であり、１００μｍ以上３００μｍ以下とすることが好ましい。ウェーハ１０の厚さは、研磨や研削などにより、必要に応じて薄膜化してもよい。ウェーハ１０には、上面視で弦状のオリエンテーションフラット１９が設けられていてもよい。ウェーハ１０の外周部には、ベベル部１８が設けられている。図２Ｂ及び図２Ｃに示すように、ベベル部１８においては、ウェーハ１０の端縁１７に近いほど、厚さが薄くなる。ベベル部１８は、第１領域１１や第２領域１２とは異なり、半導体層２０が形成されないウェーハ１０の結晶面で構成される。ベベル部１８の端縁は、ウェーハ１０の端縁１７に相当する部分である。
ウェーハ１０の上面１５は、ベベル部１８を除いた部分とする。上面１５は、例えば、ウェーハ１０を構成するサファイアのｃ面である。例えば、上面１５とサファイアのｃ面とのなす角度は、５°以下である。なお、上面１５はサファイアのｃ面に対して傾斜していてもよい。
以下、ウェーハ１０にサファイア基板を用い、サファイア基板のｃ面であるウェーハ１０の上面１５に窒化物半導体からなる半導体層２０を形成する場合について説明する。ウェーハ１０の上面１５において、第１方向Ｖ１と第５方向Ｖ５を設定する。第１方向Ｖ１及び第５方向Ｖ５は、いずれも上面１５に平行な方向であり、本実施形態においては、それぞれ６方向ずつ設定される。後述するように、ウェーハ１０の上面１５上に半導体層２０を形成したときに、第１方向Ｖ１は、ウェーハ１０の中心Ｃを通り、かつ、半導体層２０のｍ軸に平行な方向である。また、ウェーハ１０の上面１５上に半導体層２０を形成したときに、第５方向Ｖ５は、中心Ｃを通り、かつ、半導体層２０のａ軸に平行な方向である。ウェーハ１０の中心Ｃは、上面視で、ウェーハ１０の外接円の中心である。例えば、第１方向Ｖ１同士がなす角度は６０°である。例えば、第５方向Ｖ５同士がなす角度は６０°である。例えば、隣り合う第１方向Ｖ１と第５方向Ｖ５がなす角度は３０°である。
ウェーハ１０の上面１５は、第１領域１１と、第２領域１２とを含む。第１領域１１は、上面視において、第２領域１２に囲まれている。第２領域１２は、上面視において、第１領域１１の周囲に設けられており、第１領域１１よりも低い位置にある。このため、第１領域１１と第２領域１２との間には、段差１６が形成されている。段差１６の高さＧは、ウェーハ１０の上面１５に形成する半導体層２０の総膜厚に合わせて適宜変更することができる。段差１６の高さは、ウェーハ１０の厚さ方向における第１領域１１と第２領域１２との距離である。例えば、第２領域１２は第１領域１１よりも２μｍ以上低い位置にある。換言すれば、段差１６の高さＧは例えば２μｍ以上である。また段差１６の高さＧは例えば３０μｍ以下である。段差１６の高さＧは例えば４μｍ以上８μｍ以下である。
段差１６の高さＧを２μｍ以上とすることで、後述するウェーハ１０の第２領域１２で発生したクラックがウェーハ１０の中央部にまで進行することを抑制する効果を得られやすい。段差１６の高さＧを３０μｍ以下とすることで、ウェーハ１０の加工に要する時間を短縮することができる。なお、図２Ｂ及び図２Ｃにおいては、段差１６を構成する面はウェーハ１０の上面１５に対して垂直な面であるが、ウェーハ１０の上面１５に対して傾斜した面としてもよい。
第１領域１１は、円形部分１１ａと、円形部分１１ａからウェーハ１０の端縁に向かって延出する延出部１１ｂとを有している。上面視で、第１領域１１の形状は、１つの円形部分１１ａの外縁から、第１方向Ｖ１に沿って６ヶ所の延出部１１ｂがウェーハ１０の端縁１７に向かって延出した形状である。例えば、円形部分１１ａの中心はウェーハ１０の中心Ｃと一致している。各延出部１１ｂの延出長さは、例えば、０．１ｍｍ以上１０ｍｍ以下であり、好ましくは、０．５ｍｍ以上５ｍｍ以下である。延出部１１ｂの延出長さを０．１ｍｍ以上とすることで、第１方向Ｖ１における第１領域１１の端部周辺に形成される半導体層２０の膜厚が他の領域における半導体層２０よりも厚く形成される領域を効果的に減少させることができる。延出部１１ｂの延出長さを１０ｍｍ以下とすることで、第１方向Ｖ１に設けられる第２領域１２の面積を確保し、第２領域１２から第１領域１１に向かうクラックの伸展が抑制されやすくなる。
このため、第１方向Ｖ１におけるウェーハ１０の端縁１７と第１領域１１との第１距離Ｄ１は、第５方向Ｖ５におけるウェーハ１０の端縁１７と第１領域１１との第２距離Ｄ２よりも、延出部１１ｂの延出長さだけ短い。すなわち、第１距離Ｄ１と第２距離Ｄ２との関係は、第１距離Ｄ１＜第２距離Ｄ２である。第１距離Ｄ１は、例えば、０．１ｍｍ以上５ｍｍ以下であり、好ましくは、０．２ｍｍ以上３ｍｍ以下である。第２距離Ｄ２は、例えば、１ｍｍ以上１０ｍｍ以下である。
半導体層２０のａ軸に平行な第５方向Ｖ５におけるウェーハ１０の端縁１７と第１領域１１との第２距離Ｄ２は、ウェーハ１０の直径の１／１０以下であることが好ましい。第２距離Ｄ２をこのように設定することで、第１領域１１の面積を確保しつつ、第２領域１２の半導体層２０で発生したクラックがウェーハ１０の中央部にまで進行することを効率よく抑制することができる。例えば、ウェーハ１０の直径が１００ｍｍであれば、第２距離Ｄ２は１０ｍｍ以下である。ウェーハ１０の直径が１５０ｍｍであれば、第２距離Ｄ２は１５ｍｍ以下である。ウェーハ１０の直径が２００ｍｍであれば、第２距離Ｄ２は２０ｍｍ以下である。ウェーハ１０の直径が３００ｍｍであれば、第２距離Ｄ２は３０ｍｍ以下である。
本実施形態においては、上面視において、円形部分１１ａとベベル部１８との間には、第２領域１２が設けられている。これに対して、延出部１１ｂとベベル部１８との間に、第２領域１２が設けられていない部分があってもよい。図２Ａ及び図２Ｂに示す例では、延出部１１ｂはベベル部１８には到達しておらず、延出部１１ｂとベベル部１８との間に第２領域１２が設けられている。
図３に示すように、延出部１１ｂは第１側面１１ｃ及び第２側面１１ｄを有する。第１側面１１ｃは第３方向Ｖ３に平行である。第３方向Ｖ３は、第２方向Ｖ２に対して、角度θ１で傾斜している。第２方向Ｖ２は、第１方向Ｖ１におけるウェーハ１０の端縁１７の第１接線４１と平行である。角度θ１は、５°以上５５°以下であり、好ましくは５°以上３０°以下であり、さらに好ましくは５°以上２０°以下である。角度θ１を５°以上５５°以下とすることで、第１方向Ｖ１における第１領域１１の端部周辺に形成される半導体層２０が、他の領域における半導体層２０よりも厚く形成される領域を減少させることができる。
第２側面１１ｄは第４方向Ｖ４に平行である。第４方向Ｖ４は、第３方向Ｖ３と異なる方向であって、第２方向Ｖ２に対して角度θ２で傾斜する。角度θ２は、５°以上５５°以下であり、好ましくは５°以上３０°以下であり、さらに好ましくは５°以上２０°以下である。角度θ２を５°以上５５°以下とすることで、上述した第１側面１１ｃと同様の効果を得ることができる。第１側面１１ｃ及び第２側面１１ｄは、連続している。つまり、第１側面１１ｃの一部と第２側面１１ｄの一部は接している。これにより、上述した第１側面１１ｃ及び第２側面１１ｄによる第１方向Ｖ１における第１領域１１の端部周辺における厚膜化を抑制する効果を効率よく得ることができる。
また、図２Ａ及び図３に示すように、上面視において、ウェーハ１０の中心Ｃを通り、かつ半導体層２０のａ軸に平行な第５方向Ｖ５における第１領域１１の端縁の第２接線４２は、第５方向Ｖ５におけるウェーハ１０の端縁１７の第３接線４３と平行である。第５方向Ｖ５における第１領域１１の端部には、第１方向Ｖ１における第１領域１１の端部に設けられている延出部１１ｂが設けられていない。換言すれば、延出部１１ｂは、第１方向Ｖ１における第１領域１１の端部のみに設けられている。これにより、第１方向Ｖ１における第２領域１２の面積を確保し、第２領域１２の半導体層２０で発生したクラックがウェーハ１０の中央部にまで進行することを抑制する効果を得ることができる。
（半導体層２０を形成する工程）
次に、図１のステップＳ２に示すように、ウェーハ１０上に窒化物半導体からなる半導体層２０を形成する。
図４Ａ〜図４Ｃに示すように、半導体層２０は、例えば、ウェーハ１０を結晶成長用の基板として、ＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）等の気相成長法により、ウェーハ１０の上面１５上にエピタキシャル成長させる。半導体層２０は、第１領域１１及び第２領域１２の双方に形成される。図５Ａ及び図５Ｂに示すように、半導体層２０の（０００１）ｃ面は、ウェーハ１０の上面１５に平行である。また、第１方向Ｖ１は半導体層２０のｍ軸に平行であり、第５方向Ｖ５は半導体層２０のａ軸に平行である。第１方向Ｖ１は、ウェーハ１０の中心Ｃからウェーハ１０の端縁１７に向かう方向であり、図２Ａに示すように６方向存在する。第５方向Ｖ５は、ウェーハ１０の中心Ｃからウェーハ１０の端縁１７に向かう方向であり、図２Ａに示すように６方向存在する。
半導体層２０は、例えば、ＩＩＩ−Ｖ族窒化物半導体（ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１））を含む。半導体層２０は、例えば、ｎ型半導体層と、ｐ型半導体層と、ｎ型半導体層とｐ型半導体層の間に位置する発光層と、を有する。
発光層からの光の発光ピーク波長は、例えば、３３０ｎｍ以上４００ｎｍ以下である。発光層から放出される光のピーク波長が３３０ｎｍ以上４００ｎｍ以下である場合において、半導体層２０が、アルミニウム（Ａｌ）を含まない、例えば窒化ガリウム（ＧａＮ）からなる半導体層である場合、発光層からの光が半導体層により吸収されやすい。例えば半導体層２０がアルミニウムを含むＡｌＧａＮ層を有することで発光層からの光が半導体層により吸収されにくくなる。例えば、半導体層２０にＡｌＧａＮ層が半導体層２０の総膜厚に対して例えば２０％以上含まれていることで、半導体層２０の多くがＧａＮからなる場合に比べて、半導体層２０は発光層から放出される光を吸収しにくくなる。半導体層２０は、例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０．０３≦ｘ１≦０．０８）を含むことが好ましい。
発光層からの発光ピーク波長の他の例としては、例えば、２５０ｎｍ以上３３０ｎｍ以下である。発光層から放出される光のピーク波長が２５０ｎｍ以上３３０ｎｍ以下である場合においても、半導体層２０が、アルミニウム（Ａｌ）を含まない、例えば窒化ガリウム（ＧａＮ）からなる半導体層である場合、発光層からの光が半導体層により吸収されやすい。半導体層２０がアルミニウムを含むＡｌＧａＮ層を有することで発光層からの光が半導体層により吸収されにくくなる。例えば、半導体層２０にＡｌＧａＮ層が半導体層２０の総膜厚に対して例えば２０％以上含まれていることで、半導体層２０の多くがＧａＮからなる場合に比べて、半導体層２０は発光層から放出される光を吸収しにくくなる。半導体層２０は、例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０．５≦ｘ１≦１）を含むことが好ましい。
本実施形態においては、ウェーハ１０の中心Ｃから見て第１方向Ｖ１に位置する半導体層２０の端部に、第１側面１１ｃ及び第２側面１１ｄを有する延出部１１ｂを設けている。第１側面１１ｃに平行な第３方向Ｖ３及び第２側面１１ｄに平行な第４方向Ｖ４は、第２方向Ｖ２に対して傾斜している。これにより、延出部１１ｂが設けられていない形態に比較して、第１領域１１上における半導体層２０が部分的に厚膜化することが抑制される。これは、第１側面１１ｃ及び第２側面１１ｄが設けられることで、第１方向Ｖ１に位置する半導体層２０の端部周辺における半導体層の成長が、第５方向Ｖ５に位置する半導体層２０の端部に近い成長となり、厚膜化が抑制されたことによるものと推測される。この結果、第１領域１１において、半導体層２０の上面１５を平坦化し半導体層２０の膜厚を均一化させることができる。第１領域１１における半導体層２０の膜厚を均一化することで、半導体層２０の膜厚のうち最大の膜厚と最小の膜厚の差が２μｍ以下程度とすることが好ましい。
このようにして作製されたウェーハ１０及び半導体層２０は、例えば、以下の工程を経て、半導体素子に加工される。例えば、ウェーハ１０に、半導体層２０を介して、支持ウェーハを接合させる。支持ウェーハは、例えば、シリコンウェーハである。このとき、第１領域１１上に形成された半導体層２０は、膜厚が略均一であるため、支持ウェーハを接合部材等により精度よく接合させることができる。
以後、支持ウェーハを支持基板として、ウェーハ１０、半導体層２０、支持ウェーハを含む構造体を加工する。例えば、結晶成長用の基板であるウェーハ１０は、半導体層２０から剥離してもよい。このようにして、半導体素子が製造される。半導体素子は、例えば、発光ダイオード（Light Emitting Diode：ＬＥＤ）又はレーザーダイオード（Laser Diode：ＬＤ）等の発光素子である。
次に、本実施形態に係る半導体素子の製造方法の効果について説明する。
本実施形態に係る半導体素子の製造方法においては、ウェーハ１０の上面１５に第１領域１１と第２領域１２を設ける。これにより、上面１５上に半導体層２０を形成したときに、半導体層２０は第１領域１１及び第２領域１２に形成される。第１領域１１と第２領域１２との間には段差１６が形成されているため、第２領域１２に形成された半導体層２０において発生したクラックは、段差１６によって進行を阻止されて、半導体層２０のうち第１領域１１に形成された半導体層２０には進入しにくい。これにより、半導体層２０におけるクラックの発生を低減し、半導体素子を歩留まり良く製造することができる。
また、本実施形態によれば、中心Ｃから見て第１方向Ｖ１に位置する半導体層２０の端部に、第１側面１１ｃ及び第２側面１１ｄを有する延出部１１ｂを設けている。これにより、半導体層２０の局部的な厚膜化を抑制し、半導体層２０の膜厚を均一化することができる。この結果、以後の工程において、処理の精度が向上する。例えば、支持ウェーハをウェーハ１０に対して半導体層２０を介して精度良く接合させることができる。
したがって、本実施形態に係る半導体素子の製造方法によれば、半導体素子の歩留まりを向上させることができる。
（第１の実施形態の変形例）
次に、本実施形態の変形例について説明する。
本変形例は、第１の実施形態と比較して、ウェーハの構成が異なっている。本変形例におけるウェーハ以外の構成は、第１の実施形態と同様である。
図６及び図７に示すように、本変形例においては、ウェーハ１０ａにおいて、第１領域１１の延出部１１ｂが、ウェーハ１０ａの上面１５の端縁に達している。すなわち、延出部１１ｂはベベル部１８に達しており、延出部１１ｂとベベル部１８との間に第２領域１２が設けられていない。本変形例によっても、第１の実施形態と同様な効果が得られるが、部分的に第１の実施形態と異なる効果を奏する。例えば本変形例は、上述した第１の実施形態に比較して、第１方向Ｖ１において、第２領域１２によるクラックの伸展を抑制する効果は得られにくい。一方で、第１領域１１の面積をより広く設けることができるので、半導体層２０の部分的な厚膜化を抑制させやすい。
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体素子の製造方法について、概略的に説明する。
本実施形態に係る半導体素子の製造方法は、ウェーハ５０を準備する工程（ステップＳ１）と、ウェーハ５０上に窒化物半導体からなる半導体層２０を形成する工程（ステップＳ２）と、を備える。
ウェーハ５０の上面５５は、第１領域１１と、第１領域１１の周囲に設けられ、第１領域１１よりも低い位置にある第２領域１２と、を含む。ウェーハ５０の上面視において、第２領域１２は、ウェーハ５０の中心Ｃを通り、かつ半導体層２０のｍ軸に平行な第１方向Ｖ１における端部に、ウェーハ５０の端縁１７側からウェーハ５０の中心Ｃに向かう方向に延出する延出部１２ｂを有する。延出部１２ｂは、第１方向Ｖ１におけるウェーハ５０の端縁１７の第１接線４１と平行な第２方向Ｖ２に対して、５°以上５５°以下の角度θ１で傾斜する第３方向Ｖ３に平行な第１側面１２ｃを有する。
以下、本実施形態に係る半導体素子の製造方法を詳細に説明する。
本実施形態は、第１の実施形態と比較して、ウェーハの構成が異なっている。本実施形態におけるウェーハ以外の構成及び効果は、第１の実施形態と同様である。
図８及び図９に示すように、ウェーハ５０の上面５５は、第１領域１１と、第１領域１１の周囲に設けられ、第１領域１１よりも低い位置にある第２領域１２と、を有する。第２領域１２は、環状部分１２ａと、延出部１２ｂと、を有する。
ウェーハ５０の上面視において、環状部分１２ａの形状は略円環状であり、ベベル部１８と連続している。環状部分１２ａの端部は、ベベル部１８に接している。延出部１２ｂは、ウェーハ５０の中心Ｃを通り、かつ半導体層２０のｍ軸に平行な第１方向Ｖ１における端部に設けられている。延出部１２ｂは、環状部分１２ａからウェーハ５０の内側に向かって延出している。すなわち、延出部１２ｂは、ウェーハ５０の端縁１７からウェーハ５０の中心Ｃに向かう方向に延出している。第１の実施形態において説明したように、第１方向Ｖ１は、半導体層２０のｍ軸に相当する方向であり、合計で６方向存在する。したがって、延出部１２ｂは、第１方向Ｖ１に対応して６ヶ所設けられている。
図９に示すように、延出部１２ｂは、第１側面１２ｃ及び第２側面１２ｄを有する。第１側面１２ｃは第３方向Ｖ３に平行であり、第２側面１２ｄは第４方向Ｖ４に平行である。第３方向Ｖ３及び第４方向Ｖ４の定義は、第１の実施形態と同様である。すなわち、第３方向Ｖ３は第２方向Ｖ２に対して、５°以上５５°以下の角度θ１で傾斜している。また、第４方向Ｖ４は第３方向Ｖ３とは異なる方向であって、第２方向Ｖ２に対して、５°以上５５°以下の角度θ２で傾斜している。第１側面１２ｃ及び第２側面１２ｄは、連続している。つまり、第１側面１２ｃの一部と第２側面１２ｄの一部は接している。これにより、上述した第１側面１２ｃ及び第２側面１２ｄによる第１方向Ｖ１における第１領域１１の端部周辺における厚膜化を効率よく抑制することができる。
また、上面視において、ウェーハ５０の中心Ｃを通り、かつ半導体層のａ軸に平行な第５方向Ｖ５における第１領域１１の端縁の第２接線４２は、第５方向Ｖ５におけるウェーハ５０の端縁１７の第３接線４３と平行である。ウェーハ５０における上記以外の構成は、ウェーハ１０の構成と同様である。
本実施形態によっても、第１の実施形態と同様な効果を得ることができる。
＜比較例＞
次に、比較例について説明する。
図１０は、本比較例に係る半導体素子の製造方法を示す平面図である。
図１０に示すように、本比較例においては、ウェーハ１１０の上面に高さの異なる領域を設けない。このため、ウェーハ１１０の上面は全体が平坦である。そして、ウェーハ１１０の上面に半導体層１２０を形成する。この場合、半導体層１２０の外周部は膜厚が相対的に厚くなる。特に、半導体層１２０のうち、中心Ｃから見て第１方向Ｖ１に位置する端部には、他の方向の端部よりも膜厚が厚い厚膜部分１２０ａが形成される。
半導体層１２０がアルミニウム（Ａｌ）を含んでいる場合、半導体層１２０がアルミニウムを含まない場合に比べて、半導体層１２０の外周部における膜厚が他の領域よりも厚くなる傾向は、顕著になる。これは、半導体層１２０がアルミニウムを含む場合、半導体層１２０の外周部で半導体層１２０に意図しない成長が発生し易いことが要因であると考えられる。また、半導体層１２０の外周部の膜厚は中心Ｃからの方向に依存し、中心Ｃから見て第１方向Ｖ１に位置する端部の膜厚は、中心Ｃから見て第５方向Ｖ５に位置する端部の膜厚よりも厚い。第１領域１１上に形成された半導体層１２０のうち、中心Ｃから見て第１方向Ｖ１における端部に位置する部分を、厚膜部分１２０ａとする。厚膜部分１２０ａは、半導体層１２０のうち、中心Ｃから見て第１方向Ｖ１における端部に、６ヶ所存在する。
このように膜厚が不均一になる理由は必ずしも明らかではないが、例えば、以下のように推定される。上述の如く、第１方向Ｖ１は半導体層１２０のｍ軸に沿っており、第５方向Ｖ５は半導体層１２０のａ軸に沿っている。そして、半導体層１２０の（０００１）ｃ面は、ウェーハ１１０の上面に平行である。この場合、半導体層１２０の（０００１）ｃ面に対する、半導体層１２０のｍ軸（第１方向Ｖ１）に沿った半導体層１２０の成長速度は、半導体層１２０のａ軸（第５方向Ｖ５）に沿った半導体層１２０の成長速度よりも遅い。このため、半導体層１２０のうち、半導体層１２０の（０００１）ｃ面に対する成長速度が遅い第１方向Ｖ１の端部における膜厚は、第１方向Ｖ１よりも成長速度が早い第５方向Ｖ５の成長速度が第１方向Ｖ１の成長速度にも影響することで成長速度が促進され、周囲よりも厚くなると推定される。
このため、半導体層１２０の端部において、意図しない半導体層の成長が生じ、その部分からクラック１２１が発生する場合がある。ここで、意図しない半導体層の成長とは、ウェーハ１０上に成長させたい半導体層とは組成や結晶性等が異なる半導体層が形成されることを意味する。そして、本比較例においては、ウェーハ１１０の上面が平坦であり、ウェーハ１１０の上面に段差が形成されていない。そのため、半導体層１２０の端部において発生したクラック１２１は、半導体層１２０の中央部まで伝搬しやすい。この結果、半導体層１２０の歩留まりが低下する。なお、半導体層１２０の端部におけるクラック１２１は、半導体層１２０にアルミニウムを含む半導体層が含まれている場合に発生しやすい。これは、上述したように、半導体層１２０がアルミニウムを含む半導体層を含んでいる場合、半導体層１２０の端部で意図しない半導体層の成長が生じやすく、その部分でクラック１２１が発生しやすいと推定される。
＜参考例＞
次に、参考例について説明する。
図１１Ａ及び図１１Ｂに示すように、本参考例においては、ウェーハ２１０の上面２１５に、第１領域２１１及び第２領域２１２が設けられている。但し、第１領域２１１及び第２領域２１２には延出部は設けられておらず、上面視で、第１領域２１１の外縁は円形である。このため、半導体層２２０の厚膜部分２２０ａは、半導体層２２０における第１領域２１１に設けられた部分の外周部であって、中心Ｃから見て第１方向Ｖ１の位置に形成される。
本参考例においては、ウェーハ２１０の上面２１５に第２領域２１２を設けているため、半導体層２２０の端部でクラックが発生しても、クラックの進行は第１領域２１１と第２領域２１２との間の段差２１６に阻止される。そのため、半導体層２２０の端部で発生したクラックは半導体層２２０の中央部には伝播しにくい。
しかしながら、本参考例においては、支持ウェーハ２３０を半導体層２２０を介してウェーハ２１０に接合する際に、不具合が生じる可能性がある。ウェーハ２１０の外形は支持ウェーハ２３０の外形と略同じである。この場合、第１領域２１１には延出部が設けられていないため、厚膜部分２２０ａは支持ウェーハ２３０の下面２３１の平坦部２３２に当接する。半導体層２２０の厚膜部分２２０ａが支持ウェーハ２３０の平坦部２３２に接触することにより、半導体層２２０における厚膜部分２２０ａ以外の部分が支持ウェーハ２３０にうまく当接しなくなり、接合不良が発生し歩留まりが低下する。
また、支持ウェーハ２３０を用いない場合であっても、半導体層２２０に厚膜部分２２０ａが形成されるため、以後の工程において高精度な処理が困難になる。このため、半導体素子の歩留まりを低下させる要因になる。
＜試験例＞
次に、試験例について説明する。
図１２Ａは、本試験例におけるウェーハ１１０及び半導体層１２０を示す平面図である。
図１２Ｂは、横軸に半径方向の位置をとり、縦軸に半導体層１２０の上面の高さをとって、図１２Ａに示す線分Ａ−Ａ’に沿った半導体層１２０の形状を示すグラフである。
図１２Ｃは、横軸に角度θをとり、縦軸に凸量Ｈをとって、図１２Ａに示す円Ｂに沿った半導体層１２０の形状を示すグラフである。
なお、角度θは、ウェーハ１１０の中心Ｃから見た角度であり、θ＝０°の方向は第５方向Ｖ５の１つと一致する。また、凸量Ｈは、半導体層１２０の端縁の高さと半導体層１２０の端縁から中心Ｃに向かって７０μｍ離れた位置の高さとの差である。図１２Ｂ及び図１２Ｃは、例えば、表面粗さ計による測定結果である。
本試験例においては、サファイアからなるウェーハ１１０上に、窒化ガリウム系の半導体を含む半導体層１２０を、ＭＯＣＶＤ法によってエピタキシャル成長させた。半導体層１２０は、ｎ型半導体層と、ｐ型半導体層と、ｎ型半導体層とｐ型半導体層の間に位置する発光層を含む。なお、本試験例は、前述の比較例及び参考例と同様な条件で半導体層を形成している。ウェーハ１０に形成する半導体層１２０の平均厚さは、１０μｍとした。
図１２Ｂに示すように、半導体層１２０は、端部１２０ｂが他の部分１２０ｃよりも厚くなった。
図１２Ｃに示すように、半導体層１２０の端部の膜厚には角度依存性があり、中心Ｃから見て、第５方向Ｖ５に位置する部分では凸量Ｈが１．５〜３μｍ程度であり、第１方向Ｖ１に位置する部分では凸量Ｈは４〜５μｍ程度であった。すなわち、第１方向Ｖ１側の端部は、第５方向Ｖ５側の端部よりも厚くなった。
このため、前述の参考例のように、第１領域２１１の外形を円形とすると、半導体層２２０の厚膜部分２２０ａが支持ウェーハ２３０の平坦部２３２に接触し、接合不良が発生する。なお、支持ウェーハ２３０の傾斜部２３３の幅を広くして、厚膜部分２２０ａが平坦部２３２に接触しないようにすることも考えられる。また、ウェーハ２１０を支持ウェーハ２３０よりも大きくして、厚膜部分２２０ａが平坦部２３２に接触しないようにすることも考えられる。しかしながら、ウェーハのサイズ及び形状は規格化されており、これらを変更すると、半導体素子の製造に用いる大部分の処理装置の仕様を変更する必要が生じ、半導体素子の歩留まりが著しく低下してしまう。また、一度の製造工程で製造できる半導体素子の取れ数が減少してしまうおそれがある。
これに対して、前述の第１及び第２の実施形態によれば、既存の規格のウェーハを用いて、クラックの伝搬を抑制しつつ、半導体層２０に厚膜部分が発生することを抑制し、半導体素子を歩留まりよく製造することができる。
本発明は、例えば、発光ダイオード（ＬＥＤ）及びレーザーダイオード（ＬＤ）等の半導体素子の製造に利用することができる。
１０、１０ａ：ウェーハ
１１：第１領域
１１ａ：円形部分
１１ｂ：延出部
１１ｃ：第１側面
１１ｄ：第２側面
１２：第２領域
１２ａ：環状部分
１２ｂ：延出部
１２ｃ：第１側面
１２ｄ：第２側面
１５：上面
１６：段差
１７：端縁
１８：ベベル部
１９：オリエンテーションフラット
２０：半導体層
４１：第１接線
４２：第２接線
４３：第３接線
５０：ウェーハ
５５：上面
１１０：ウェーハ
１２０：半導体層
１２０ａ：厚膜部分
１２０ｂ：端部
１２０ｃ：他の部分
１２１：クラック
２１０：ウェーハ
２１１：第１領域
２１２：第２領域
２１５：上面
２１６：段差
２２０：半導体層
２２０ａ：厚膜部分
２３０：支持ウェーハ
２３１：下面
２３２：平坦部
２３３：傾斜部
Ａ：線分
Ｂ：円
Ｃ：中心
Ｄ１：第１距離
Ｄ２：第２距離
Ｇ：高さ
Ｈ：凸量
Ｖ１：第１方向
Ｖ２：第２方向
Ｖ３：第３方向
Ｖ４：第４方向
Ｖ５：第５方向
θ、θ１、θ２：角度

Claims (11)

  1. 上面に、第１領域と、前記第１領域の周囲に設けられ、前記第１領域よりも低い位置にある第２領域と、を含むウェーハを準備する工程と、
    前記ウェーハの上面に窒化物半導体からなる半導体層を形成する工程と、
    を備え、
    上面視において、前記第１領域は、前記ウェーハの中心を通り、かつ前記半導体層のｍ軸に平行な第１方向における端部に、前記ウェーハの前記中心から前記ウェーハの端縁側に向かう方向に延出する延出部を有し、
    前記延出部は、前記第１方向における前記ウェーハの端縁の接線と平行な第２方向に対して、５°以上５５°以下の角度で傾斜する第３方向に平行な第１側面を有する半導体素子の製造方法。
  2. 上面視において、前記延出部は、前記第３方向と異なる方向であって、前記第２方向に対して、５°以上５５°以下の角度で傾斜する第４方向に延びる第２側面をさらに有する請求項１に記載の半導体素子の製造方法。
  3. 前記延出部は、前記ウェーハの上面の端縁に達している請求項１または２に記載の半導体素子の製造方法。
  4. 上面視において、前記ウェーハの中心を通り、かつ前記半導体層のａ軸に平行な第５方向における前記第１領域の端縁の接線は、前記第５方向における前記ウェーハの端縁の接線と平行である請求項１〜３のいずれか１つに記載の半導体素子の製造方法。
  5. 上面に、第１領域と、前記第１領域の周囲に設けられ、前記第１領域よりも低い位置にある第２領域と、を含むウェーハを準備する工程と、
    前記ウェーハの上面に窒化物半導体からなる半導体層を形成する工程と、
    を備え、
    上面視において、前記第２領域は、前記ウェーハの中心を通り、かつ前記半導体層のｍ軸に平行な第１方向における端部に、前記ウェーハの端縁側から前記ウェーハの前記中心に向かう方向に延出する延出部を有し、
    前記延出部は、前記第１方向における前記ウェーハの端縁の接線と平行な第２方向に対して、５°以上５５°以下の角度で傾斜する第３方向に平行な第１側面を有する半導体素子の製造方法。
  6. 上面視において、前記延出部は、前記第３方向と異なる方向であって、前記第２方向に対して、５°以上５５°以下の角度で傾斜する第４方向に延びる第２側面をさらに有する請求項５に記載の半導体素子の製造方法。
  7. 前記第１側面および前記第２側面は、連続している請求項６に記載の半導体素子の製造方法。
  8. 上面視において、前記ウェーハの中心を通り、かつ前記半導体層のａ軸に平行な第５方向における前記第１領域の端縁の接線は、前記第５方向における前記ウェーハの端縁の接線と平行である請求項５〜７のいずれか１つに記載の半導体素子の製造方法。
  9. 前記ウェーハはサファイアからなる請求項１〜８のいずれか１つに記載の半導体素子の製造方法。
  10. 前記第２領域は前記第１領域よりも２μｍ以上低い位置にある請求項１〜９のいずれか１つに記載の半導体素子の製造方法。
  11. 前記半導体層のａ軸に平行な第５方向における前記ウェーハの端縁と前記第１領域との距離は、前記ウェーハの直径の１／１０以下である請求項１〜１０のいずれか１つに記載の半導体素子の製造方法。
JP2019173056A 2019-09-24 2019-09-24 半導体素子の製造方法 Active JP7016032B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019173056A JP7016032B2 (ja) 2019-09-24 2019-09-24 半導体素子の製造方法
US17/009,166 US11626301B2 (en) 2019-09-24 2020-09-01 Method for manufacturing semiconductor element
KR1020200118234A KR20210035743A (ko) 2019-09-24 2020-09-15 반도체 소자의 제조 방법
CN202011013779.2A CN112635298A (zh) 2019-09-24 2020-09-24 半导体元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019173056A JP7016032B2 (ja) 2019-09-24 2019-09-24 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2021052057A true JP2021052057A (ja) 2021-04-01
JP7016032B2 JP7016032B2 (ja) 2022-02-04

Family

ID=74881212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019173056A Active JP7016032B2 (ja) 2019-09-24 2019-09-24 半導体素子の製造方法

Country Status (4)

Country Link
US (1) US11626301B2 (ja)
JP (1) JP7016032B2 (ja)
KR (1) KR20210035743A (ja)
CN (1) CN112635298A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0473930A (ja) * 1990-07-13 1992-03-09 Sumitomo Metal Ind Ltd ヘテロエピタキシャル成長用基板
JP2008290919A (ja) * 2007-05-28 2008-12-04 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP2014036231A (ja) * 2012-08-09 2014-02-24 Samsung Electronics Co Ltd 半導体素子の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000331940A (ja) 1999-05-20 2000-11-30 Sony Corp サファイア基板、窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法
JP2007081131A (ja) 2005-09-14 2007-03-29 Kyocera Corp 単結晶ウエハ及びそれを用いたエピタキシャル成長用基板
JP4839818B2 (ja) 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
JP5112703B2 (ja) 2007-01-18 2013-01-09 ダイトエレクトロン株式会社 ウェーハ面取り加工方法およびその装置
JP2009064801A (ja) 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
JP5313014B2 (ja) 2009-04-02 2013-10-09 株式会社ディスコ ウエーハの加工方法
JP5352331B2 (ja) 2009-04-15 2013-11-27 ダイトエレクトロン株式会社 ウェーハの面取り加工方法
EP2559791A4 (en) 2010-04-13 2015-06-10 Namiki Precision Jewel Co Ltd SINGLE CRYSTAL SUBSTRATE, SINGLE CRYSTAL SUBSTRATE USING A CRYSTALLINE FILM, CRYSTALLINE FILM, METHOD FOR PRODUCING THE SINGLE CRYSTAL SUBSTRATE WITH THE CRYSTALLINE FILM, METHOD FOR THE PRODUCTION OF A CRYSTALLINE SUBSTRATE AND METHOD FOR THE PRODUCTION OF AN ELEMENT
JP5491273B2 (ja) 2010-05-11 2014-05-14 ダイトエレクトロン株式会社 ウェーハの面取り装置
JP2012156246A (ja) 2011-01-25 2012-08-16 Hitachi Cable Ltd 半導体ウェハ及び半導体デバイスウェハ
JP2012006830A (ja) 2011-08-12 2012-01-12 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
JP2013173641A (ja) 2012-02-24 2013-09-05 Tokuyama Corp 窒化ガリウム結晶積層基板及びその製造方法
JP5979547B2 (ja) 2012-11-01 2016-08-24 パナソニックＩｐマネジメント株式会社 エピタキシャルウェハ及びその製造方法
JP6061629B2 (ja) 2012-11-07 2017-01-18 株式会社ディスコ 加工装置
JP6099960B2 (ja) 2012-12-18 2017-03-22 ダイトエレクトロン株式会社 ウェーハの面取り加工方法およびウェーハの面取り装置
JP6042712B2 (ja) 2012-12-18 2016-12-14 株式会社ディスコ サファイアウェーハの加工方法
JP6196776B2 (ja) 2013-01-21 2017-09-13 株式会社ディスコ ウェーハの加工方法
JP6550926B2 (ja) * 2014-05-30 2019-07-31 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
JP2016051779A (ja) 2014-08-29 2016-04-11 株式会社ディスコ ウエーハの貼り合わせ方法及び貼り合わせワークの剥離方法
JP2017059586A (ja) 2015-09-14 2017-03-23 株式会社ディスコ ウェーハの加工方法
JP6563766B2 (ja) 2015-10-01 2019-08-21 株式会社ディスコ ウェーハの加工方法
JP2017069507A (ja) 2015-10-02 2017-04-06 旭化成株式会社 Ｌｅｄ用パタンウェハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0473930A (ja) * 1990-07-13 1992-03-09 Sumitomo Metal Ind Ltd ヘテロエピタキシャル成長用基板
JP2008290919A (ja) * 2007-05-28 2008-12-04 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
JP2014036231A (ja) * 2012-08-09 2014-02-24 Samsung Electronics Co Ltd 半導体素子の製造方法

Also Published As

Publication number Publication date
KR20210035743A (ko) 2021-04-01
JP7016032B2 (ja) 2022-02-04
US11626301B2 (en) 2023-04-11
CN112635298A (zh) 2021-04-09
US20210090914A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
US8836086B2 (en) Semiconductor light emitting chip and method for processing substrate
EP2156478B1 (en) Semiconductor light emitting device and method of manufacturing the same
JP5671982B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US7652299B2 (en) Nitride semiconductor light-emitting device and method for fabrication thereof
US20130161794A1 (en) Internally reformed substrate for epitaxial growth, internally reformed substrate with multilayer film, semiconductor device, bulk semiconductor substrate, and manufacturing methods therefor
KR101454821B1 (ko) 결정성막, 디바이스, 및, 결정성막 또는 디바이스의 제조방법
US20100006862A1 (en) Substrate for fabricating light emitting device and light emitting device fabricated therefrom
US8916904B2 (en) Semiconductor light emitting element, method for producing semiconductor light emitting element and light emitting device
JP4386142B2 (ja) 窒化物系半導体素子の製造方法
TWI420689B (zh) 製造發光元件的方法和因此製造的發光元件
JP2010056485A (ja) 発光素子、発光装置およびサファイア基板の加工方法
WO2020092722A9 (en) Method of obtaining a smooth surface with epitaxial lateral overgrowth
JP5646545B2 (ja) 半導体発光素子及びその製造方法
CN111129239B (zh) 紫外线发光元件
JP7016032B2 (ja) 半導体素子の製造方法
JP5258671B2 (ja) 窒化物系半導体素子の製造方法
US11094536B2 (en) Method of manufacturing semiconductor elements
KR20190112647A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP6963195B2 (ja) 半導体素子の製造方法
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
JP2009088270A (ja) 半導体素子の製造方法
US20120258285A1 (en) Substrate for fabricating light emitting device and light emitting device fabricated therefrom
US20230127257A1 (en) Method for removing a device using an epitaxial lateral overgrowth technique
JP4282743B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP5951732B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220106

R150 Certificate of patent or registration of utility model

Ref document number: 7016032

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150