JP2017010962A - デバイス基板およびデバイス基板の製造方法並びに半導体装置の製造方法 - Google Patents

Abstract

【課題】欠けショット部でインプリントする場合に、テンプレートと基板とに働く剪断力を抑制することができるデバイス基板を提供する。
【解決手段】実施形態によれば、素子を構成する膜を含む多層膜１２が基板１１上に配置されたデバイス基板１０が提供される。素子が配置される主面は、インプリント処理時にレジストが配置されるパターニング領域Ｒ_Pと、パターニング領域Ｒ_Pの周縁部からデバイス基板１０の端部までのベベル領域Ｒ_Bと、を有する。ベベル領域Ｒ_Bは、上面が、パターニング領域Ｒ_Pの上面に比して、デバイス基板１０の端部に向かって低くなる領域を有する。パターニング領域Ｒ_Pとベベル領域Ｒ_Bとの境界で、ベベル領域Ｒ_Bの上面のパターニング領域Ｒ_Pの上面に対する傾斜角が１０度以上９０度以下である。
【選択図】図１

Description

本発明の実施形態は、デバイス基板およびデバイス基板の製造方法並びに半導体装置の製造方法に関する。

ナノインプリント技術では、レジストを滴下した半導体ウェハ上に、テンプレートを接近させて、テンプレートの半導体ウェハ側主面に形成された凹凸パターンにレジストを充填し、レジストを硬化させる。そして、テンプレートを離型することで、半導体ウェハ上に凹凸パターンを形成する。

テンプレートの一部が半導体ウェハ外にはみ出してしまう欠けショット部では、ベベル面の平坦性が低く、各ショット位置で異なるベベル面を有している。そのため、テンプレートと半導体ウェハとの間のレジストの厚み（以下、ＲＬＴという）に膜厚差が生じる。ダイバイダイアライメント時にテンプレートを半導体ウェハに対して相対的に横方向に移動させるが、既に硬化した隣接する欠けショット部のＲＬＴにテンプレートが接触することによって、テンプレートと半導体ウェハとに剪断力が発生する。また、ＲＬＴが薄くなると、レジストが弾性体として振る舞うようになり、テンプレートと半導体ウェハとに働く剪断力が大きくなる。つまり、ベベル面の平坦性は、ダイバイダイアライメント時の剪断力に大きな影響を与える。

さらに、欠けショット部ではテンプレート自体の変形量も大きく、テンプレート変形量が予想し難い。その結果、半導体ウェハとインプリントパターンの重ね合わせ精度の悪化を引き起こす原因となっていた。

特開２００２−９３７４８号公報 特開２００１−２３０１６６号公報

本発明の一つの実施形態は、欠けショット部でインプリントする場合に、テンプレートと基板とに働く剪断力を抑制することができるデバイス基板およびデバイス基板の製造方法並びに半導体装置の製造方法を提供することを目的とする。

本発明の一つの実施形態によれば、素子を構成する膜を含む多層膜が基板上に配置されたデバイス基板が提供される。前記素子が配置される主面は、インプリント処理時にレジストが配置されるパターニング領域と、前記パターニング領域の周縁部から当該デバイス基板の端部までのベベル領域と、を有する。前記ベベル領域は、上面が、前記パターニング領域の上面に比して、当該デバイス基板の端部に向かって低くなる領域を有する。前記パターニング領域と前記ベベル領域との境界で、前記ベベル領域の上面の前記パターニング領域の上面に対する傾斜角が１０度以上９０度以下である。

図１は、実施形態によるデバイス基板の構造の一例を模式的に示す一部断面図である。 図２は、実施形態によるベベル領域の上面のパターニング領域の上面に対する傾斜の様子を模式的に示す断面図である。 図３−１は、実施形態によるデバイス基板の製造方法の手順の一例を模式的に示す一部断面図である（その１）。 図３−２は、実施形態によるデバイス基板の製造方法の手順の一例を模式的に示す一部断面図である（その２）。 図４−１は、比較例によるパターン形成方法の手順の一例を模式的に示す一部断面図である（その１）。 図４−２は、比較例によるパターン形成方法の手順の一例を模式的に示す一部断面図である（その２）。

以下に添付図面を参照して、実施形態にかかるデバイス基板およびデバイス基板の製造方法並びに半導体装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられるデバイス基板の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。

図１は、実施形態によるデバイス基板の構造の一例を模式的に示す一部断面図である。デバイス基板１０は、基板である半導体ウェハ１１上に、素子を形成するための複数の膜からなる多層膜１２が形成された構造を有する。デバイス基板１０の素子形成面側には、パターニング領域Ｒ_Pと、ベベル領域Ｒ_Bと、が設けられる。

パターニング領域Ｒ_Pは、円板状を有し、インプリント処理時にレジストが塗布される領域である。パターニング領域Ｒ_Pは、インプリント処理時にテンプレートが押印され、素子が形成される領域でもある。パターニング領域Ｒ_Pの上面は、平坦であり、パターニング領域Ｒ_P内のどの位置でも同じ高さを有する。また、パターニング領域Ｒ_Pでは、多層膜１２のうち最上層の膜は、マスク膜１２１、またはマスク膜１２１と図示しない密着膜との積層膜によって構成される。マスク膜１２１は、たとえば塗布型炭素膜であるＳＯＣ（Spin On Carbon）膜などによって構成される。

ベベル領域Ｒ_Bは、パターニング領域Ｒ_Pの外周部に設けられる。ベベル領域Ｒ_Bでは、デバイス基板１０の上面は、パターニング領域Ｒ_Pとの境界での位置に比して、デバイス基板１０の端部の位置の方が低くなっている。パターニング領域Ｒ_Pとの境界から端部に向かって、連続的に傾斜している場合もあれば、階段状に高さが減少し、段差部分がＲ面によって構成されるような場合もある。ベベル領域Ｒ_Bでは、パターニング領域Ｒ_Pとの境界付近を除いて、パターニング領域Ｒ_Pで最上層に配置されているマスク膜１２１、またはマスク膜１２１と密着膜との積層膜は形成されていない。すなわち、本実施形態では、ベベル領域Ｒ_Bの多層膜１２は、パターニング領域Ｒ_Pの多層膜１２に比して、最上層の膜から所定の層数の膜が除去されている。

上記したように、デバイス基板１０は、半導体ウェハ１１上に多層膜１２が形成された構造である。半導体ウェハ１１は、円板状のウェハ本体１１Ｍと、ウェハ本体１１Ｍの周縁部に設けられたラウンド形状のベベル部１１Ｂと、を備えている。デバイス基板１０のパターニング領域Ｒ_Pは、半導体ウェハ１１のウェハ本体１１Ｍと対応した領域にある。また、デバイス基板１０のベベル領域Ｒ_Bは、半導体ウェハ１１のベベル部１１Ｂと対応した領域にある。なお、半導体ウェハ１１として、単結晶のシリコンウェハのほかに、ゲルマニウムウェハ、ガリウムヒ素ウェハ、インジウムリンウェハ、インジウムヒ素ウェハなどを用いてもよい。また、基板として半導体ウェハ１１が例示されているが、このほかに、ガラスウェハ、セラミックウェハなどを用いてもよい。

多層膜１２は、半導体ウェハ１１の一方の主面側に形成される。多層膜１２は、たとえば素子を構成する金属膜、半導体膜または絶縁膜が積層されたものである。また、多層膜１２は、素子を形成するために必要なマスク膜などの膜を含んでいてもよい。多層膜１２は、ウェハ本体１１Ｍ上だけでなくベベル部１１Ｂ上にも形成される。ただし、膜の種類によってベベル部１１Ｂ上で除去されたり、除去されなかったりする。そのため、デバイス基板１０のベベル領域Ｒ_Bは、図のようにＲ面を有する階段状を有している。

本実施形態では、パターニング領域Ｒ_Pとベベル領域Ｒ_Bとの境界において、ベベル領域Ｒ_Bの上面は、パターニング領域Ｒ_Pの上面に対して、１０度以上９０度以下の傾斜角を有している。図２は、実施形態によるベベル領域の上面のパターニング領域の上面に対する傾斜の様子を模式的に示す断面図であり、（ａ）は傾斜角が１０度以上９０度以下の任意の角度である場合の断面図を示し、（ｂ）は傾斜角が９０度である場合の断面図を示している。

図２（ａ）に示されるように、デバイス基板１０のパターニング領域Ｒ_Pの上面を通る直線をＬ_Pとし、ベベル領域Ｒ_Bの上面を通る直線をＬ_Bとする。ベベル領域Ｒ_B上で、パターニング領域Ｒ_Pの上面を通る直線Ｌ_Pからベベル領域Ｒ_Bの上面を通る直線Ｌ_Bまでの角度θをベベル領域Ｒ_Bの上面の傾斜角という。ただし、図２（ｂ）のように、ベベル領域Ｒ_Bの上面の傾斜角θが９０度の場合は、パターニング領域Ｒ_Pの上面とベベル領域Ｒ_Bの上面とが平行で、高さが違う状態を指している。

ベベル領域Ｒ_Bの上面の傾斜角が１０度未満の場合には、後述する平坦化用のレジストを配置してインプリント処理によってパターニング領域Ｒ_Pを平坦化する場合に、パターニング領域Ｒ_Pに配置されたレジストがベベル領域Ｒ_Bまで漏洩してしまう。これによって、パターニング領域Ｒ_Pの周縁部での平坦性が悪化してしまう。そのため、ベベル領域Ｒ_Bの上面の傾斜角は１０度以上であることが望ましい。

また、ベベル領域Ｒ_Bの上面の傾斜角が９０度より大きい場合には、多層膜１２の最上層を構成するマスク膜１２１の下部が抉れる形状となる。このような形状のマスク膜１２１を用いてエッチング処理を行うと、パターニング領域Ｒ_Pの周縁部は、パターニング領域Ｒ_Pのその他の領域と比較してエッチングのされ方が異なってしまい望ましくない。そのため、ベベル領域Ｒ_Bの上面の傾斜角は９０度以下であることが望ましい。

また、デバイス基板１０の端部Ｅからベベル領域Ｒ_Bとパターニング領域Ｒ_Pとの境界Ｂ（パターニング領域Ｒ_Pの周縁部）までの距離は、使用されるテンプレートのサイズによって異なるが、欠けショット部でテンプレートを用いてインプリントを行った際に、厚さ方向のテンプレートの変形量を考慮して設定される。たとえば、３０ｍｍ前後のサイズを有するテンプレートの場合には、上記距離は３ｍｍ以内であることが望ましい。

つぎに、このようなデバイス基板１０の製造方法を含む半導体装置の製造方法について説明する。図３−１〜図３−２は、実施形態によるデバイス基板の製造方法の手順の一例を模式的に示す一部断面図である。まず、図３−１（ａ）に示されるように、デバイス基板１０上の全面に、加工対象に対して加工選択比を取ることができるマスク膜１２１を形成する。マスク膜１２１は、パターニング領域Ｒ_Pで所望の形状にパターニングを行う際のマスクとなる膜である。マスク膜１２１は、たとえばＳＯＣ膜などの有機膜によって構成される。なお、ここでは、後の工程でインプリント処理を実行する際にテンプレートとマスク膜１２１とを密着させる密着膜１２２を、マスク膜１２１上にさらに形成している。また、加工対象は、デバイス基板１０のパターニング領域Ｒ_Pに形成された多層膜１２の一部または全部となる。さらに、多層膜１２の種類は任意である。

ついで、図３−１（ｂ）に示されるように、ベベル領域Ｒ_B上のマスク膜１２１と密着膜１２２とを除去する。マスク膜１２１と密着膜１２２の除去は、ベベルＣＭＰ（Chemical Mechanical Polishing）法、ＥＢＲ（Edge Bead Removal）などを適用することができる。ベベルＣＭＰ法の場合には、ベベル領域Ｒ_Bと接触するように研磨パッドを配置して研磨を行うことによってマスク膜１２１と密着膜１２２とを除去する。また、ＥＢＲの場合には、シンナーなどの有機溶剤をベベル領域Ｒ_Bに供給し、マスク膜１２１と密着膜１２２とを溶解することによって、マスク膜１２１と密着膜１２２とを除去する。なお、マスク膜１２１と密着膜１２２の除去後、デバイス基板１０上に密着膜１２３を形成する。

このようにベベル領域Ｒ_Bのマスク膜１２１が除去されることで、パターニング領域Ｒ_Pとベベル領域Ｒ_Bとの間で、マスク膜１２１の厚さに相当する段差が生じる。このように段差を形成することで、各欠けショット部でのベベル領域Ｒ_Bの上面の位置が略同じとなる。その結果、後に行われるインプリント処理時のテンプレートとデバイス基板１０のベベル領域Ｒ_Bとの間の干渉、および後に行われるパターニング領域Ｒ_Pの平坦化の際に滴下されるレジストのベベル領域Ｒ_Bへの染み出しが抑制される。

一般的に、パターニング領域Ｒ_Pには素子が形成されるため、パターニング領域Ｒ_P内では段差（デバイス段差）が生じている。インプリント処理時には、パターニング領域Ｒ_P内は平坦化されていることが望ましい。そのため、図３−１（ｃ）〜（ｄ）に示されるように、パターニング領域Ｒ_Pのデバイス段差を解消するように平坦化を行う。

図３−１（ｃ）の例では、平坦なブランクテンプレートを用いたインプリント処理によって、パターニング領域Ｒ_Pの上面を平坦化する。具体的には、パターニング領域Ｒ_P上に平坦化用のレジストを滴下する。レジストは、たとえばインクジェット法によって滴下される。レジストは、たとえば光硬化性樹脂によって構成される。ついで、パターンが何も形成されていない、すなわち凹凸パターンを有さないブランクテンプレートを、パターニング領域Ｒ_Pの上面から所定の距離となるように近付ける。その後、所定の波長の光（たとえば紫外線）をレジストに照射して、レジストを硬化させる。そして、ブランクテンプレートを離型することによって、パターニング領域Ｒ_Pの上面が平坦化されたレジストパターン１２４が得られる。

その後、図３−１（ｄ）に示されるように、ＲＩＥ（Reactive Ion Etching）法などのドライエッチング法によって、エッチバックを行う。これによって、レジストパターン１２４と密着膜１２３とが除去されるとともに、デバイス基板１０のパターニング領域Ｒ_Pに形成されたマスク膜１２１の上面が平坦化される。また、ベベル領域Ｒ_Bの上面の傾斜角は、パターニング領域Ｒ_Pの上面に対して、１０度以上９０度以下となる。

なお、平坦化方法としては、上記したブランクテンプレートを用いた方法以外の方法を使用してもよい。たとえば、ＣＭＰ法によってパターニング領域Ｒ_Pのマスク膜の上面を平坦化してもよい。また、パターニング領域Ｒ_Pのマスク膜上にレジストなどをスピンコート法などによって塗布した後、ドライエッチング法などでエッチバックすることでパターニング領域Ｒ_Pのマスク膜の上面を平坦化してもよい。

ついで、図３−２（ａ）に示されるように、デバイス基板１０上に積層膜１２５と密着膜１２６とを形成し、さらにデバイス基板１０のパターニング領域Ｒ_P上にレジスト１２７を滴下する。積層膜１２５としては、たとえば塗布型炭素膜とＳＯＧ（Spin On Glass）膜との積層膜を用いることができる。微細加工プロセスでは、サイズの微細化とともにレジストが薄膜化され、さらに加工パターンのアスペクト比（パターン寸法と深さの比）が増大すると、エッチング速度が低下するマイクロローディング効果が生じる。これによって、エッチング時間が長くなり、レジストが後退するようになる。そのため、パターンを形成するレジストとマスクとを別種の材料で構成した積層膜１２を用いることによって、上記したマイクロローディング効果を抑制している。

その後、図３−２（ｂ）に示されるように、凹凸パターンが形成されたテンプレート２１を、テンプレート２１の凹凸パターン形成面とデバイス基板１０の上面とが所定の距離となるように、パターニング領域Ｒ_Pのレジスト１２７が滴下されたショット領域上に配置する。所定の距離は、テンプレート２１にレジスト１２７が接触する距離以下である。

ついで、ダイバイダイアライメントによってショット領域とテンプレート２１とをより正確に位置合わせする。デバイス基板１０の全周にわたって、ベベル領域Ｒ_Bの上面がパターニング領域Ｒ_Pの上面に対して１０度以上９０度以下の角度を有するように、ベベル領域Ｒ_Bの上面の形状が制御されている。また、ベベル領域Ｒ_Bでマスク膜１２１が除去されている。つまり、ベベル領域Ｒ_Bには、テンプレート２１の移動を遮るような構造物が存在しない。そのため、基板面に平行な方向にデバイス基板１０とテンプレート２１とを相対的に移動させた際のデバイス基板１０とテンプレート２１とに生じる剪断力を抑制することができ、重ね合わせ精度を向上させることができる。また、インプリント処理時にテンプレート２１がベベル領域Ｒ_Bに接触し、テンプレート２１とデバイス基板１０とが干渉してしまうことを防ぐことができる。

毛細管現象によってテンプレート２１の凹部にレジスト１２７が充填された後、レジスト１２７に所定の波長の光を照射することによって、レジスト１２７を硬化させる。そして、テンプレート２１を離型する。これによって、図３−２（ｃ）に示されるように、テンプレート２１に形成された凹凸パターンとは凹凸が逆転したレジストパターン１２７ａが形成される。すべてのショット領域についてレジストパターン１２７ａが形成されると、レジストパターン１２７ａをマスクとして、ドライエッチング法によってマスク膜１２１をパターニングする。また、パターニングされたマスク膜１２１をマスクとして、さらに多層膜１２中の加工対象をドライエッチング法によってエッチングする。以上によって、半導体装置の製造方法が終了する。

つぎに、比較例と比較した場合の実施形態の効果について説明する。図４−１〜図４−２は、比較例によるパターン形成方法の手順の一例を模式的に示す一部断面図である。図３−１（ａ）と同様に、デバイス基板１０上の全面に、加工対象に対して加工選択比を取ることができるマスク膜１２１を形成する。マスク膜１２１は、パターニング領域Ｒ_Pで所望の形状にパターニングを行う際のマスクとなる膜である。マスク膜１２１は、たとえばＳＯＣ膜などの有機膜によって構成される。

ついで、図４−１（ａ）に示されるように、デバイス基板１０のパターニング領域Ｒ_Pのデバイス段差を解消するように平坦化を行う。この例では、パターニング領域Ｒ_P上に、平坦化用のレジストを滴下し、凹凸パターンを有さないブランクテンプレートを、パターニング領域Ｒ_Pの上面から所定の距離となるように近付ける。その後、所定の波長の光（たとえば紫外線）をレジストに照射して、レジストを硬化させる。そして、ブランクテンプレートを離型することによって、パターニング領域Ｒ_Pの上面が平坦化されたレジストパターン１２４が形成される。

ただし、比較例では、マスク膜１２１がベベル領域Ｒ_Bにも形成されているため、インプリント処理時にレジストは、パターニング領域Ｒ_Pからベベル領域Ｒ_Bへと漏洩してしまう。その結果、パターニング領域Ｒ_Pの周縁部では徐々にレジストの膜厚が薄くなる。つまり、パターニング領域Ｒ_Pの全域で平坦化されなくなってしまう。また、このレジストの漏洩はデバイス基板１０の全周にわたって均一ではなく、場所によって漏洩の度合いが異なっている。

その後、図４−１（ｂ）に示されるようにドライエッチングによってエッチバックが行われる。これによって、マスク膜１２１は所定の厚さだけエッチングされる。ただし、レジストがパターニング領域Ｒ_Pの周縁部で厚さが薄くなっているのに合わせて、エッチバック後のパターニング領域Ｒ_Pでも周縁部のマスク膜１２１の厚さが薄くなっている。その結果、パターニング領域Ｒ_P全体は平坦化していない状態となる。また、パターニング領域Ｒ_Pとベベル領域Ｒ_Bとでマスク膜１２１が連続して存在しているため、パターニング領域Ｒ_Pの上面に対するベベル領域Ｒ_Bの上面の傾斜角は１０度未満の低い角度を有する。さらに、上記したようにレジストの漏洩の度合いが場所によって異なるので、パターニング領域Ｒ_Pの周縁部とベベル領域Ｒ_Bでのマスク膜１２１の厚さは不均一となっている。

ついで、図４−１（ｃ）に示されるように、デバイス基板１０上に有機多層膜１２５と密着膜１２６とを塗布し、さらにデバイス基板１０のパターニング領域Ｒ_P上にレジスト１２７を滴下する。その後、図４−２（ａ）に示されるように、凹凸パターンが形成されたテンプレート２１を、テンプレート２１の凹凸パターン形成面とデバイス基板１０の上面とが所定の距離となるように、パターニング領域Ｒ_Pのレジスト１２７が滴下されたショット領域上に配置する。所定の距離は、テンプレート２１にレジスト１２７が接触する距離以下である。ついで、ダイバイダイアライメントによってショット領域とテンプレート２１とをより正確に位置合わせする。

毛細管現象によってテンプレート２１の凹部にレジスト１２７が充填された後、レジスト１２７に所定の波長の光を照射することによって、レジスト１２７を硬化させる。そして、図４−２（ｂ）に示されるように、テンプレート２１を離型することによって、レジストパターン１２７ａが形成される。すべてのショット領域についてレジストパターン１２７ａが形成されると、レジストパターン１２７ａをマスクとして、ドライエッチング法によってマスク膜１２１をパターニングする。また、パターニングされたマスク膜１２１をマスクとして、多層膜１２中の加工対象をドライエッチング法によってエッチングする。以上によって、半導体装置の製造方法が終了する。

インプリント処理時に、欠けショット部では、ベベル領域Ｒ_Bの平坦性が低く、ベベル領域Ｒ_Bの上面の高さ（位置）は各ショット位置で異なるため、テンプレート２１とデバイス基板１０との間のレジストパターン１２７ａの厚さ（ＲＬＴ）に膜厚差が生じる。

また、ダイバイダイアライメント時にテンプレート２１をデバイス基板１０に対して相対的に横方向に移動させると、テンプレート２１がパターニング領域Ｒ_Pの周縁部上の不均一な厚さのマスク膜１２１と接触する。その結果、テンプレート２１とデバイス基板１０とに剪断力が発生する。特に、ＲＬＴが薄くなると、レジスト１２７が弾性体として振る舞うようになり、テンプレート２１とデバイス基板１０とに働く剪断力が大きくなる。さらに、インプリント処理時にパターニング領域Ｒ_Pの周縁部またはベベル領域Ｒ_Bに合わせてテンプレート２１が傾くと、テンプレート２１の端部がベベル領域Ｒ_Bと干渉する場合が発生する。以上のような要因が組み合わさり、デバイス基板１０とテンプレート２１との重ね合わせ精度の悪化が引き起こされてしまう。

これに対して、本実施形態では、デバイス基板１０のベベル領域Ｒ_Bのマスク膜１２１を除去し、パターニング領域Ｒ_Pに対するベベル領域Ｒ_Bの上面の傾斜角を１０度以上９０度以下となるようにした。これによって、ベベル領域Ｒ_Bを構成する面の形状がデバイス基板１０の周縁部にわたって略同一形状となるように制御される。その結果、欠けショット部でのテンプレート２１とデバイス基板１０との間の干渉を回避することができる。また、パターニング領域Ｒ_Pの平坦化工程でパターニング領域Ｒ_Pの平坦性が向上するので、ＲＬＴのむらが抑制される。その結果、ダイバイダイアライメント時の剪断力が小さくなり、重ね合わせ精度を高めることができるという効果も有する。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ デバイス基板、１１ 半導体ウェハ、１１Ｂ ベベル部、１１Ｍ ウェハ本体、１２ 多層膜、２１ テンプレート、１２１ マスク膜、１２２，１２３，１２６ 密着膜、１２４ レジストパターン、１２５ 積層膜、１２７ レジスト、１２７ａ レジストパターン、Ｒ_B ベベル領域、Ｒ_P パターニング領域。

Claims (5)

1. 素子を構成する膜を含む多層膜が基板上に配置されたデバイス基板であって、
   前記素子が配置される主面は、
   インプリント処理時にレジストが配置されるパターニング領域と、
   前記パターニング領域の周縁部から当該デバイス基板の端部までのベベル領域と、
   を有し、
   前記ベベル領域は、上面が、前記パターニング領域の上面に比して、当該デバイス基板の端部に向かって低くなる領域を有し、
   前記パターニング領域と前記ベベル領域との境界で、前記ベベル領域の上面の前記パターニング領域の上面に対する傾斜角が１０度以上９０度以下であるデバイス基板。
2. 前記パターニング領域の前記周縁部から当該デバイス基板の前記端部までの距離は、３ｍｍ以下である請求項１に記載のデバイス基板。
3. 前記ベベル領域の多層膜は、前記パターニング領域の多層膜のうち最上層の膜を含む１層以上の膜が除去されている請求項１に記載のデバイス基板。
4. 素子を構成する膜を含む多層膜が基板上に配置されたデバイス基板上の全面に第１膜を形成し、
   前記デバイス基板のインプリント処理時にレジストが配置されるパターニング領域の周縁部から前記デバイス基板の端部までのベベル領域の前記第１膜を除去し、
   前記パターニング領域上の前記第１膜の上面を平坦化するデバイス基板の製造方法。
5. 素子を構成する膜を含む多層膜が基板上に配置されたデバイス基板上の全面に第１膜を形成し、
   前記デバイス基板のインプリント処理時にレジストが配置されるパターニング領域の周縁部から前記デバイス基板の端部までのベベル領域の前記第１膜を除去し、
   前記パターニング領域上の前記第１膜の上面を平坦化し、
   前記第１膜上に第１レジストを滴下し、
   凹凸パターンが形成された第１テンプレートを、前記第１レジストを介して前記第１膜から所定の距離となるように配置しながら、前記第１レジストを硬化してレジストパターンを形成し、
   前記レジストパターンをマスクとして前記多層膜を加工する半導体装置の製造方法。

Images