JP7027200B2 - レプリカテンプレートの製造方法、及び半導体装置の製造方法 - Google Patents
レプリカテンプレートの製造方法、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7027200B2 JP7027200B2 JP2018043209A JP2018043209A JP7027200B2 JP 7027200 B2 JP7027200 B2 JP 7027200B2 JP 2018043209 A JP2018043209 A JP 2018043209A JP 2018043209 A JP2018043209 A JP 2018043209A JP 7027200 B2 JP7027200 B2 JP 7027200B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- substrate
- mask
- mesa portion
- fine pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 76
- 239000000463 material Substances 0.000 claims description 10
- 238000002360 preparation method Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 230000007261 regionalization Effects 0.000 claims 3
- 238000000034 method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Description
図1は、実施形態にかかるレプリカテンプレート10の構成例を示す図である。図1の上段はレプリカテンプレート10の断面図であり、下段はレプリカテンプレート10の平面図である。
次に、図3を用いて、レプリカテンプレート10の製造工程の例について説明する。図3は、実施形態にかかるレプリカテンプレート10の製造工程の手順の一例を示すフロー図である。
次に、実施形態のレプリカテンプレート10の使用例として、半導体装置の製造工程の例について説明する。レプリカテンプレート10は、インプリント装置にインストールされ、半導体装置の製造工程に用いられる。まずは、図4を用いて、インプリント装置1の構成例について説明する。図4は、インプリント装置1の構成例を示す図である。
次に、図6および図7を用いて、マスタテンプレート20の製造工程の例について説明する。マスタテンプレート20の製造工程の例として、以下、凹部24を先に形成する例と、微細パターン25を先に形成する例との2つの例を示す。
図6は、実施形態にかかるマスタテンプレート20の製造工程の手順の一例を示すフロー図である。図6は、凹部24を先に形成する例を示す。
図7は、実施形態にかかるマスタテンプレート20の製造工程の手順の他の例を示すフロー図である。図7は、微細パターン25を先に形成する例を示す。
次に、図8を用いて、比較例のレプリカテンプレートの製造工程の例について説明する。図8は、比較例にかかるレプリカテンプレートの製造工程の手順の一例を示すフロー図である。
Claims (3)
- 第1面に前記第1面から突出した第1のメサ部を有する基板を準備する基板準備ステップと、
前記基板の前記第1のメサ部上に、上面視で前記第1のメサ部より小さな領域を持つ凸部、および前記凸部上に配置される微細パターンを有する第1マスクパターンを形成するマスクパターン形成ステップと、
前記第1マスクパターンの前記凸部の形状を前記基板に転写して、前記第1のメサ部上に、上面視で前記第1のメサ部より小さな領域を持つ第2のメサ部を形成するメサ部形成ステップと、
前記第1マスクパターンの前記微細パターンの形状を前記基板に転写して前記第2のメサ部上に微細パターンを形成する微細パターン形成ステップと、を含み、
前記マスクパターン形成ステップでは、
第2面に形成された凹部および前記凹部の底部から更に深さ方向に伸びる微細パターンを有するマスタテンプレートを、前記基板の前記第1のメサ部に滴下または塗布されたマスク材に押印して前記第1マスクパターンを形成する、
レプリカテンプレートの製造方法。 - 第1面に前記第1面から突出した第1のメサ部を有する基板を準備する基板準備ステップと、
前記基板の前記第1のメサ部上に、上面視で前記第1のメサ部より小さな領域を持つ凸部、および前記凸部上に配置される微細パターンを有する第1マスクパターンを形成するマスクパターン形成ステップと、
前記第1マスクパターンの前記凸部の形状を前記基板に転写して、前記第1のメサ部上に、上面視で前記第1のメサ部より小さな領域を持つ第2のメサ部を形成するメサ部形成ステップと、
前記第1マスクパターンの前記微細パターンの形状を前記基板に転写して前記第2のメサ部上に微細パターンを形成する微細パターン形成ステップと、を含み、
前記基板準備ステップでは、
前記第1面と前記第1のメサ部との上にマスク膜が形成された前記基板を準備し、
前記メサ部形成ステップでは、
前記第1マスクパターンの前記凸部の形状を前記マスク膜に転写して第2マスクパターンを形成し、前記凸部の形状が転写された前記第2マスクパターンをマスクとして前記基板に前記凸部を転写し、
前記微細パターン形成ステップでは、
前記第1マスクパターンの前記微細パターンの形状を前記第2マスクパターンに転写し、前記微細パターンの形状が転写された前記第2マスクパターンをマスクとして前記基板に前記微細パターンを転写する、
レプリカテンプレートの製造方法。 - 第1面に前記第1面から突出した第1のメサ部を有する基板を準備する基板準備ステップと、
前記基板の前記第1のメサ部上に、上面視で前記第1のメサ部より小さな領域を持つ凸部、および前記凸部上に配置される微細パターンを有する第1マスクパターンを形成するマスクパターン形成ステップと、
前記第1マスクパターンの前記凸部の形状を前記基板に転写して、前記第1のメサ部上に、上面視で前記第1のメサ部より小さな領域を持つ第2のメサ部を形成するメサ部形成ステップと、
前記第1マスクパターンの前記微細パターンの形状を前記基板に転写して前記第2のメサ部上に微細パターンを形成する微細パターン形成ステップと、を行い、
更に前記マスクパターン形成ステップでは、
第2面に形成された凹部および前記凹部の底部から更に深さ方向に伸びる微細パターンを有するマスタテンプレートを、前記基板の前記第1のメサ部に滴下または塗布されたマスク材に押印して前記第1マスクパターンを形成して、前記第1面上の前記第1のメサ部、前記第1のメサ部上の前記第2のメサ部、および前記第2のメサ部上の前記微細パターンを有するレプリカテンプレートを製造し、
半導体基板上に被加工膜を形成し、
前記被加工膜上にマスク材を滴下または塗布し、
前記マスク材と前記レプリカテンプレートの前記微細パターン側の面とが対向するように前記レプリカテンプレートを前記マスク材に押印して前記微細パターンを転写し、
前記微細パターンが転写された前記マスク材をマスクにして前記被加工膜を加工する、
半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018043209A JP7027200B2 (ja) | 2018-03-09 | 2018-03-09 | レプリカテンプレートの製造方法、及び半導体装置の製造方法 |
US16/107,982 US11061324B2 (en) | 2018-03-09 | 2018-08-21 | Manufacturing method of replica template, manufacturing method of semiconductor device, and master template |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018043209A JP7027200B2 (ja) | 2018-03-09 | 2018-03-09 | レプリカテンプレートの製造方法、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019160926A JP2019160926A (ja) | 2019-09-19 |
JP7027200B2 true JP7027200B2 (ja) | 2022-03-01 |
Family
ID=67843809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018043209A Active JP7027200B2 (ja) | 2018-03-09 | 2018-03-09 | レプリカテンプレートの製造方法、及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11061324B2 (ja) |
JP (1) | JP7027200B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7395303B2 (ja) * | 2019-09-30 | 2023-12-11 | キヤノン株式会社 | インプリント用モールド、インプリント方法および物品の製造方法 |
JP7438904B2 (ja) * | 2020-09-17 | 2024-02-27 | キオクシア株式会社 | テンプレート、テンプレートの製造方法、及び半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010137538A (ja) | 2008-11-13 | 2010-06-24 | Toppan Printing Co Ltd | インプリントモールド製造方法およびインプリントモールド |
JP2014007361A (ja) | 2012-06-27 | 2014-01-16 | Dainippon Printing Co Ltd | ナノインプリント用テンプレートの製造方法及びテンプレート |
WO2017204260A1 (ja) | 2016-05-25 | 2017-11-30 | 大日本印刷株式会社 | テンプレート及びテンプレートブランクス、並びにインプリント用テンプレート基板の製造方法、インプリント用テンプレートの製造方法、及び、テンプレート |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2193905A1 (en) * | 1996-12-24 | 1998-06-24 | Luc Ouellet | Integrated processing for an etch module |
US20070068898A1 (en) * | 2005-09-29 | 2007-03-29 | Lorenz Glen D | Multi-level etching method and product |
JP4854383B2 (ja) | 2006-05-15 | 2012-01-18 | アピックヤマダ株式会社 | インプリント方法およびナノ・インプリント装置 |
JP5377053B2 (ja) * | 2009-04-17 | 2013-12-25 | 株式会社東芝 | テンプレート及びその製造方法、並びにパターン形成方法 |
JP2013193454A (ja) | 2012-03-23 | 2013-09-30 | Fujifilm Corp | マスターモールドの製造方法およびモールドの製造方法並びにそれらに使用される表面加工方法 |
JP5942551B2 (ja) | 2012-04-03 | 2016-06-29 | 大日本印刷株式会社 | ナノインプリント用マスターテンプレート及びレプリカテンプレートの製造方法 |
JP5804160B2 (ja) * | 2013-09-19 | 2015-11-04 | 大日本印刷株式会社 | インプリント方法およびインプリントモールドの製造方法 |
-
2018
- 2018-03-09 JP JP2018043209A patent/JP7027200B2/ja active Active
- 2018-08-21 US US16/107,982 patent/US11061324B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010137538A (ja) | 2008-11-13 | 2010-06-24 | Toppan Printing Co Ltd | インプリントモールド製造方法およびインプリントモールド |
JP2014007361A (ja) | 2012-06-27 | 2014-01-16 | Dainippon Printing Co Ltd | ナノインプリント用テンプレートの製造方法及びテンプレート |
WO2017204260A1 (ja) | 2016-05-25 | 2017-11-30 | 大日本印刷株式会社 | テンプレート及びテンプレートブランクス、並びにインプリント用テンプレート基板の製造方法、インプリント用テンプレートの製造方法、及び、テンプレート |
Also Published As
Publication number | Publication date |
---|---|
US20190278167A1 (en) | 2019-09-12 |
JP2019160926A (ja) | 2019-09-19 |
US11061324B2 (en) | 2021-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4892026B2 (ja) | パターン形成方法 | |
US11837469B2 (en) | Imprint apparatus, imprint method, and method of manufacturing semiconductor device | |
JP6300459B2 (ja) | インプリント装置およびインプリント方法、それを用いた物品の製造方法 | |
US20190146334A1 (en) | Template substrate, manufacturing method, and pattern forming method | |
KR102038183B1 (ko) | 임프린트 장치, 물품 제조 방법, 임프린트 방법, 및 배열 패턴의 정보 획득 방법 | |
JP7027200B2 (ja) | レプリカテンプレートの製造方法、及び半導体装置の製造方法 | |
JP2011091307A (ja) | パターン形成方法 | |
JP2016004794A (ja) | インプリント方法、インプリント装置、および物品の製造方法 | |
JP2021072440A (ja) | スーパーストレートチャック、その使用方法、および物品の製造方法 | |
US8772179B2 (en) | Pattern forming method, pattern forming apparatus, and method for manufacturing semiconductor device | |
WO2019163565A1 (ja) | インプリント方法、インプリント装置、モールドの製造方法、および、物品の製造方法 | |
JP5275419B2 (ja) | パターン形成方法 | |
TW201735105A (zh) | 壓印設備,壓印方法及製造物品的方法 | |
JP2019216143A (ja) | 型を用いて基板上の組成物を成形する成形装置、および物品の製造方法 | |
JP6762853B2 (ja) | 装置、方法、及び物品製造方法 | |
JP7241623B2 (ja) | 形成方法、および物品の製造方法 | |
JP6279430B2 (ja) | テンプレート、テンプレート形成方法および半導体装置の製造方法 | |
JP2013161866A (ja) | インプリント方法およびテンプレート | |
JP7041545B2 (ja) | インプリント装置、物品の製造方法及びモールド | |
JP2021125606A (ja) | インプリント装置、インプリント方法及び物品の製造方法 | |
JP2019117844A (ja) | モールド、レプリカモールド、インプリント装置、および物品製造方法 | |
JP6036865B2 (ja) | インプリント用モールド | |
JP2024003899A (ja) | インプリントシステム、基板、インプリント方法、レプリカモールド製造方法及び、物品の製造方法 | |
JP2020177979A (ja) | モールド作製方法、および物品の製造方法 | |
JP2024001577A (ja) | テンプレート、パターン形成方法、および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220216 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7027200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |