JP4861044B2 - 基板の加工方法、パターン領域を有する部材の製造方法 - Google Patents

基板の加工方法、パターン領域を有する部材の製造方法 Download PDF

Info

Publication number
JP4861044B2
JP4861044B2 JP2006114097A JP2006114097A JP4861044B2 JP 4861044 B2 JP4861044 B2 JP 4861044B2 JP 2006114097 A JP2006114097 A JP 2006114097A JP 2006114097 A JP2006114097 A JP 2006114097A JP 4861044 B2 JP4861044 B2 JP 4861044B2
Authority
JP
Japan
Prior art keywords
layer
pattern
region
substrate
imprint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006114097A
Other languages
English (en)
Other versions
JP2007287951A (ja
Inventor
敦則 寺崎
淳一 関
一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006114097A priority Critical patent/JP4861044B2/ja
Publication of JP2007287951A publication Critical patent/JP2007287951A/ja
Application granted granted Critical
Publication of JP4861044B2 publication Critical patent/JP4861044B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、基板の加工方法、パターン領域を有する部材の製造方法に関し、特に被加工物にパターンを形成する基板の加工方法に関するものである。
近年、モールド上の微細な構造を樹脂や金属等の被加工部材に転写する微細加工技術が開発され、注目を集めている。
この技術は、ナノインプリントあるいはナノエンボッシングなどと呼ばれ、数nmオーダーの分解能を持つため、ステッパ、スキャナ等の光露光機に代わる次世代の半導体製造技術としての期待が高まっている。
さらに、立体構造をウエハレベルで一括加工可能なため、フォトニッククリスタル等の光学素子、μ−TAS(Micro Total Analysis System)などのバイオチップの製造技術、等として幅広い分野への応用が期待されている。
このような加工技術は、例えば非特許文献1に紹介されているように、半導体製造技術に適用する場合には以下のように行われる。
基板(例えば半導体ウエハ)上に光硬化型の樹脂層を有するワークに対して、当該樹脂に所望の凹凸パターンが形成されたモールドを押し当て、紫外光を照射することで樹脂を硬化させる。
これにより、樹脂層に上記パターンが転写されるので、この樹脂層をマスク層としてエッチング等を行い、基板へのパターン形成が行われる。
以下、この樹脂層のことをインプリント層と呼ぶ。
また、半導体のリソグラフィーにインプリントを用いる場合、製造するチップの大きさにあわせてモールドを作り、ウエハ上を逐次転写するステップアンドリピート方式が適していると考えられている。
これは、モールドの描画精度の維持、重ね合せ時の歪み(熱歪み)などの制御が比較的容易であることによる。
基板501上に転写されたインプリント層502には、パターンの下地に一般に残膜503が存在する(図5(a)参照)。これを除去することにより、基板の加工を行うためのマスク層が完成する。以下、このマスク層をエッチングバリアと呼ぶ。
従来において、このようなエッチングバリアを形成するに際し、例えば特許文献1に開示されている技術では、UV硬化樹脂のみを単層で用い、全面をエッチングすることによりエッチングバリアを形成している(図5(b)参照)。
このような方法によることを、本明細書では単層プロセスと呼ぶことにする。
また、全面をエッチングして均等に膜厚を減らす処理のことを、本明細書ではエッチバックと呼ぶ。
また、特許文献2では、インプリント層を形成する前に下地層701を形成するプロセスが提案されている。
この方法では、インプリント層と下地層はエッチング選択比の取れる材料の組み合わせを用いており、インプリント層をエッチバックして残膜を除去した後、それをマスクに下地層をエッチングすることによりエッチングバリアを得る(図7)。
このように下地層を形成する方法を本明細書では2層プロセスと呼ぶことにする。
これらに対し、例えば非特許文献2では、インプリント層とエッチング選択比の取れる材料を用いて反転パターンを形成する方法が紹介されている。
この方法では、インプリント層の上に、インプリント層とエッチング選択比の取れる材料による反転層801を塗布し、インプリント層の凸部が露出するまでエッチバックを行う。最後に、インプリント層の凹部に埋め込まれた反転層をマスクに、インプリント層をエッチングする(図8参照)。
このようなプロセスを本明細書では反転プロセスと呼ぶことにする。この方法では、エッチングバリアはより垂直な加工形状となり、かつ寸法精度も高くなるとされている。
また、特許文献3では、反転層にUV硬化樹脂を用い、パターンの存在しない平坦なモールドでインプリントをすることにより、反転層を平坦化し膜厚を均一にする方法が提案されている。これを本明細書ではブランクインプリントと呼ぶ。
特開2000−194142号公報 US6,344,960 B1 US2004/0211754 A1 Stephan Y.Chou et.al., Appl.Phys.Lett,Vol.67,Issue 21,pp.3114−3116(1995) SPIE Microlithography Conference, February 2005
しかしながら、上記従来例における各プロセスには、以下のような問題があった。
例えば、上記特許文献1の単層プロセスを実際に行うと、樹脂層に形成されたパターンは上部のエッジが落ちて三角の形状となってしまい(図6参照)、このエッチングバリアによる基板の加工において、垂直性、及び加工精度を得るのは困難となる場合がある。
また、上記特許文献2の2層プロセスを用いても、インプリント層のエッチバック工程で既にパターンの上部のエッジが落ちた形状になってしまっているため、下地層に転写されるパターンの精度も悪化してしまう場合がある。
また、上記非特許文献2の反転プロセスにも、つぎのような問題が生じる。
このような反転プロセスでの反転層のエッチバックは、インプリント層の凸面が露出するまで行わなければならない。
反転層の塗布膜厚を面内で理想的に均一にするのは難しく、さらにインプリント層のパターンの疎密によっても変化する。
エッチング時間は反転層の膜厚が最も厚い箇所に合わせなければならないが、その一方で、反転層の膜厚の薄い箇所では、インプリント層の凹部に埋め込まれた反転層が消失してしまい、パターンが消滅してしまう場合がある(図9参照)。また、上記特許文献3のブランクインプリントによっても、反転層に用いる材料はUV硬化樹脂に限られてしまうので、材料の選択肢が非常に少ないという問題を有している。
また、この方法を用いる場合、以下に示すような問題もある。1ショット分のインプリントを行った際、図10に示すように、ショット外に樹脂が押し出され、モールド1001の縁に沿うように基板501にはみ出し部分1002を形成してしまう場合がある。
この部分は、例えば502の部分として示されるように、ショット内の有効パターン(本明細書では、実パターンと呼ぶ)の領域1003におけるインプリント層の膜厚よりも厚い場合が多く、しかもその高さの制御は難しい。
半導体リソグラフィーにインプリントを用いる場合、ステップアンドリピート方式が適していると言われているが、それは、はみ出し部分1002が各ショットに形成されることを意味する。
これに対してウエハ全面で一括のブランクインプリントを行う場合、はみ出し部分1002を完全に埋め込めるような、非常に厚膜の反転層を形成しなければならない。
この状態で、実パターン領域のインプリント層の膜厚と同じオーダーの膜厚制御を行うことは困難である。
また、厚膜の反転層を均質に形成することは難しい、反転層のエッチバックに多大な時間がかかる等の問題もある。
このようなことから、1ショットごとのステップアンドリピートでブランクインプリントを行わなければならなくなるが、これはスループットを下げてしまうことになる。
また、はみ出し部分1002がある場合、ブランクモールド1101は、パターニングに用いたモールド1001よりも必然的に小さくなる。これにより、インプリント層のはみ出し部分1002の近傍に、反転層によるはみ出し部分1102が形成されてしまう場合がある(図11参照)。
また、前記はみ出し部分には他の問題もある。
第一に、基板のエッチング後に、エッチングバリアは除去されなければならないが、はみ出し部分は実パターンよりも除去に時間がかかるということである。
エッチングバリアの除去は、通常はアッシング等によるドライ処理によって行うが、はみ出し部分を完全に除去するためには、実パターン領域に対して過剰なアッシングを実施することになる。
これは、スループットを下げるのみならず、デバイスに多大なプラズダメージを与える可能性がある。
第二に、はみ出し部分の近傍と、はみ出し部分から離れたところでエッチングの特性が変化してしまう可能性がある。
実パターンの凹凸が例えば数十nm〜数百nm程度であるのに対し、はみ出し部分1002の厚さは数μm以上になる場合がある。
このように、実パターンと比較してはるかに大きいオーダーの突起状の構造が近傍に存在する場合、エッチング中のプラズマの電界分布を乱したり、エッチングガスの流れを妨げてしまったりする場合がある。
また、エッチングは化学的な反応を含むため、インプリント層と反転層のような異種材料間では、エッチングガスの消費率が異なる。
そのため、インプリント層と反転層の面積の相対比が異なる領域同士では、エッチングガスと反応生成物のバランスが変化することから、一般的にエッチング性能が若干変化する。
はみ出し部分1002が実パターンのインプリント層よりもはるかに膜厚の厚い立体構造を持つ場合、インプリント層の露出面積は非常に大きくなり、はみ出し部分近傍で、エッチング性能の多大な変化を引き起こす場合がある。
本発明は、上記課題に鑑み、パターン形成領域におけるパターンの部分的消失を防ぐことができ、パターン形成領域からはみ出した、はみ出し部分を容易に除去することが可能となる基板の加工方法、パターン領域を有する部材の製造方法を提供することを目的とするものである。
本発明は上記課題を解決するため、次のように構成した基板の加工方法、パターン領域を有する部材の製造方法を提供するものである。
本発明の基板の加工方法は、基板上に、凹凸パターンが形成されたパターン形成領域と、該パターン形成領域からはみ出した、はみ出し領域とが形成された第1の層を有する部材を準備する工程と、
前記第1の層における前記パターン形成領域と前記はみ出し領域とを含む層上に、前記パターン形成領域の凹凸パターンにおける凹部を埋めるように第2の層を形成する工程と、
前記第1の層を、前記はみ出し領域のみが露出し、前記パターン形成領域の凸部は露出していない状態まで、機械的除去加工によって平坦化する工程と、
前記第2の層をマスクとして、前記はみ出し領域を前記パターン形成領域の凹凸パターンにおける凹部と同じ膜厚までエッチングする工程と、
前記エッチングされたはみ出し領域を含む前記第2の層上に、第3の層を形成する工程と、
前記第3の層の表面を化学的機械的研磨によって平坦化する工程と、
を有することを特徴とする。
また、本発明の基板の加工方法は、前記平坦化する工程において、前記第3の層の表面を前記化学的機械的研磨によって、前記パターン形成領域の凹凸パターンにおける凸部が露出するまで加工した後、前記第3の層をマスクとして前記基板をエッチングすることを特徴とする。
また、本発明の基板の加工方法は、前記第1の層を有する部材を準備する工程において、前記パターン形成領域の凹凸パターンを、型成形によって形成することを特徴とする。
また、本発明の基板の加工方法は、前記第1の層を、アクリル系、あるいはエポキシ系のUV硬化樹脂、熱硬化性樹脂、熱可塑性樹脂のいずれかによって形成することを特徴とする。
また、本発明の基板の加工方法は、前記第2の層を、無機SOGあるいは有機SOGにおけるSiOをベースとした材料、またはSiを含有するレジストによる材料のいずれかによって形成することを特徴とする。
また、本発明のパターン領域を有する部材の製造方法は、上記したいずれかに記載の基板の加工方法を用いてパターン領域を有する部材を製造することを特徴とする。
また、本発明のパターン領域を有する部材の製造方法における上記部材は、半導体、光学素子、又は、バイオチップ、のうちのいずれかであることを特徴とする
本発明によれば、パターン形成領域におけるパターンの部分的消失を防ぐことができ、パターン形成領域からはみ出した、はみ出し部分を容易に除去することが可能となる。
上記構成により、前述した本発明の課題を達成することができるが、本発明の実施の形態においては、例えばインプリント層とエッチング選択比の取れる材料を用いて反転パターンを形成する反転プロセスにおいて、CMP等の化学的機械的除去加工を用いる。
これにより、反転層の膜厚を面内で均一にすることにより、パターンの部分的消失を防ぐことができ、同時にインプリント層のはみ出し部分における、実パターン領域の面よりも上に突出している突起部分を容易に除去することが可能となる。
これにより、基板エッチング後のエッチングバリア除去時に過剰なアッシングを行う必要がなくなり、プラズマダメージを抑制することができる。
また、はみ出し部分の近傍でエッチング結果が不均一となるのを防ぐことができる。
基板上にパターン領域とはみ出し領域とからなる第1の層、その上に第2の層を有する部材を表面側から平坦化する際には、上記したCMPが適用できることは勿論であるが、機械的な研削や研磨などを組み合わせて平坦化を行うこともできる。例えば、まず、機械的な平坦化処理(研磨や研削など)により、第1の平坦化処理を行い、その後、CMPによる第2の平坦化処理を行うことができる。
以下に、本発明の上記構成を適用した実施例における基板の加工方法について説明する。
図1に本実施例におけるインプリントを用いた基板の加工方法を示す模式的断面図を示す。
この図1には、ウエハ基板101上に、インプリント層102を形成後、インプリント層102上に反転層103を形成した状態が示されている。
図1において、101は基板、102はインプリント層、103は反転層、104は実パターン領域である。
また、105は、はみ出し部分であり、106は、はみ出し部分の突起部分である。
本実施例において、インプリント層102に用いる材料は、例えばアクリル系、あるいはエポキシ系のUV硬化樹脂、熱硬化性樹脂、熱可塑性樹脂等が考えられる。
また反転層103は、例えば無機SOG、有機SOG等のSiO2をベースとしたもの、あるいはSi含有レジスト等が適用可能で、スピンコート、スパッタ、CVD等による方法で形成される。
反転層103をエッチングするガス系は、フルオロカーボン系(CF系)のガス(例えば、CF4、CHF3など)が用いられる。
また、インプリント層をエッチングするガス系は、N2とH2の混合ガス、NH3ガス、N2とNH3の混合ガス、O2ガス等から適宜選択される。
本実施例においては、図1のウエハ全面を、化学的機械的研磨(以下、CMPと記す)等により平坦化する。CMPは、化学的除去加工と比較してはるかに平坦化処理に適している。エッチング等の化学的な反応を多く含む除去加工は、除去する量を一定に制御する加工方法なので、処理条件により基板の段差やうねりが緩和される場合はあるが、基本的には処理前の起伏が転写されてしまう。これに対し、機械的除去加工は基本的に残す量を均一にするように制御するものであるので、処理前の基板の段差やうねりにあまり影響されない。
また、化学的除去加工は、材料によって除去されるレートが大きく異なったり、異種材料の面積比によって除去性能が変化してしまったりする場合が多い。
これに対し、CMPによれば、材質に依存せずほぼ均一に除去することが可能である。
例えば、図1の102はアクリル系の光硬化性樹脂やエポキシ系の光硬化性樹脂が硬化した状態を示している。103としては、SOG(Spin On Glass)やSi含有レジストである。このような材料を選択することで、両者間にエッチング選択性が生まれる。
図2(a)は、はみ出し部分の突起部分106を除去した段階であり、図2(b)は、反転層の平坦化が終了し、インプリント層の上面は露出していない段階、図2(c)は、さらにインプリント層の上面が露出するまで平坦化した状態である。
理想的には、図2(c)に示すようにインプリント層の上面が露出するまで平坦化するのが良い。
その理由としては、まず反転層のエッチバックが不要となるため、スループットが高くなるということが挙げられる。
次に、反転層のエッチバックという化学的な反応を多く含む加工を行わずに、CMPによる加工のみで処理を行えば、インプリント層と反転層の面積比によって除去性能が局所的に不均一になるということは起こりにくいということが挙げられる。
一方、インプリント層と反転層の間で十分な密着力が取れない組み合わせとなる場合がある。
その状態で、インプリント層の凸部が露出するまでCMPによる加工を行うと、インプリント層の微細パターンの凹部に埋め込まれている反転層が剥がれて、パターン欠損を引き起こすことがある。
これに対しては、図2(b)に示すように、反転層の平坦化は完了し、実パターン領域のインプリント層の上面は露出していないという状態で、CMPによる加工を止めるという方法を用いる。
反転層の残りは、エッチバックする。この場合においても、はみ出し部分のインプリント層は露出してしまうが、はみ出し部分付近の反転層が多少剥がれることがあったとしても、実パターン領域への影響はない。
また、はみ出し部分のインプリント層の露出がエッチングの均一性に影響する可能性もあるが、少なくとも突起部106が既に除去されているため、影響は少ない。
また、図2(a)〜図2(c)では、基本的にはみ出し部分のインプリント層が露出しているため、反転層をマスクにしたインプリント層のエッチングを行った際に基板が露出してしまう場合が生じる。
例えば、エッチングバリアをマスクとして基板のエッチングを行った際、はみ出し部分の下の基板がエッチングされてしまう場合が生じる(図3参照)。
このようなことが問題となる場合には、図2(a)あるいは図2(b)の状態から、追加工を行うことにより、はみ出し部分の下の基板をエッチングしない処理が可能となる。
例えば、図2(a)からの加工例を図4に示す。
この加工例によれば、露出しているインプリント層は、はみ出し部分のみであるので、反転層103をマスクに、はみ出し部分のインプリント層のみをエッチングし、つぎのように加工することができる。
まず、はみ出し部分の上面を、インプリント層の凹部と同等の膜厚になるまでエッチングする(図4(a))。
その後、反転層103の上に第二の反転層401を形成する(図4(b))。
第二の反転層401は、第一の反転層103と同じ材料、あるいは成分が近く、エッチングに対して同等の性質を持つ材料が望ましい。
次に、反転層401を平坦化する(図4(c))。この工程は、CMP等の化学的機械的研磨加工でも良いが、はみ出し部分の突起部分が既に除去されているため、ブランクインプリントによる全面平坦化も可能である。
以上の処理により、はみ出し部分の下の基板をエッチングせずに残すことが出来る(図4(d))。はみ出し領域の下の基板には、アライメント用のマークが形成されている場合があり、図4に記載した手法により、当該マークが除去されたり消失することを避けることができる。また、はみ出し領域とそれに隣接するパターン領域とにおける凹凸の疎密比に大きな隔たりがあると、エッチング特性が変化することがあるが、本実施例によればそのような変化を抑制することもできる。
なお、上記実施例ではナノインプリントによって作製されたパターンを用いた例について説明したが、本発明はこれら以外にも、従来の光リソグラフィーや電子ビームによるリソグラフィー等により作製されたパターンに対しても適用することが可能である。
本発明の実施例におけるインプリントを用いた基板の加工方法を説明するための模式的断面図であり、ウエハ基板上に、インプリント層を形成後、インプリント層上に反転層を形成した状態を示す図である。 本発明の実施例におけるインプリントを用いた基板の加工方法を説明するための模式的断面図である。(a)は、はみ出し部分の突起部分を除去した段階を示す図。(b)は、反転層の平坦化が終了し、インプリント層の上面は露出していない段階を示す図。(c)は、さらにインプリント層の上面が露出するまで平坦化した状態を示す図である。 本発明の実施例におけるインプリントを用いた基板の加工方法を説明するための模式的断面図であり、エッチングバリアをマスクとして基板のエッチングを行った際、はみ出し部分の下の基板がエッチングされてしまう場合を説明する図である。 本発明の実施例におけるインプリントの加工方法を説明するための模式的断面図であり、はみ出し部分の下の基板をエッチングしない加工例を説明するための図である。 従来例におけるインプリントを用いた基板の加工方法を説明するための模式的断面図であり、(a)はパターンの下地に一般的に残膜が存在する状態を示す図、(b)は特許文献1における単層プロセスを説明する図。 従来例におけるインプリントを用いた基板の加工方における問題点を説明するための模式的断面図である。 従来例におけるインプリントを用いた基板の加工方法である特許文献2の2層プロセスを説明するための模式的断面図である。 従来例におけるインプリントを用いた基板の加工方法である非特許文献2の反転プロセスを説明するための模式的断面図である。 従来例におけるインプリントを用いた基板の加工方法の問題点を説明するための模式的断面図である。 従来例におけるインプリントを用いた基板の加工方法である特許文献3のブランクインプリントを説明するための模式的断面図である。 従来例におけるインプリントを用いた基板の加工方法の問題点を説明するための模式的断面図である。
符号の説明
101:基板
102:インプリント層
103:反転層
104:実パターン領域
105:はみ出し部分
106:はみ出し部分の突起部分
401:反転層
501:基板
502:インプリント層
503:残膜
701:下地層
801:反転層
1001:モールド
1002:はみ出し部分
1003:実パターン領域
1101:モールド
1102:はみ出し部分

Claims (7)

  1. 基板上に、凹凸パターンが形成されたパターン形成領域と、該パターン形成領域からはみ出した、はみ出し領域とが形成された第1の層を有する部材を準備する工程と、
    前記第1の層における前記パターン形成領域と前記はみ出し領域とを含む層上に、前記パターン形成領域の凹凸パターンにおける凹部を埋めるように第2の層を形成する工程と、
    前記第1の層を、前記はみ出し領域のみが露出し、前記パターン形成領域の凸部は露出していない状態まで、機械的除去加工によって平坦化する工程と、
    前記第2の層をマスクとして、前記はみ出し領域を前記パターン形成領域の凹凸パターンにおける凹部と同じ膜厚までエッチングする工程と、
    前記エッチングされたはみ出し領域を含む前記第2の層上に、第3の層を形成する工程と、
    前記第3の層の表面を化学的機械的研磨によって平坦化する工程と、
    を有することを特徴とする基板の加工方法。
  2. 前記平坦化する工程において、前記第3の層の表面を前記化学的機械的研磨によって、前記パターン形成領域の凹凸パターンにおける凸部が露出するまで加工した後、前記第3の層をマスクとして前記基板をエッチングすることを特徴とする請求項に記載の基板の加工方法。
  3. 前記第1の層を有する部材を準備する工程において、前記パターン形成領域の凹凸パターンを、型成形によって形成することを特徴とする請求項1または請求項2に記載の基板の加工方法。
  4. 前記第1の層を、アクリル系、あるいはエポキシ系のUV硬化樹脂、熱硬化性樹脂、熱可塑性樹脂のいずれかによって形成することを特徴とする請求項1乃至のいずれか1項に記載の基板の加工方法。
  5. 前記第2の層を、無機SOGあるいは有機SOGにおけるSiOをベースとした材料、またはSiを含有するレジストによる材料のいずれかによって形成することを特徴とする請求項1乃至のいずれか1項に記載の基板の加工方法。
  6. パターン領域を有する部材の製造方法であって、
    請求項1乃至5のいずれか1項に記載の基板の加工方法を用いてパターン領域を有する部材を製造することを特徴とする部材の製造方法。
  7. 前記部材は、半導体、光学素子、又は、バイオチップ、のうちのいずれかであることを特徴とする請求項6に記載の部材の製造方法。
JP2006114097A 2006-04-18 2006-04-18 基板の加工方法、パターン領域を有する部材の製造方法 Active JP4861044B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006114097A JP4861044B2 (ja) 2006-04-18 2006-04-18 基板の加工方法、パターン領域を有する部材の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006114097A JP4861044B2 (ja) 2006-04-18 2006-04-18 基板の加工方法、パターン領域を有する部材の製造方法

Publications (2)

Publication Number Publication Date
JP2007287951A JP2007287951A (ja) 2007-11-01
JP4861044B2 true JP4861044B2 (ja) 2012-01-25

Family

ID=38759429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006114097A Active JP4861044B2 (ja) 2006-04-18 2006-04-18 基板の加工方法、パターン領域を有する部材の製造方法

Country Status (1)

Country Link
JP (1) JP4861044B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5473266B2 (ja) * 2007-08-03 2014-04-16 キヤノン株式会社 インプリント方法および基板の加工方法、基板の加工方法による半導体デバイスの製造方法
US20090166317A1 (en) * 2007-12-26 2009-07-02 Canon Kabushiki Kaisha Method of processing substrate by imprinting
JP2009182075A (ja) * 2008-01-30 2009-08-13 Canon Inc インプリントによる構造体の製造方法
JP5428636B2 (ja) * 2009-06-17 2014-02-26 住友電気工業株式会社 回折格子の形成方法
JP2015028978A (ja) * 2013-07-30 2015-02-12 大日本印刷株式会社 異物検出方法、インプリント方法及びインプリントシステム
JP6437387B2 (ja) 2015-05-25 2018-12-12 東芝メモリ株式会社 基板平坦化方法
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821574B2 (ja) * 1986-07-16 1996-03-04 松下電子工業株式会社 パタ−ン形成方法
JP2000194142A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd パタ―ン形成方法及び半導体装置の製造方法
KR100324323B1 (ko) * 1999-07-28 2002-02-16 김영환 반도체 장치의 정전방전 보호 회로
JP3906005B2 (ja) * 2000-03-27 2007-04-18 株式会社東芝 半導体装置の製造方法
JP3848303B2 (ja) * 2002-06-07 2006-11-22 キヤノン株式会社 構造体、機能性構造体及び磁気記録媒体の製造方法
JP2004179254A (ja) * 2002-11-25 2004-06-24 Renesas Technology Corp 半導体装置の製造方法
JP2004221465A (ja) * 2003-01-17 2004-08-05 Tdk Corp レジストパターン形成方法およびレジストパターン形成用モールド
US7396475B2 (en) * 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
JP3884415B2 (ja) * 2003-07-22 2007-02-21 株式会社東芝 パターン形成方法及び半導体装置の製造方法
JP2005136106A (ja) * 2003-10-29 2005-05-26 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子

Also Published As

Publication number Publication date
JP2007287951A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
US7960090B2 (en) Pattern forming method, pattern formed thereby, mold, processing apparatus, and processing method
US7815430B2 (en) Mold, production process of mold, imprint apparatus, and imprint method
US7767129B2 (en) Imprint templates for imprint lithography, and methods of patterning a plurality of substrates
KR102098438B1 (ko) 반전 톤 패터닝 방법
US8138088B2 (en) Manufacturing method of structure by imprint
JP4861044B2 (ja) 基板の加工方法、パターン領域を有する部材の製造方法
US8012394B2 (en) Template pattern density doubling
JP5119579B2 (ja) インプリント用モールド及びその製造方法
US7947608B2 (en) Positive tone bi-layer method
JP4262267B2 (ja) モールド、インプリント装置及びデバイスの製造方法
JP5935453B2 (ja) 基板の製造方法、および、ナノインプリントリソグラフィ用テンプレートの製造方法
JP2007027361A (ja) インプリント用モールド
TWI750446B (zh) 覆板及其使用方法
US7985530B2 (en) Etch-enhanced technique for lift-off patterning
KR20110093654A (ko) 패턴 형성 방법
JP5067848B2 (ja) パターンの形成方法
JP2007223206A (ja) パターン形成方法
JP2009226762A (ja) インプリントモールド、インプリントモールド製造方法、微細構造体
KR20150100610A (ko) 나노임프린트 몰드의 제조 방법
JP2007313814A (ja) モールドおよびその製造方法
JP7178277B2 (ja) インプリントモールド製造方法
CN115298805A (zh) 旋涂薄膜的平坦化
JP6512254B2 (ja) ナノインプリントリソグラフィ用テンプレートの製造方法
JP6171453B2 (ja) ナノインプリントモールドの製造方法
TW201535044A (zh) 圖案形成方法及圖案化基板製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111104

R151 Written notification of patent or utility model registration

Ref document number: 4861044

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03