KR20150100610A - 나노임프린트 몰드의 제조 방법 - Google Patents

나노임프린트 몰드의 제조 방법 Download PDF

Info

Publication number
KR20150100610A
KR20150100610A KR1020157007942A KR20157007942A KR20150100610A KR 20150100610 A KR20150100610 A KR 20150100610A KR 1020157007942 A KR1020157007942 A KR 1020157007942A KR 20157007942 A KR20157007942 A KR 20157007942A KR 20150100610 A KR20150100610 A KR 20150100610A
Authority
KR
South Korea
Prior art keywords
pattern
hard mask
sidewall
mask layer
resist
Prior art date
Application number
KR1020157007942A
Other languages
English (en)
Other versions
KR102052465B1 (ko
Inventor
다케시 사카모토
유스케 가와노
미키오 이시카와
요이치 히토미
Original Assignee
다이니폰 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니폰 인사츠 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Publication of KR20150100610A publication Critical patent/KR20150100610A/ko
Application granted granted Critical
Publication of KR102052465B1 publication Critical patent/KR102052465B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/38—Moulds or cores; Details thereof or accessories therefor characterised by the material or the manufacturing process
    • B29C33/3842—Manufacturing moulds, e.g. shaping the mould surface by machining
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/38—Moulds or cores; Details thereof or accessories therefor characterised by the material or the manufacturing process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2995/00—Properties of moulding materials, reinforcements, fillers, preformed parts or moulds
    • B29K2995/0018—Properties of moulding materials, reinforcements, fillers, preformed parts or moulds having particular optical properties, e.g. fluorescent or phosphorescent
    • B29K2995/0026—Transparent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00404—Mask characterised by its size, orientation or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
    • B81C1/0092—For avoiding stiction during the manufacturing process of the device, e.g. during wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

서로 치수가 상이한 제 1 및 제 2 미세 패턴이 하나의 면에 형성되어 이루어지는 나노임프린트 몰드를 제조하는 방법은, 제 1 및 제 2 하드 마스크층이 그 순서로 적층되어 이루어지는 기재의 제 2 하드 마스크층 위에 형성된 제 1 레지스트 패턴의 측벽에 측벽 패턴을 형성하고, 측벽 패턴을 마스크로 하여 제 2 하드 마스크층을 에칭하여 제 2 하드 마스크 패턴을 형성하고, 기재의 제 1 하드 마스크층 위에 형성된 제 2 레지스트 패턴 및 제 2 하드 마스크 패턴을 마스크로 하여 제 1 하드 마스크층을 에칭하여 제 1 하드 마스크 패턴을 형성하고, 제 1 하드 마스크 패턴을 마스크로 하여 기재를 에칭하여 제 1 및 제 2 미세 패턴을 형성한다.

Description

나노임프린트 몰드의 제조 방법{METHOD FOR PRODUCING NANOIMPRINT MOLD}
본 발명은 나노임프린트 몰드를 제조하는 방법에 관한 것이다.
미세 가공 기술로서의 나노임프린트 기술은 기재의 표면에 미세 요철 패턴이 형성되어 이루어지는 형(型) 부재(임프린트 몰드)를 사용하여, 당해 미세 요철 패턴을 임프린트 수지 등의 피가공물에 전사함으로써 미세 요철 패턴을 등배 전사하는 패턴 형성 기술이다(특허문헌 1 참조). 특히, 반도체 디바이스에서의 배선 패턴 등의 더한층의 미세화의 진행 등에 따라, 반도체 디바이스의 제조 프로세스 등에서 나노임프린트 기술이 점점 주목받고 있다.
이러한 나노임프린트 기술에서 사용되는 임프린트 몰드에서는, 반도체 디바이스에서의 배선 패턴 등을 제작하기 위한 미세 요철 패턴(메인 패턴)이 패턴 형성면에 형성되어 있다. 그리고, 일반적으로, 그 패턴 형성면에는, 임프린트 몰드의 박리 용이성이나, 임프린트 처리시에 있어서의 임프린트 몰드와 반도체 기판 등의 피전사 기판과의 위치맞춤 등을 목적으로 한, 당해 메인 패턴보다도 치수가 큰 미세 요철 패턴(더미 패턴, 얼라인먼트 마크 등)도 형성되어 있다. 이 임프린트 몰드를 사용한 나노임프린트에 의해 제조되는 반도체 디바이스의 미세화가 진행됨에 따라, 현재, 임프린트 몰드에서의 메인 패턴의 치수도 수십 nm 이하 정도까지 미세화되어 가고 있다.
그리고, 반도체 디바이스의 미세화의 더한층의 진행에 따라, 임프린트 몰드에서의 메인 패턴의 치수도 더욱 미세화되는 방향으로 기술개발이 이루어지는 중, 미세한 치수의 메인 패턴과, 메인 패턴보다도 치수가 큰 더미 패턴이나 얼라인먼트 마크 등이 패턴 형성면 내에 형성되어 이루어지는 임프린트 몰드를 제조하는 방법으로서, 소위 측벽 프로세스에 의해 형성된 측벽 패턴을 사용하여 임프린트 몰드용 기재를 가공하는 방법이 제안되어 있다(특허문헌 2 참조).
미국 특허 제5,772,905호 특허 제4825891호 공보
특허문헌 2에 개시되어 있는 임프린트 몰드의 제조 방법에서는, 우선, 임프린트 몰드용 기재(석영 기판 등) 위에 하드 마스크층(금속 크로뮴막 등) 및 코어층(산화 실리콘막 등)을 이 순서로 적층하고, 후에 측벽 패턴의 심재를 형성하기 위한 제 1 레지스트 패턴을 코어층 위에 형성한다.
다음에 제 1 레지스트 패턴을 마스크로 하여 코어층을 에칭하여 코어층 패턴을 형성하고, 당해 코어층 패턴을 슬리밍하여 심재를 형성하고, 심재의 측벽에 측벽 패턴을 형성한다.
계속해서, 미세한 치수의 메인 패턴을 형성하는 영역 이외의 영역(더미 패턴이나 얼라인먼트 마크 등을 형성하는 영역)에 위치하는 심재를 잔존시키도록 제 2 레지스트 패턴을 형성하고, 그 후에 미세한 치수의 메인 패턴을 형성하는 영역의 심재만을 에칭에 의해 제거한다. 이렇게 하여, 미세한 치수의 메인 패턴을 형성하는 영역에는, 심재가 제거된 측벽 패턴이 잔존하고, 메인 패턴보다도 치수가 큰 더미 패턴이나 얼라인먼트 마크 등을 형성하는 영역에는, 심재가 제거되지 않은 측벽 패턴이 잔존한다.
그리고, 심재가 제거된 측벽 패턴 및 심재가 제거되지 않은 측벽 패턴을 마스크로 하여 하드 마스크층을 에칭하고, 그것에 의해 형성된 하드 마스크 패턴을 마스크로 하여 임프린트 몰드용 기재를 에칭한다. 이것에 의해, 미세한 치수의 미세 요철 패턴(메인 패턴)과, 당해 미세 요철 패턴(메인 패턴)보다도 치수가 큰 미세 요철 패턴(더미 패턴, 얼라인먼트 마크 등)을 갖는 임프린트 몰드를 제조할 수 있다.
상기한 특허문헌 2에 개시되어 있는 임프린트 몰드의 제조 방법과 같이, 소위 측벽 프로세스에 의해 형성된 측벽 패턴을 마스크로 하여 하드 마스크층을 에칭함으로써 그것에 의해 형성되는 하드 마스크 패턴의 치수가 측벽 패턴의 치수에 의존하게 된다. 그리고, 측벽 패턴의 치수는 당해 측벽 패턴을 구성하는 실리콘 산화막이나 실리콘 질화막 등의 CVD법, 스퍼터링법 등에 의한 성막 두께에 의존하기 때문에, 치수 제어성이 극히 높다. 즉, 측벽 패턴을 구성하는 실리콘 산화막이나 실리콘 질화막 등의 성막 두께를, 임프린트 몰드에서의 미세 요철 패턴(메인 패턴)의 설계 치수와 일치시킴으로써 설계 치수에 충실한 미세 요철 패턴(메인 패턴)을 갖는 임프린트 몰드를 제조할 수 있다.
한편으로, 특허문헌 2에 개시되어 있는 방법에서는, 동일 패턴 형성면 내에 메인 패턴과 함께, 메인 패턴보다도 치수가 큰 미세 요철 패턴(더미 패턴, 얼라인먼트 마크 등)을 형성하기 위하여, 측벽 패턴이 형성된 심재를 일부 잔존시키고, 당해 심재와 측벽 패턴을 하드 마스크층을 에칭할 때의 마스크 패턴으로서 사용한다. 그리고, 일부의 심재를 잔존시키기 위하여, 당해 심재와 측벽 패턴을 함께 씌우는 제 2 레지스트 패턴을 형성한다. 이것에 의해, 하드 마스크층을 에칭할 때의 마스크로서 사용되는, 치수가 상이한 패턴(심재가 제거된 측벽 패턴 및 심재가 제거되지 않은 측벽 패턴)을 동일 패턴 형성면 내에 형성하고, 동일 패턴 형성면 내에 치수가 상이한 미세 요철 패턴을 형성하고 있다.
그렇지만, 측벽 패턴이나 심재의 치수가 극히 미세함으로써 제 2 레지스트 패턴을 형성할 때의 리소그래피 처리에서의 미경화의 레지스트막을 제거하는 현상 공정, 린스 공정 및 건조 공정의 일련의 습식 프로세스의 과정에서, 현상액이나 린스 액에 의한 표면장력이 측벽 패턴에 작용한다. 이것에 의해, 제 2 레지스트 패턴에 의해 씌워지지 않은 측벽 패턴의 쓰러짐, 파손 등이 생길 우려가 있다.
또한 하드 마스크층을 구성하는 금속 크로뮴막 등과 심재나 측벽 패턴을 구성하는 실리콘 산화막 등은 그것들의 계면에서 강고한 결합이 형성되는 것은 아니며, 특히 심재나 측벽 패턴의 애스팩트비가 큼으로써, 상기 습식 프로세스에서 심재나 측벽 패턴의 벗겨짐, 형상 변화 등이 생길 우려가 있다.
이와 같이 하여, 측벽 패턴의 쓰러짐, 파손, 벗겨짐, 형상 변화 등이 생겨 버리면, 미세한 치수의 미세 요철 패턴(메인 패턴)을 형성할 수 없게 되어, 임프린트 몰드의 제조 수율이 저하되어 버린다고 하는 문제가 생긴다.
상기 과제를 감안하여, 본 발명은 동일면(패턴 형성면) 내에 치수가 상이한 미세 요철 패턴이 형성되어 이루어지는 임프린트 몰드를 소위 측벽 프로세스를 이용하여 높은 수율로 제조하는 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명은 제 1 미세 패턴 및 당해 제 1 미세 패턴보다도 치수가 큰 제 2 미세 패턴이 하나의 면에 형성되어 이루어지는 나노임프린트 몰드를 제조하는 방법으로서, 제 1 하드 마스크층과 제 2 하드 마스크층이 그 순서로 적층되어 이루어지는 기재를 준비하고, 상기 기재에서의 상기 제 1 미세 패턴이 형성되는 제 1 패턴 영역의 상층에 위치하는 제 2 하드 마스크층 위에 제 1 레지스트 패턴을 형성하는 제 1 레지스트 패턴 형성 공정과, 상기 제 1 레지스트 패턴의 측벽에 측벽 패턴을 형성하는 측벽 패턴 형성 공정과, 상기 측벽 패턴을 마스크로 하여 상기 제 2 하드 마스크층을 에칭하여, 제 2 하드 마스크 패턴을 형성하는 제 2 하드 마스크 패턴 형성 공정과, 상기 기재에서의 상기 제 2 미세 패턴이 형성되는 제 2 패턴 영역의 상층에 위치하는 상기 제 1 하드 마스크층 위에 제 2 레지스트 패턴을 형성하는 제 2 레지스트 패턴 형성 공정과, 상기 제 2 하드 마스크 패턴 및 상기 제 2 레지스트 패턴을 마스크로 하여 상기 제 1 하드 마스크층을 에칭하여, 제 1 하드 마스크 패턴을 형성하는 제 1 하드 마스크 패턴 형성 공정과, 상기 제 1 하드 마스크 패턴을 마스크로 하여 상기 기재를 에칭하여, 상기 제 1 미세 패턴 및 상기 제 2 미세 패턴을 형성하는 미세 패턴 형성 공정을 포함하는 것을 특징으로 하는 나노임프린트 몰드의 제조 방법을 제공한다(발명 1).
또한 본 발명은 제 1 미세 패턴 및 당해 제 1 미세 패턴보다도 치수가 큰 제 2 미세 패턴이 하나의 면에 형성되어 이루어지는 나노임프린트 몰드를 제조하는 방법으로서, 제 1 하드 마스크층과 제 2 하드 마스크층이 그 순서로 적층되어 이루어지는 기재를 준비하고, 상기 기재에서의 상기 제 2 미세 패턴이 형성되는 제 2 패턴 영역의 상층에 위치하는 상기 제 2 하드 마스크층 위에 제 2 레지스트 패턴을 형성하는 제 2 레지스트 패턴 형성 공정과, 상기 제 2 레지스트 패턴을 마스크로 하여 상기 제 2 하드 마스크층을 에칭하여, 제 2 하드 마스크 패턴을 형성하는 제 2 하드 마스크 패턴 형성 공정과, 상기 기재에서의 상기 제 1 미세 패턴이 형성되는 제 1 패턴 영역의 상층에 위치하는 상기 제 1 하드 마스크층 위 및 상기 제 2 하드 마스크 패턴 위에 제 1 레지스트 패턴을 형성하는 제 1 레지스트 패턴 형성 공정과, 상기 제 1 레지스트 패턴의 측벽에 측벽 패턴을 형성하는 측벽 패턴 형성 공정과, 상기 측벽 패턴 및 상기 제 2 하드 마스크 패턴을 마스크로 하여 상기 제 1 하드 마스크층을 에칭하여, 제 1 하드 마스크 패턴을 형성하는 제 1 하드 마스크 패턴 형성 공정과, 상기 제 1 하드 마스크 패턴을 마스크로 하여 상기 기재를 에칭하여, 상기 제 1 미세 패턴 및 상기 제 2 미세 패턴을 형성하는 미세 패턴 형성 공정을 포함하는 것을 특징으로 하는 나노임프린트 몰드의 제조 방법을 제공한다(발명 2).
또한, 본 발명은 제 1 미세 패턴 및 당해 제 1 미세 패턴보다도 치수가 큰 제 2 미세 패턴이 하나의 면에 형성되어 이루어지는 나노임프린트 몰드를 제조하는 방법으로서, 제 1 하드 마스크층과 제 2 하드 마스크층이 그 순서로 적층되어 이루어지는 기재를 준비하고, 상기 기재에서의 상기 제 2 미세 패턴이 형성되는 제 2 패턴 영역의 상층에 위치하는 상기 제 2 하드 마스크층 위에 제 2 레지스트 패턴을 형성하는 제 2 레지스트 패턴 형성 공정과, 상기 제 2 레지스트 패턴을 마스크로 하여 상기 제 2 하드 마스크층을 에칭하여, 제 2 하드 마스크 패턴을 형성하는 제 2 하드 마스크 패턴 형성 공정과, 상기 기재에서의 상기 제 1 미세 패턴이 형성되는 제 1 패턴 영역의 상층에 위치하는 상기 제 1 하드 마스크층 위에 제 1 레지스트 패턴을 형성하고, 상기 제 2 하드 마스크 패턴 위에는 제 1 레지스트 패턴을 형성하지 않는 제 1 레지스트 패턴 형성 공정과, 상기 제 1 레지스트 패턴의 측벽 및 상기 제 2 하드 마스크 패턴의 측벽에 측벽 패턴을 형성하는 측벽 패턴 형성 공정과, 상기 측벽 패턴 및 상기 제 2 하드 마스크 패턴을 마스크로 하여 상기 제 1 하드 마스크층을 에칭하여, 제 1 하드 마스크 패턴을 형성하는 제 1 하드 마스크 패턴 형성 공정과, 상기 제 1 하드 마스크 패턴을 마스크로 하여 상기 기재를 에칭하여, 상기 제 1 미세 패턴 및 상기 제 2 미세 패턴을 형성하는 미세 패턴 형성 공정을 포함하는 것을 특징으로 하는 나노임프린트 몰드의 제조 방법을 제공한다(발명 3).
상기 발명(발명 1∼3)에서는, 상기 제 1 하드 마스크층은 금속 재료에 의해 구성되고, 상기 제 2 하드 마스크층은 실리콘 또는 실리콘의 산화물, 질화물 혹은 질화산화물에 의해 구성되는 것이 바람직하다(발명 4).
본 발명에 의하면, 동일면(패턴 형성면) 내에 치수가 상이한 미세 요철 패턴이 형성되어 이루어지는 임프린트 몰드를 소위 측벽 프로세스를 이용하여 높은 수율로 제조하는 방법을 제공할 수 있다.
도 1은 본 발명의 실시형태에 의해 제조되는 임프린트 몰드의 개략 구성예를 도시하는 단면도이다.
도 2는 본 발명의 제 1 실시형태에 따른 임프린트 몰드의 제조 방법의 각 공정을 단면도로 나타내는 공정 흐름도이다.
도 3(a)는 본 발명의 제 1 및 제 2 실시형태에 따른 임프린트 몰드의 제조 방법에서 형성되는 폐루프 구조를 나타내는 평면도이며, 도 3(b)는 도 3(a)에서의 A-A선 단면도이다.
도 4는 본 발명의 제 1 및 제 2 실시형태에서의 폐루프 제거 공정을 평면도로 나타내는 공정 흐름도이다.
도 5는 도 4에 나타내는 폐루프 제거 공정을 단면도(B-B선 단면도)로 나타내는 공정 흐름도이다.
도 6은 본 발명의 제 2 실시형태에 따른 임프린트 몰드의 제조 방법의 각 공정을 단면도로 나타내는 공정 흐름도이다.
도 7은 본 발명의 제 2 실시형태에서 사용되는 임프린트 몰드 기재의 다른 예를 나타내는 부분 단면도이다.
도 8은 본 발명의 제 3 실시형태에 따른 임프린트 몰드의 제조 방법 중 일부의 공정을 단면도로 나타내는 공정 흐름도이다.
본 발명의 실시형태에 대하여, 도면을 참조하면서 설명한다.
도 1은 본 발명의 실시형태에 의해 제조되는 임프린트 몰드의 개략 구성예를 나타내는 단면도이다.
도 1에 도시하는 바와 같이, 제 1 실시형태에서의 임프린트 몰드(1)는 반도체 디바이스의 배선 패턴 등을 제작하기 위한 미세 요철 패턴(메인 패턴; 이하 「소패턴」이라고 하는 경우가 있다.)(11)과, 당해 미세 요철 패턴(메인 패턴)(11)보다도 치수가 큰 미세 요철 패턴(더미 패턴, 얼라인먼트 마크 등; 이하 「대패턴」이라고 하는 경우가 있다.)(12)을 갖고, 적어도 미세 요철 패턴(11)은 라인 앤드 스페이스 형상이다.
양쪽 미세 요철 패턴(11, 12)은 함께 임프린트 몰드(1)의 패턴 형성면(PS) 내의 제 1 패턴 영역(PA1) 및 제 2 패턴 영역(PA2)의 각각에 형성되어 있다. 즉, 양쪽 미세 요철 패턴(11, 12)은 동일면 내에 형성되어 있다.
소패턴(11)의 치수는 일반 리소그래피(전자선 리소그래피, UV 리소그래피 등)에 의해 레지스트 패턴의 형성이 곤란하거나 또는 불능한 정도의 치수(리소그래피의 해상 한계(한계 노광 선폭) 미만의 치수)이며, 예를 들면, 5∼30nm 정도이다. 한편, 대패턴(12)의 치수는 일반 리소그래피에 의해 레지스트 패턴의 형성이 가능한 정도의 치수로서, 예를 들면, 50∼300nm 정도이다.
이러한 구성을 갖는 임프린트 몰드(1)를 제조하는 방법에 대하여, 이하 상세하게 설명한다.
[제 1 실시형태]
도 2는 제 1 실시형태에 따른 임프린트 몰드의 제조 방법의 각 공정을 단면도로 나타내는 공정 흐름도이다.
도 2에 도시하는 바와 같이, 제 1 실시형태에 따른 임프린트 몰드의 제조 방법에서는, 우선, 제 1 하드 마스크층(HM1) 및 제 2 하드 마스크층(HM2)이 이 순서로 적층되어 있는 임프린트 몰드 기재(ST)를 준비하고, 임프린트 몰드(1)에서의 제 1 패턴 영역(소패턴(11)이 형성되는 영역)(PA1)의 상층에 위치하는 제 2 하드 마스크층(HM2) 위에 제 1 레지스트 패턴(RP1)을 형성한다(제 1 레지스트 패턴 형성 공정, 도 2(a)).
임프린트 몰드 기재(ST)로서는 임프린트 몰드(1)의 용도(광 임프린트용, 열 임프린트용 등의 용도)에 따라 적당히 선택될 수 있는 것이며, 임프린트 몰드를 제조할 때에 일반적으로 사용되고 있는 기판(예를 들면, 석영 유리, 소다 유리, 형석, 불화 칼슘 기판, 불화 마그네슘 기판, 아크릴 유리 등의 유리 기판, 폴리카보네이트 기판, 폴리프로필렌 기판, 폴리에틸렌 기판 등의 수지 기판, 이것들 중에서 임의로 선택된 2 이상의 기판을 적층하여 이루어지는 적층 기판 등의 투명 기판; 니켈 기판, 타이타늄 기판, 알루미늄 기판 등의 금속 기판; 실리콘 기판, 질화 갈륨 기판 등의 반도체 기판 등)을 사용할 수 있다. 임프린트 몰드 기재(ST)의 두께는 기판의 강도, 취급 적성 등을 고려하여, 예를 들면, 300㎛∼10mm 정도의 범위에서 적당하게 설정될 수 있다. 또한, 제 1 실시형태에서 「투명」이란 파장 300∼450nm의 광선의 투과율이 85% 이상인 것을 의미하고, 바람직하게는 90% 이상, 특히 바람직하게는 95% 이상이다.
제 1 하드 마스크층(HM1)을 구성하는 재료로서는, 예를 들면, 크로뮴, 타이타늄, 탄탈럼, 규소, 알루미늄 등의 금속; 질화 크로뮴, 산화 크로뮴, 산질화 크로뮴 등의 크로뮴계 화합물, 산화 탄탈럼, 산질화 탄탈럼, 산화붕화 탄탈럼, 산질화붕화 탄탈럼 등의 탄탈럼 화합물, 질화 타이타늄, 질화 규소, 산질화 규소 등을 단독으로, 또는 임의로 선택한 2종 이상을 조합하여 사용할 수 있다.
제 1 하드 마스크층(HM1)은 후술하는 제 1 하드 마스크 패턴 형성 공정(도 2(i))에서 패터닝된 뒤에, 임프린트 몰드 기재(ST)를 에칭할 때의 마스크로서 사용되는 것이기 때문에, 임프린트 몰드 기재(ST)의 종류에 대응한 에칭 선택비 등을 고려하여 당해 재료를 선택하는 것이 바람직하다. 예를 들면, 임프린트 몰드 기재(ST)가 석영 유리인 경우, 제 1 하드 마스크층(HM1)으로서 금속 크로뮴막 등이 적합하게 선택될 수 있다.
또한, 제 1 하드 마스크층(HM1)의 두께는 임프린트 몰드 기재(ST)의 종류에 대응한 에칭 선택비, 임프린트 몰드(1)에서의 소패턴(11) 및 대패턴(12)의 높이(깊이) 등을 고려하여 적당하게 설정된다. 예를 들면, 임프린트 몰드 기재(ST)가 석영유리이며, 제 1 하드 마스크층(HM1)이 금속 크로뮴막인 경우, 제 1 하드 마스크층(HM1)의 두께는 3∼10nm 정도이다.
제 2 하드 마스크층(HM2)을 구성하는 재료로서는, 예를 들면, 실리콘, 실리콘 질화물, 실리콘 산화물, 실리콘 산화질화물 등의 실리콘계 재료를 사용할 수 있다. 제 2 하드 마스크층(HM2)은 제 1 하드 마스크층(HM1)을 에칭할 때의 마스크로서 사용되는 것이기 때문에, 제 1 하드 마스크층(HM1)의 구성 재료에 대응한 에칭 선택비 등을 고려하여 제 2 하드 마스크층(HM2)의 구성 재료를 선택하는 것이 바람직하다. 예를 들면, 제 1 하드 마스크층(HM1)이 금속 크로뮴막인 경우, 제 2 하드 마스크층(HM2)으로서 실리콘 산화물막, 실리콘 질화물막, 실리콘 산화 질화물막 등이 적합하게 선택될 수 있다.
또한, 제 2 하드 마스크층(HM2)의 에칭에 의해 형성되는 제 2 하드 마스크 패턴(HP2)이 제 1 하드 마스크층(HM1)의 에칭 마스크로서 사용되므로, 제 2 하드 마스크층(HM2)의 두께는 제 1 하드 마스크층(HM1)의 재료에 대응한 에칭 선택비 등을 고려하여 적당하게 설정된다. 예를 들면, 제 1 하드 마스크층(HM1)을 구성하는 재료로서 크로뮴을 사용하고, 제 2 하드 마스크층(HM2)을 구성하는 재료로서 실리콘계 재료를 사용한 경우, 제 2 하드 마스크층(HM2)의 두께는 2∼20nm 정도이다.
제 1 레지스트 패턴(RP1)을 구성하는 레지스트 재료로서는, 예를 들면, 전자선 감응형 레지스트 재료, 임프린트 레지스트 재료(자외선 경화성 수지 등) 등을 사용할 수 있다. 상기 레지스트 재료로서 전자선 감응형 레지스트 재료를 사용하는 경우, 제 2 하드 마스크층(HM2) 위에 형성된 전자선 감응형 레지스트막에 레지스트 패턴 이미지를 전자선 묘화에 의해 형성하고, 현상 처리, 린스 처리 및 건조 처리의 일련의 습식 프로세스를 시행함으로써 제 1 레지스트 패턴(RP1)이 형성된다.
제 1 실시형태에서는, 상기 제 1 레지스트 패턴(RP1)을 구성하는 전자선 감응형 레지스트 재료로서 네거티브형 레지스트를 사용하고 있지만, 전자선의 조사 면적이나 조사 시간(묘화 시간) 등의 관점에서 문제가 없는 한, 포지티브형 레지스트를 사용해도 된다. 또한, 후술하는 심재 형성 공정(도 2(b) 참조)에서 형성되는 심재(CP)와 동등한 치수의 제 1 레지스트 패턴(RP1)을, 상기 제 1 레지스트 패턴 형성 공정(도 2 (a))에서 형성하는 것이 가능한 한, 후술하는 심재 형성 공정(제 1 레지스트 패턴(RP1)을 슬리밍하는 공정, 도 2(b) 참조)을 생략해도 된다.
제 1 레지스트 패턴(RP1)의 치수는 특별히 한정되는 것은 아니지만, 임프린트 몰드(1)의 소패턴(11)의 치수의 약 2배 정도로 설정할 수 있다. 예를 들면, 임프린트 몰드(1)의 소패턴(11)의 치수가 15nm인 경우, 제 1 레지스트 패턴(RP1)의 치수는 30nm 정도이다.
또한, 상기 제 1 레지스트 패턴 형성 공정(도 2 (a))에서, 자외선(UV, EUV 등)이나 레이저 등의 조사에 의해 레지스트 패턴 이미지를 형성해도 되고, 이 경우에 있어서, 제 1 레지스트 패턴(RP1)을 구성하는 레지스트 재료로서는 노광 광원(UV, EUV, 레이저 등)의 종류에 적절한 레지스트 재료(UV 감응형 레지스트 재료, EUV 감응형 레지스트 재료, 레이저 감응형 레지스트 재료 등)를 사용하면 된다.
또한 상기 제 1 레지스트 패턴 형성 공정(도 2 (a))에서, 제 1 레지스트 패턴(RP1)에 대응하는 미세 요철 패턴을 갖는 임프린트 몰드를 사용한 임프린트 처리에 의해, 제 1 레지스트 패턴(RP1)을 형성해도 된다. 이 경우에 있어서, 상기 임프린트 처리에 사용되는 임프린트 몰드의 미세 요철 패턴은 ALD막 등을 사용한 측벽 프로세스에 의해 형성되어 이루어지는 것이어도 된다. 이 임프린트 몰드를 사용한 임프린트 처리에 의해 제 1 레지스트 패턴(RP1)을 형성함으로써 제조되는 임프린트 몰드(1)에서의 소패턴(11)의 치수를 더욱 미세화할 수 있다.
제 1 레지스트 패턴(RP1)은 후술하는 측벽 패턴 형성 공정(도 2(d))에 의해 측벽 패턴(WP)을 형성하기 위한 심재(CP)로서의 역할을 수행하는 것으로, 측벽 패턴(WP)은 심재(CP)의 측벽에 형성되므로, 측벽 패턴 형성 공정(도 2(d)) 후의 심재(CP) 및 측벽 패턴(WP)의 높이(두께)는 대략 동일하게 된다.
이 측벽 패턴(WP)은 후술하는 제 2 하드 마스크 패턴 형성 공정(도 2(f))에서 제 2 하드 마스크층(HM2)을 에칭하기 위한 에칭 마스크로서의 역할을 수행한다. 그 때문에 측벽 패턴(WP)의 높이(두께)는 측벽 패턴(WP) 및 제 2 하드 마스크층(HM2)의 각각을 구성하는 재료의 에칭 선택비에 따라서도 다르지만, 제 2 하드 마스크층(HM2)의 에칭 처리 중에 측벽 패턴(WP)이 소실되지 않을 정도의 높이(두께)인 것이 요구된다.
한편으로, 후술하는 심재 형성 공정(도 2(b))에서, 제 1 레지스트 패턴(RP1)을 에칭 처리함으로써 슬리밍하여 심재(CP)를 형성하기 때문에, 심재(CP)의 높이(두께)는 제 1 레지스트 패턴(RP1)의 높이(두께)보다도 낮아(얇아)진다. 따라서, 제 1 레지스트 패턴(RP1)의 높이(두께)는 후술하는 심재 형성 공정(도 2(b))에서의 슬리밍량 등을 고려하여, 측벽 패턴(WP)에 요구되는 높이(두께)보다도 높게(두껍게) 해 둘 필요가 있다.
다음에 제 2 하드 마스크층(HM2) 위에 형성한 제 1 레지스트 패턴(RP1)에 대하여 슬리밍 처리를 시행하여, 당해 제 1 레지스트 패턴(RP1)을 가늘어지게 한 심재(CP)를 형성한다(심재 형성 공정, 도 2(b)). 제 1 레지스트 패턴(RP1)의 슬리밍 처리는, 예를 들면, 습식 에칭법, 건식 에칭법, 그것들의 조합 등에 의해 실시할 수 있다.
제 1 레지스트 패턴(RP1)의 슬리밍량은 특별히 한정되는 것은 아니지만, 임프린트 몰드(1)의 소패턴(11)에서의 스페이스 치수(인접하는 소패턴(11)의 간극 장지)가 제 1 레지스트 패턴(RP1)의 슬리밍 처리에 의해 형성되는 심재(CP)의 치수에 의존하기 때문에, 당해 소패턴(11)에서의 스페이스 치수에 따라 제 1 레지스트 패턴(RP1)의 슬리밍량을 설정하면 된다. 통상, 심재(CP)의 치수가 제 1 레지스트 패턴(RP1)의 약 절반 정도가 되도록, 슬리밍량이 설정된다.
계속해서, 심재(CP)를 포함하는 제 2 하드 마스크층(HM2)의 전면에, 측벽 패턴(WP)을 구성하는 측벽 재료 막(WM)을 형성하고(측벽 재료 막 형성 공정, 도 2(c)), RIE(Reactive Ion Etching) 등의 이방성 에칭에 의해 에치백하여, 심재(CP)의 측벽에 측벽 패턴(WP)을 형성한다(측벽 패턴 형성 공정, 도 2(d)).
측벽 재료 막(WM)은 실리콘계 재료(실리콘 산화물 등)의 측벽 재료를 ALD법(Atomic layer deposition), CVD법, 스퍼터링법 등의 종래 공지의 성막법에 의해 퇴적시킴으로써 형성될 수 있다. 제 1 실시형태와 같이, 심재(CP)의 구성 재료로서 레지스트 재료를 사용하는 경우, 보다 저온에서 성막 가능하며, 또한 원자층 레벨로 막 두께 컨트롤이 가능한 ALD법에 의해 측벽 재료 막(WM)을 형성하는 것이 바람직하다.
임프린트 몰드(1)에서의 소패턴(11)의 치수는 이 측벽 재료 막(WM)의 성막 두께에 의존하기 때문에, 측벽 재료 막(WM)의 성막 두께는 소패턴(11)의 설계 치수에 따라 설정될 수 있다.
에치백에 의해 형성되는 측벽 패턴(WP)은 제 2 하드 마스크층(HM2)의 에칭 마스크로서 사용되는 것이기 때문에, 측벽 패턴(WP)의 높이(TWP)(임프린트 몰드 기재(ST)의 두께 방향에서의 길이)는 제 2 하드 마스크층(HM2)에 대응한 에칭 선택비 등을 고려하여 적당하게 설정된다. 예를 들면, 측벽 패턴(WP) 및 제 2 하드 마스크층(HM2)을 구성하는 재료로서 실리콘계 재료를 사용한 경우, 측벽 패턴(WP)의 높이(TWP)는 5∼60nm 정도이다.
그 후에 측벽에 측벽 패턴(WP)이 형성된 심재(CP)를 애싱(산소 함유 가스를 사용한 플라즈마 애싱 등)에 의해 제거한다(심재 제거 공정, 도 2(e)). 이것에 의해, 심재(CP)만이 제거되어 제 2 하드 마스크층(HM2) 위에 측벽 패턴(WP)을 잔존시킬 수 있다.
계속해서, 측벽 패턴(WP)을 마스크로서 사용하여 제 2 하드 마스크층(HM2)을 건식 에칭법에 의해 에칭하여, 제 2 하드 마스크 패턴(HP2)을 형성한다(제 2 하드 마스크 패턴 형성 공정, 도 2(f)).
그리고, 제 2 하드 마스크 패턴(HP2)을 형성한 후, 제 1 하드 마스크층(HM1) 위에, 제 2 하드 마스크 패턴(HP2)을 함께 씌우도록 하여 레지스트막(RM)을 형성하고(도 2(g)), 임프린트 몰드(1)에서의 제 2 패턴 영역(대패턴(12)이 형성되는 영역(PA2))의 상층에 위치하는 제 1 하드 마스크층(HM1) 위에 제 2 레지스트 패턴(RP2)을 형성한다(제 2 레지스트 패턴 형성 공정, 도 2(h)).
제 2 레지스트 패턴(RP2)의 치수는 임프린트 몰드(1)의 대패턴(12)의 치수에 따라 설정될 수 있다.
제 2 레지스트 패턴(RP2)을 구성하는 레지스트 재료로서는 제 1 레지스트 패턴(RP1)과 동일한 것(전자선 감응형 레지스트 재료, UV 감응형 레지스트 재료, EUV 감응형 레지스트 재료, 레이저 감응형 레지스트 재료 등)을 사용할 수 있고, 전자선 등의 조사 면적이나 조사 시간(묘화 시간) 등을 고려하여, 네거티브형 레지스트나 포지티브형 레지스트를 적당하게 선택하여 사용할 수 있다. 제 1 하드 마스크층(HM1) 위에 형성된 레지스트막(RM)에 레지스트 패턴 이미지를 형성하고, 현상 처리, 린스 처리 및 건조 처리의 일련의 프로세스를 시행함으로써 제 2 레지스트 패턴(RP2)이 형성된다.
그리고, 제 2 하드 마스크 패턴(HP2) 및 제 2 레지스트 패턴(RP2)을 마스크로서 사용하여 제 1 하드 마스크층(HM1)을 건식 에칭법에 의해 에칭하여, 제 1 하드 마스크 패턴(HP1)을 형성한다(제 1 하드 마스크 패턴 형성 공정, 도 2(i)). 이렇게 하여, 임프린트 몰드 기재(ST)의 패턴 형성면(PS)에 치수가 상이한 미세 요철 패턴(소패턴(11) 및 대패턴(12))을 동시에 형성하기 위한 에칭 마스크로서 사용되는 제 1 하드 마스크 패턴(HP1)을 형성할 수 있다.
전술한 바와 같이 하여 형성된 제 1 하드 마스크 패턴(HP1)을 마스크로서 사용하여 임프린트 몰드 기재(ST)를 에칭하고, 임프린트 몰드 기재(ST)의 동일면 내에, 소패턴(11) 및 대패턴(12)을 동시에 형성한다(미세 요철 패턴 형성 공정, 도 2(j)).
최후에, 제 1 하드 마스크 패턴(HP1)을 박리함으로써, 반도체 디바이스의 배선 패턴 등을 제작하기 위한 미세 요철 패턴(메인 패턴)(11)과, 당해 미세 요철 패턴(메인 패턴)(11)보다도 치수가 큰 미세 요철 패턴(더미 패턴, 얼라인먼트 마크 등)(12)이 패턴 형성면(PS)에 형성되어 이루어지는 임프린트 몰드(1)를 제조할 수 있다(도 1 참조).
또한, 상기한 측벽 패턴 형성 공정(도 2(d))에 의해 형성되는 측벽 패턴(WP)은, 심재(CP)의 측벽을 따라 형성되기 때문에, 도 3(a) 및 (b)에 도시하는 바와 같이, 소위 폐루프 구조를 갖는다. 또한, 도 3(a)는 도 2(d)에 나타내는 측벽 패턴 형성 공정에 의해 형성된 측벽 패턴(WP) 및 심재(CP)를 나타내는 평면도이며, 도 3(b)는 도 3(a)에서의 A-A선 단면도로, 도 3(a)에서 이해를 쉽게 하기 위해 측벽 패턴(WP)에 해칭을 했다.
이와 같이 측벽 패턴(WP)이 폐루프 구조를 가진 상태 그대로 미세 요철 패턴 형성 공정(도 2(j))까지 실시하면, 제조되는 임프린트 몰드(1)에 형성되는 소패턴(11)도 또한 폐루프 구조를 갖게 된다.
따라서, 제 1 실시형태에 따른 임프린트 몰드의 제조 방법에서는, 폐루프 구조를 제거하는 폐루프 제거 공정을 더 포함하는 것이 바람직하다. 폐루프 제거 공정을 포함함으로써 폐루프 구조를 갖지 않는 소패턴(11)을 형성할 수 있다.
이 폐루프 제거 공정은 측벽 패턴 형성 공정(도 2(d)), 심재 제거 공정(도 2(e)), 제 2 하드 마스크 패턴 형성 공정(도 2(f)) 및 제 1 하드 마스크 패턴 형성 공정(도 2(i)) 중의 어느 하나의 공정 후에 행해질 수 있다.
폐루프 제거 공정에서의 폐루프 구조의 제거 방법으로서는 종래 공지의 방법을 채용할 수 있다. 예를 들면, 측벽 패턴 형성 공정(도 2(d)) 후에 폐루프 제거 공정이 행해지는 경우, 우선, 도 4(a) 및 도 5(a)에 도시하는 폐루프 구조의 측벽 패턴(WP) 및 심재(CP)의 길이 방향 양단부 이외를 씌우는 레지스트 패턴(RP)을 형성한다(도 4(b), 도 5(b)). 다음에 당해 레지스트 패턴(RP)을 마스크로 한 건식 에칭에 의해, 당해 레지스트 패턴(RP)의 개구부로부터 노출되는 측벽 패턴(WP) 및 심재(CP)를 제거한다(도 4(c), 도 5(c)). 그리고, 잔존하는 레지스트 패턴(RP)을 제거함으로써 폐루프 구조가 제거된 측벽 패턴(WP)을 형성할 수 있다(도 4(d), 도 5(d)).
전술한 바와 같은 제 1 실시형태에 따른 임프린트 몰드의 제조 방법에서는, 제 1 하드 마스크층(HM1) 및 제 2 하드 마스크층(HM2)의 2층의 하드 마스크가 임프린트 몰드 기재(ST) 위에 형성되어 있음으로써 임프린트 몰드 기재(ST)를 에칭하여 소패턴(11)을 형성하기 위한 제 1 하드 마스크 패턴(HP1)을 형성할 때에, 제 2 하드 마스크층(HM2)를 측벽 패턴(WP)에 의해 패터닝한 제 2 하드 마스크 패턴(HP2)을 에칭 마스크로서 사용할 수 있다. 그 결과, 제 2 하드 마스크 패턴(HP2)의 형성 후에 제 1 하드 마스크 패턴(HP1)의 형성 전까지(도 2(f)∼(h))에 있어서 습식 프로세스를 거치지만, 당해 습식 프로세스에 의해 현상액이나 린스액에 노출되는 것이 극히 얇은 제 2 하드 마스크 패턴(HP2)이기 때문에, 제 2 하드 마스크 패턴(HP2)의 벗겨짐 등이 발생하기 어려워진다.
따라서, 제 1 실시형태에 따른 임프린트 몰드의 제조 방법에 의하면, 전자선 리소그래피 등에서의 해상 한계 미만의 치수의 소패턴(11) 및 전자선 리소그래피 등에 의해 형성 가능한 치수의 대패턴(12)이 동일 패턴 형성면(동일면) 내에 형성되어 이루어지는 임프린트 몰드(1)를 높은 수율로 제조할 수 있다.
[제 2 실시형태]
다음에 본 발명의 제 2 실시형태에 따른 임프린트 몰드의 제조 방법에 대하여 설명한다. 또한, 제 2 실시형태에서, 제 1 실시형태와 동일한 구성에 대해서는 동일한 부호를 붙이고, 그 상세한 설명을 생략하는 것으로 한다.
제 2 실시형태에 따른 임프린트 몰드의 제조 방법에서는, 도 6에 도시하는 바와 같이, 우선 제 1 하드 마스크층(HM1) 및 제 2 하드 마스크층(HM2)이 이 순서로 적층되어 있는 임프린트 몰드 기재(ST)를 준비하고, 임프린트 몰드(1)에서 대패턴(12)이 형성되는 제 2 패턴 영역(대패턴(12)이 형성되는 영역)(PA2)의 상층에 위치하는 제 2 하드 마스크층(HM2) 위에 제 2 레지스트 패턴(RP2)을 형성한다(제 2 레지스트 패턴 형성 공정, 도 6(a)). 제 2 레지스트 패턴(RP2)은 제 2 하드 마스크 패턴(HP2)을 에칭에 의해 형성할 때에 에칭 마스크로서 사용된다. 그 때문에 제 2 레지스트 패턴(RP2)의 두께(제 2 레지스트 패턴(RP2)을 형성하기 위한 레지스트 막의 두께)는 제 2 레지스트 패턴(RP2)을 구성하는 레지스트 재료와 제 2 하드 마스크층(HM2)의 구성 재료와의 에칭 선택비 등을 고려하여 적당하게 설정될 수 있다.
또한, 제 2 실시형태에서는, 제 1 하드 마스크층(HM1) 및 제 2 하드 마스크층(HM2) 모두가 임프린트 몰드 기재(ST)의 전체면(패턴 형성면(PS)의 전체면)에 적층되어 있는 태양을 예로 들고 있지만, 이러한 태양에 한정되는 것은 아니며, 제 2 하드 마스크층(HM2)이 임프린트 몰드 기재(ST)의 제 2 패턴 영역(PA2)의 상층에 적어도 설치되어 있으면 된다. 예를 들면, 도 7(a)에 도시하는 바와 같이, 제 1 패턴 영역(PA1)의 상층에는 제 1 하드 마스크층(HM1)만이 설치되고, 제 2 패턴 영역(PA2)의 상층에는 제 1 하드 마스크층(HM1) 및 제 2 하드 마스크층(HM2)이 이 순서로 적층되어 있는 임프린트 몰드 기재(ST')를 사용하여 임프린트 몰드를 제조해도 된다. 제 2 하드 마스크 패턴 형성 공정(도 6(b) 참조)에서, 제 2 하드 마스크층(HM2) 중, 제 1 패턴 영역(PA1)의 상층에 위치하는 부분이 에칭에 의해 제거되어, 제 1 하드 마스크층(HM1)을 노출시키지만, 이 때, 노출하는 제 1 하드 마스크층(HM1) 표면에도 다소의 데미지(에칭 데미지)가 발생하는 경우가 있다. 그러나, 상기한 바와 같이, 필요한 부분(제 2 하드 마스크 패턴(HP2)이 형성되는 부분)에만 제 2 하드 마스크층(HM2)이 설치된 임프린트 몰드 기재(ST')를 사용함과 아울러, 도 7(b)에 도시하는 바와 같이 노출하는 제 1 하드 마스크층(HM1) 위에도 레지스트 패턴(RP')을 형성하고, 그 위에서 당해 제 2 하드 마스크층(HM2)을 에칭하여 제 2 하드 마스크 패턴(HP2)을 형성한다(도 7(c) 참조). 이것에 의해, 제 1 패턴 영역(PA1) 상의 제 1 하드 마스크층(HM1)에 제 2 하드 마스크층(HM2)의 에칭에 의한 데미지가 발생하는 것을 억제할 수 있다.
다음에 제 2 레지스트 패턴(RP2)을 마스크로서 사용하여 제 2 하드 마스크층(HM2)을 건식 에칭법에 의해 에칭하여, 제 2 하드 마스크 패턴(HP2)을 형성한다(제 2 하드 마스크 패턴 형성 공정, 도 6(b)).
계속해서, 임프린트 몰드(1)에서의 제 1 패턴 영역(소패턴(11)이 형성되는 영역)(PA1)의 상층에 위치하는 제 1 하드 마스크층(HM1) 위에 제 1 레지스트 패턴(RPs1)을 형성한다. 이 때, 제 2 하드 마스크 패턴(HP2)을 씌우도록 하여 제 1 레지스트 패턴(RPb1)도 형성한다(제 1 레지스트 패턴 형성 공정, 도 6(c)). 또한, 제 1 레지스트 패턴(RPs1)은 제 1 실시형태의 제 1 레지스트 패턴(RP1)(도 2(a) 참조)과 동일한 방법으로 형성될 수 있다.
제 1 레지스트 패턴(RPs1)은 후술하는 측벽 패턴 형성 공정(도 6(e))에서 측벽 패턴(WP)을 형성하기 위한 심재(CP)로서의 역할을 수행하기 때문에, 임프린트 몰드(1)에서의 소패턴(11)의 치수에 따른 치수로 형성된다. 이와 같이, 제 1 레지스트 패턴(RPs1)을 임프린트 몰드(1)에서의 소패턴(11)의 치수에 따른 치수(심재(CP)와 동등한 치수)로 형성함으로써 상기한 제 1 실시형태에서의 심재 형성 공정(제 1 레지스트 패턴(RP1)을 슬리밍하는 공정, 도 2(b) 참조)을 생략할 수 있다.
그 후에 심재(CP) 및 제 1 레지스트 패턴(RPb1) 위 및 노출하는 제 1 하드 마스크층(HM1) 위에 측벽 패턴(WP)을 구성하는 측벽 재료 막(WM)을 형성하고(측벽 재료 막 형성 공정, 도 6(d)), RIE(Reactive Ion Etching) 등의 이방성 에칭에 의해 에치백하여, 심재(CP)의 측벽 및 제 1 레지스트 패턴(RPb1)의 제 1 패턴 영역(PA1)측의 측벽에 측벽 패턴(WP)을 형성한다(측벽 패턴 형성 공정, 도 6(e)).
계속해서, 심재(CP)와 제 1 레지스트 패턴(RPb1)을 애싱에 의해 제거한다(심재 제거 공정, 도 6(f)). 그리고, 측벽 패턴(WP) 및 제 2 하드 마스크 패턴(HP2)을 마스크로서 사용하여 제 1 하드 마스크층(HM1)을 건식 에칭법에 의해 에칭하여, 제 1 하드 마스크 패턴(HP1)을 형성한다(제 1 하드 마스크 패턴 형성 공정, 도 6(g)).
전술한 바와 같이 하여 형성된 제 1 하드 마스크 패턴(HP1)을 마스크로서 사용하여 임프린트 몰드 기재(ST)를 에칭하고, 임프린트 몰드 기재(ST)의 패턴 형성면(PS) 내의 제 1 패턴 영역(PA1) 및 제 2 패턴 영역(PA2)의 각각에 소패턴(11) 및 대패턴(12)을 동시에 형성한다(미세 요철 패턴 형성 공정, 도 6(h)).
최후에, 제 1 하드 마스크 패턴(HP1)을 박리함으로써 반도체 디바이스의 배선 패턴 등을 제작하기 위한 미세 요철 패턴(메인 패턴)(11)과, 당해 미세 요철 패턴(메인 패턴)(11)보다도 치수가 큰 미세 요철 패턴(더미 패턴, 얼라인먼트 마크 등)(12)이 패턴 형성면(PS) 내의 제 1 패턴 영역(PA1) 및 제 2 패턴 영역(PA2)의 각각에 형성되어 이루어지는 임프린트 몰드(1)를 제조할 수 있다(도 1 참조).
또한, 전술한 측벽 패턴 형성 공정(도 6(e))에 의해 형성되는 측벽 패턴(WP)은, 심재(CP)의 측벽을 따라 형성되기 때문에, 도 3(a) 및 (b)에 도시하는 바와 같이 소위 폐루프 구조를 갖는다. 그 때문에 측벽 패턴(WP)이 폐루프 구조를 갖는 상태 그대로 미세 요철 패턴 형성 공정(도 6(h))까지 실시하면, 제조되는 임프린트 몰드(1)에 형성되는 소패턴(11)도 또한 폐루프 구조를 갖게 된다.
따라서, 제 2 실시형태에 따른 임프린트 몰드의 제조 방법에서는, 제 1 실시형태와 마찬가지로, 폐루프 구조를 제거하는 폐루프 제거 공정을 더 포함하는 것이 바람직하다. 이것에 의해, 폐루프 구조를 갖지 않는 소패턴(11)을 형성할 수 있다.
이 폐루프 제거 공정은 측벽 패턴 형성 공정(도 6(e)), 심재 제거 공정(도 6(f)) 및 제 1 하드 마스크 패턴 형성 공정(도 6 (g)) 중의 어느 하나의 공정 후에 행해질 수 있다.
전술한 바와 같은 제 2 실시형태에 따른 임프린트 몰드의 제조 방법에서는, 그 일련의 공정 중에서의 습식 프로세스가 측벽 패턴(WP)을 형성하기 전에 종료하고, 측벽 패턴(WP)을 형성한 후에는, 습식 프로세스를 거치지 않고 미세 요철 패턴 형성 공정(도 6(h))을 실시할 수 있어, 임프린트 몰드를 제조할 수 있다. 따라서, 임프린트 몰드를 제조하는 일련의 공정의 도중에 습식 프로세스를 거치는 것에 의한 측벽 패턴(WP)의 쓰러짐, 벗겨짐 등이 발생하지 않는다.
따라서, 제 2 실시형태에 따른 임프린트 몰드의 제조 방법에 의하면, 전자선 리소그래피 등에서의 해상 한계 미만의 치수의 소패턴(11) 및 전자선 리소그래피 등에 의해 형성 가능한 치수의 대패턴(12)이 동일 패턴 형성면(동일면) 내에 형성되어 이루어지는 임프린트 몰드(1)를 보다 높은 수율로 제조할 수 있다.
[제 3 실시형태]
계속해서, 본 발명의 제 3 실시형태에 따른 임프린트 몰드의 제조 방법에 대하여 설명한다. 또한, 제 3 실시형태에 따른 임프린트 몰드의 제조 방법은 제 2 실시형태의 변형예이다. 즉, 이러한 제조 방법에서는, 제 2 실시형태에 따른 임프린트 몰드의 제조 방법 중 일부의 공정이 상이하다. 그 때문에 제 3 실시형태에 대해서는, 제 2 실시형태에 따른 당해 제조 방법의 각 공정을 나타내는 공정 흐름도(도 6)를 참조하면서, 다른 일부의 공정에 대해서는, 도 8에 나타내는 공정 흐름도를 참조하여 설명한다. 또한 제 3 실시형태에서, 제 2 실시형태와 동일한 구성에 대해서는 동일한 부호를 붙이고, 그 상세한 설명을 생략하는 것으로 한다.
제 3 실시형태에서는, 제 2 실시형태와 마찬가지로, 제 1 하드 마스크층(HM1) 및 제 2 하드 마스크층(HM2)이 이 순서로 적층된 임프린트 몰드 기재(ST)를 준비하고, 제 2 하드 마스크층(HM2) 위에 제 2 레지스트 패턴(RP2)을 형성한 뒤에(제 2 레지스트 패턴 형성 공정, 도 6(a) 참조), 제 2 하드 마스크층(HM2)을 에칭하여, 제 2 하드 마스크 패턴(HP2)을 형성한다(제 2 하드 마스크 패턴 형성 공정, 도 6(b) 참조).
또한, 후술하는 바와 같이, 측벽 패턴 형성 공정(도 8(e) 참조)에서, 제 1 레지스트 패턴(RPs1)의 측벽뿐만 아니라, 제 2 하드 마스크 패턴(HP2)의 측벽에도 측벽 패턴(WP)이 형성되고, 이 제 2 하드 마스크 패턴(HP2) 및 그 측벽에 형성되는 측벽 패턴(WP)이 제 1 하드 마스크층(HM1)을 에칭할 때의 에칭 마스크로서의 역할을 수행하게 된다. 그 때문에 제 3 실시형태에서는, 임프린트 몰드(1)에서의 대패턴(12)의 치수 및 측벽 재료 막 형성 공정(도 8(d) 참조)에서의 측벽 재료 막(WM)의 성막 두께(제 2 하드 마스크 패턴(HP2)의 측벽에 형성되는 측벽 패턴(WP)의 두께(임프린트 몰드 기재(ST)의 면내 방향에서의 길이)) 등을 고려하여, 제 2 하드 마스크 패턴(HP2)의 치수를 적당하게 설정하는 것이 바람직하다.
또한 후술하는 측벽 패턴 형성 공정(도 8(e) 참조)에서, 측벽 재료 막(WM)의 에치백에 의해 측벽 패턴(WP)을 형성하지만, 이 때에, 제 2 하드 마스크 패턴(HP2)에도 다소의 에칭 데미지가 발생하는 경우가 있다. 그 때문에 임프린트 몰드 기재(ST) 위에 적층되는 제 2 하드 마스크층(HM2)의 두께는, 당해 에치백에 의해 제 2 하드 마스크 패턴(HP2)에 발생하는 데미지를 고려한 뒤에, 데미지가 발생한 제 2 하드 마스크 패턴(HP2)이 제 1 하드 마스크층을 에칭할 때의 에칭 마스크로서 견딜 수 있는 두께, 즉 제 2 실시형태에서의 제 2 하드 마스크층(HM2)보다도 두텁게 설정되는 것이 바람직하다.
다음에 도 8(c)에 도시하는 바와 같이, 노출하는 제 1 하드 마스크층(HM1) 위에만 제 1 레지스트 패턴(RPs1)(심재(CP))을 형성하고, 제 2 실시형태와 같은 제 1 레지스트 패턴(RPb1)을 제 2 하드 마스크 패턴(HP2) 위에 형성하지 않는다(제 1 레지스트 패턴 형성 공정).
계속해서, 도 8(d)에 도시하는 바와 같이, 심재(CP) 및 제 2 하드 마스크 패턴(HP2) 위 및 노출하는 제 1 하드 마스크층(HM1) 위에 측벽 패턴(WP)을 구성하는 측벽 재료 막(WM)을 형성하고(측벽 재료 막 형성 공정), 도 8(e)에 도시하는 바와 같이 RIE(Reactive Ion Etching) 등의 이방성 에칭에 의해 에치백하여, 심재(CP)의 측벽 및 제 2 하드 마스크 패턴(HP2)의 측벽에 측벽 패턴(WP)을 형성한다(측벽 패턴 형성 공정).
계속해서, 심재(CP)를 에칭에 의해 제거한다(심재 제거 공정, 도 6(f) 참조). 그리고, 심재(CP)의 측벽에 형성된 측벽 패턴(WP) 및 측벽 패턴(WP)이 형성된 제 2 하드 마스크 패턴(HP2)을 마스크로서 사용하여 제 1 하드 마스크층(HM1)을 건식 에칭법에 의해 에칭하여, 제 1 하드 마스크 패턴(HP1)을 형성한다(제 1 하드 마스크 패턴 형성 공정, 도 6(g) 참조).
그리고, 전술한 바와 같이 하여 형성된 제 1 하드 마스크 패턴(HP1)을 마스크로서 사용하여 임프린트 몰드 기재(ST)를 에칭하고, 임프린트 몰드 기재(ST)의 패턴 형성면(PS) 내의 제 1 패턴 영역(PA1) 및 제 2 패턴 영역(PA2)의 각각에 소패턴(11) 및 대패턴(12)을 동시에 형성한다(미세 요철 패턴 형성 공정, 도 6(h) 참조).
최후에, 제 1 하드 마스크 패턴(HP1)을 박리함으로써 반도체 디바이스의 배선 패턴 등을 제작하기 위한 미세 요철 패턴(메인 패턴)(11)과, 당해 미세 요철 패턴(메인 패턴)(11)보다도 치수가 큰 미세 요철 패턴(더미 패턴, 얼라인먼트 마크 등)(12)이 패턴 형성면(PS) 내의 제 1 패턴 영역(PA1) 및 제 2 패턴 영역(PA2)의 각각에 형성되어 이루어지는 임프린트 몰드(1)를 제조할 수 있다(도 1 참조).
또한, 상기한 측벽 패턴 형성 공정(도 8(e))에 의해 형성되는 측벽 패턴(WP)은, 심재(CP)(제 2 하드 마스크 패턴(HP2))의 측벽을 따라 형성되기 때문에, 도 3(a) 및 (b)에 도시하는 바와 같이, 소위 폐루프 구조를 갖는다. 그 때문에 측벽 패턴(WP)이 폐루프 구조를 가진 상태 그대로 미세 요철 패턴 형성 공정(도 6(h) 참조)까지 실시하면, 제조되는 임프린트 몰드(1)에 형성되는 소패턴(11)도 또한 폐루프 구조를 갖게 된다.
따라서, 제 3 실시형태에 따른 임프린트 몰드의 제조 방법에서는, 제 1 및 제 2 실시형태와 마찬가지로, 폐루프 구조를 제거하는 폐루프 제거 공정을 더 포함하는 것이 바람직하다. 이것에 의해, 폐루프 구조를 갖지 않는 소패턴(11)을 형성할 수 있다. 또한, 제 2 하드 마스크 패턴(HP2)의 측벽을 따라 형성되는 측벽 패턴(WP)도 마찬가지로 폐루프 구조를 갖지만, 제 2 하드 마스크 패턴(HP2)의 치수가 당해 측벽 패턴(WP)이 형성되는 것을 고려하여 설정됨으로써 제 2 하드 마스크 패턴(HP2)의 측벽에 형성되는 측벽 패턴(WP)의 폐루프 구조를 제거할 필요가 없어진다.
이 폐루프 제거 공정은 측벽 패턴 형성 공정(도 8(e)), 심재 제거 공정(도 6(f) 참조) 및 제 1 하드 마스크 패턴 형성 공정(도 6(g) 참조) 중 어느 하나의 공정 후에 행해질 수 있다.
전술한 바와 같은 제 3 실시형태에 따른 임프린트 몰드의 제조 방법에서는, 제 2 실시형태와 마찬가지로, 그 일련의 공정 중에서의 습식 프로세스가 측벽 패턴(WP)을 형성하기 전에 종료하고, 측벽 패턴(WP)을 형성한 후에는, 습식 프로세스를 거치지 않고 미세 요철 패턴 형성 공정(도 6(h) 참조)을 실시할 수 있어, 임프린트 몰드를 제조할 수 있다. 따라서, 임프린트 몰드를 제조하는 일련의 공정의 도중에 습식 프로세스를 거치는 것에 의한 측벽 패턴(WP)의 쓰러짐, 벗겨짐 등이 발생하지 않는다.
따라서, 제 3 실시형태에 따른 임프린트 몰드의 제조 방법에 의하면, 전자선 리소그래피 등에서의 해상 한계 미만의 치수의 소패턴(11) 및 전자선 리소그래피 등에 의해 형성 가능한 치수의 대패턴(12)이 동일 패턴 형성면(동일면) 내에 형성되어 이루어지는 임프린트 몰드(1)를 보다 높은 수율로 제조할 수 있다.
이상에서 설명한 실시형태는 본 발명의 이해를 쉽게 하기 위해 기재된 것으로, 본 발명을 한정하기 위해 기재된 것은 아니다. 따라서, 상기 실시형태에 개시된 각 요소는 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물도 포함하는 것이다.
상기 제 1∼제 3 실시형태에서의 폐루프 제거 공정에서, 폐루프 구조를 갖는 측벽 패턴(WP)의 길이 방향 양단부를 에칭함으로써 폐루프 구조를 제거하고 있지만, 이러한 태양에 한정되는 것은 아니다. 예를 들면, 일방의 단부만을 에칭하여 폐루프 구조를 제거하고, 평면으로 보아 대략 ㄷ자 형상 또는 평면으로 보아 대략 U자 형상의 측벽 패턴(WP)을 형성해도 되고, 임프린트 몰드(1)의 소패턴(11)이 폐루프 구조인 경우에는 당연히 폐루프 구조를 제거할 필요는 없다.
상기 제 1∼제 3 실시형태에서, 심재(CP)가 전자선 감응형 레지스트 재료 등의 레지스트 재료에 의해 구성되어 있지만, 이러한 태양에 한정되는 것은 아니고, 에칭 등에 의해 선택적으로 제거 가능한 재료인 한, 레지스트 재료 이외의 재료(예를 들면, 폴리 실리콘, 산화막, 질화막, 탄소 함유막 또는 금속막)에 의해 구성되어 있어도 된다.
(산업상의 이용가능성)
본 발명은 반도체 디바이스의 제조 과정에서 반도체 기판 등에 미세 요철 패턴을 형성하기 위한 나노임프린트 공정에서 사용되는 임프린트 몰드를 제조하는 방법으로서 유용하다.
1…임프린트 몰드
11…미세 요철 패턴(소패턴, 제 1 미세 패턴)
12…미세 요철 패턴(대패턴, 제 2 미세 패턴)
ST…임프린트 몰드 기재(기재)
HM1…제 1 하드 마스크층
HM2…제 2 하드 마스크층
HP1…제 1 하드 마스크 패턴
HP2…제 2 하드 마스크 패턴
RP1, RPs1, RPb1…제 1 레지스트 패턴
RP2…제 2 레지스트 패턴
PA1…제 1 패턴 영역
PA2…제 2 패턴 영역

Claims (4)

  1. 제 1 미세 패턴 및 당해 제 1 미세 패턴보다도 치수가 큰 제 2 미세 패턴이 하나의 면에 형성되어 이루어지는 나노임프린트 몰드를 제조하는 방법으로서,
    제 1 하드 마스크층과 제 2 하드 마스크층이 그 순서로 적층되어 이루어지는 기재를 준비하고, 상기 기재에서의 상기 제 1 미세 패턴이 형성되는 제 1 패턴 영역의 상층에 위치하는 제 2 하드 마스크층 위에 제 1 레지스트 패턴을 형성하는 제 1 레지스트 패턴 형성 공정과,
    상기 제 1 레지스트 패턴의 측벽에 측벽 패턴을 형성하는 측벽 패턴 형성 공정과,
    상기 측벽 패턴을 마스크로 하여 상기 제 2 하드 마스크층을 에칭하여, 제 2 하드 마스크 패턴을 형성하는 제 2 하드 마스크 패턴 형성 공정과,
    상기 기재에서의 상기 제 2 미세 패턴이 형성되는 제 2 패턴 영역의 상층에 위치하는 상기 제 1 하드 마스크층 위에 제 2 레지스트 패턴을 형성하는 제 2 레지스트 패턴 형성 공정과,
    상기 제 2 하드 마스크 패턴 및 상기 제 2 레지스트 패턴을 마스크로 하여 상기 제 1 하드 마스크층을 에칭하여, 제 1 하드 마스크 패턴을 형성하는 제 1 하드 마스크 패턴 형성 공정과,
    상기 제 1 하드 마스크 패턴을 마스크로 하여 상기 기재를 에칭하여, 상기 제 1 미세 패턴 및 상기 제 2 미세 패턴을 형성하는 미세 패턴 형성 공정을 포함하는 것을 특징으로 하는 나노임프린트 몰드의 제조 방법.
  2. 제 1 미세 패턴 및 당해 제 1 미세 패턴보다도 치수가 큰 제 2 미세 패턴이 하나의 면에 형성되어 이루어지는 나노임프린트 몰드를 제조하는 방법으로서,
    제 1 하드 마스크층과 제 2 하드 마스크층이 그 순서로 적층되어 이루어지는 기재를 준비하고, 상기 기재에서의 상기 제 2 미세 패턴이 형성되는 제 2 패턴 영역의 상층에 위치하는 상기 제 2 하드 마스크층 위에 제 2 레지스트 패턴을 형성하는 제 2 레지스트 패턴 형성 공정과,
    상기 제 2 레지스트 패턴을 마스크로 하여 상기 제 2 하드 마스크층을 에칭하여, 제 2 하드 마스크 패턴을 형성하는 제 2 하드 마스크 패턴 형성 공정과,
    상기 기재에서의 상기 제 1 미세 패턴이 형성되는 제 1 패턴 영역의 상층에 위치하는 상기 제 1 하드 마스크층 위 및 상기 제 2 하드 마스크 패턴 위에 제 1 레지스트 패턴을 형성하는 제 1 레지스트 패턴 형성 공정과,
    상기 제 1 레지스트 패턴의 측벽에 측벽 패턴을 형성하는 측벽 패턴 형성 공정과,
    상기 측벽 패턴 및 상기 제 2 하드 마스크 패턴을 마스크로 하여 상기 제 1 하드 마스크층을 에칭하여, 제 1 하드 마스크 패턴을 형성하는 제 1 하드 마스크 패턴 형성 공정과,
    상기 제 1 하드 마스크 패턴을 마스크로 하여 상기 기재를 에칭하여, 상기 제 1 미세 패턴 및 상기 제 2 미세 패턴을 형성하는 미세 패턴 형성 공정을 포함하는 것을 특징으로 하는 나노임프린트 몰드의 제조 방법.
  3. 제 1 미세 패턴 및 당해 제 1 미세 패턴보다도 치수가 큰 제 2 미세 패턴이 하나의 면에 형성되어 이루어지는 나노임프린트 몰드를 제조하는 방법으로서,
    제 1 하드 마스크층과 제 2 하드 마스크층이 그 순서로 적층되어 이루어지는 기재를 준비하고, 상기 기재에서의 상기 제 2 미세 패턴이 형성되는 제 2 패턴 영역의 상층에 위치하는 상기 제 2 하드 마스크층 위에 제 2 레지스트 패턴을 형성하는 제 2 레지스트 패턴 형성 공정과,
    상기 제 2 레지스트 패턴을 마스크로 하여 상기 제 2 하드 마스크층을 에칭하여, 제 2 하드 마스크 패턴을 형성하는 제 2 하드 마스크 패턴 형성 공정과,
    상기 기재에서의 상기 제 1 미세 패턴이 형성되는 제 1 패턴 영역의 상층에 위치하는 상기 제 1 하드 마스크층 위에 제 1 레지스트 패턴을 형성하고, 상기 제 2 하드 마스크 패턴 위에는 제 1 레지스트 패턴을 형성하지 않는 제 1 레지스트 패턴 형성 공정과,
    상기 제 1 레지스트 패턴의 측벽 및 상기 제 2 하드 마스크 패턴의 측벽에 측벽 패턴을 형성하는 측벽 패턴 형성 공정과,
    상기 측벽 패턴 및 상기 제 2 하드 마스크 패턴을 마스크로 하여 상기 제 1 하드 마스크층을 에칭하여, 제 1 하드 마스크 패턴을 형성하는 제 1 하드 마스크 패턴 형성 공정과,
    상기 제 1 하드 마스크 패턴을 마스크로 하여 상기 기재를 에칭하여, 상기 제 1 미세 패턴 및 상기 제 2 미세 패턴을 형성하는 미세 패턴 형성 공정을 포함하는 것을 특징으로 하는 나노임프린트 몰드의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 하드 마스크층은 금속 재료에 의해 구성되고,
    상기 제 2 하드 마스크층은 실리콘 또는 실리콘의 산화물, 질화물 혹은 질화산화물에 의해 구성되는 것을 특징으로 하는 나노임프린트 몰드의 제조 방법.
KR1020157007942A 2012-12-28 2013-11-29 나노임프린트 몰드의 제조 방법 KR102052465B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012286691 2012-12-28
JPJP-P-2012-286691 2012-12-28
PCT/JP2013/082129 WO2014103615A1 (ja) 2012-12-28 2013-11-29 ナノインプリントモールドの製造方法

Publications (2)

Publication Number Publication Date
KR20150100610A true KR20150100610A (ko) 2015-09-02
KR102052465B1 KR102052465B1 (ko) 2019-12-05

Family

ID=51020709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157007942A KR102052465B1 (ko) 2012-12-28 2013-11-29 나노임프린트 몰드의 제조 방법

Country Status (4)

Country Link
US (1) US9586343B2 (ko)
JP (1) JP5673900B2 (ko)
KR (1) KR102052465B1 (ko)
WO (1) WO2014103615A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101715177B1 (ko) * 2016-10-12 2017-03-10 한국과학기술원 미세 패턴이 형성된 니켈 스탬프의 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6060796B2 (ja) * 2013-04-22 2017-01-18 大日本印刷株式会社 インプリントモールド及びダミーパターン設計方法
JP6699256B2 (ja) * 2015-03-16 2020-05-27 大日本印刷株式会社 インプリントモールド製造用基材とインプリントモールドの製造方法
CN110494804B (zh) * 2019-07-11 2024-03-26 京东方科技集团股份有限公司 纳米压印模具及其制造方法、使用纳米压印模具的图案转印方法
JP2021048329A (ja) 2019-09-19 2021-03-25 キオクシア株式会社 パターン形成方法及びテンプレートの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825891A (en) 1987-12-21 1989-05-02 Jack Machado Portable hut
US5772905A (en) 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
JP2008536297A (ja) * 2005-03-15 2008-09-04 マイクロン テクノロジー， インク． フォトリソグラフィー構造よりも狭いピッチを有するパターン
JP2010080942A (ja) * 2008-08-25 2010-04-08 Elpida Memory Inc 半導体装置の製造方法
JP4825891B2 (ja) * 2009-03-31 2011-11-30 株式会社東芝 半導体装置の製造方法およびテンプレート
JP2012169426A (ja) * 2011-02-14 2012-09-06 Toshiba Corp 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078058B2 (ja) * 2006-03-31 2012-11-21 大日本印刷株式会社 モールド及びモールドの作製方法
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7560201B2 (en) * 2006-05-24 2009-07-14 Synopsys, Inc. Patterning a single integrated circuit layer using multiple masks and multiple masking layers
US7795149B2 (en) * 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7666578B2 (en) 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
KR100876805B1 (ko) * 2007-05-14 2009-01-09 주식회사 하이닉스반도체 나노 임프린트 리소그라피 공정용 템플릿 및 이를 이용한 반도체 소자 제조 방법
JP5144127B2 (ja) 2007-05-23 2013-02-13 キヤノン株式会社 ナノインプリント用のモールドの製造方法
KR100946080B1 (ko) 2007-12-28 2010-03-10 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR101435520B1 (ko) 2008-08-11 2014-09-01 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
JP4733214B1 (ja) 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
US8623770B1 (en) * 2013-02-21 2014-01-07 HGST Netherlands B.V. Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825891A (en) 1987-12-21 1989-05-02 Jack Machado Portable hut
US5772905A (en) 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
JP2008536297A (ja) * 2005-03-15 2008-09-04 マイクロン テクノロジー， インク． フォトリソグラフィー構造よりも狭いピッチを有するパターン
JP2010080942A (ja) * 2008-08-25 2010-04-08 Elpida Memory Inc 半導体装置の製造方法
JP4825891B2 (ja) * 2009-03-31 2011-11-30 株式会社東芝 半導体装置の製造方法およびテンプレート
JP2012169426A (ja) * 2011-02-14 2012-09-06 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101715177B1 (ko) * 2016-10-12 2017-03-10 한국과학기술원 미세 패턴이 형성된 니켈 스탬프의 제조방법

Also Published As

Publication number Publication date
US9586343B2 (en) 2017-03-07
WO2014103615A1 (ja) 2014-07-03
US20160167256A1 (en) 2016-06-16
JP5673900B2 (ja) 2015-02-18
KR102052465B1 (ko) 2019-12-05
JPWO2014103615A1 (ja) 2017-01-12

Similar Documents

Publication Publication Date Title
KR101140939B1 (ko) 패턴 형성 방법, 패턴 또는 패턴에 의해 형성되는 몰드
JP6232731B2 (ja) インプリントモールドの製造方法
JP6167609B2 (ja) ナノインプリント用テンプレート、ナノインプリント用テンプレートを用いたパターン形成方法、およびナノインプリント用テンプレートの製造方法
JP6311772B2 (ja) ナノインプリント用テンプレートの製造方法
JP5673900B2 (ja) ナノインプリントモールドの製造方法
JP2008132722A (ja) ナノインプリント用モールドおよびその作成方法、ならびにデバイスの製造方法
JP6236918B2 (ja) ナノインプリント用テンプレートの製造方法
JP2009239030A (ja) 半導体装置の製造方法
JP2019087678A (ja) 機能性基板及びその製造方法、並びにインプリントモールド
JP6089451B2 (ja) ナノインプリントモールドおよびその製造方法
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
TWI443758B (zh) 形成閘極導體結構的方法
JP6136445B2 (ja) 反射型位相シフトマスク及び製造方法
US7939451B2 (en) Method for fabricating a pattern
JP2016092360A (ja) 欠陥修正方法および微細構造体の製造方法
JP6972581B2 (ja) インプリントモールド及びインプリントモールドの製造方法
JP6631271B2 (ja) インプリントモールドの製造方法
US7906272B2 (en) Method of forming a pattern of a semiconductor device
JP6156013B2 (ja) インプリントモールドの製造方法
JP6171453B2 (ja) ナノインプリントモールドの製造方法
JP2019145578A (ja) ブランクス基材、インプリントモールド、インプリントモールドの製造方法及びインプリント方法
JP7124585B2 (ja) レプリカモールドの製造方法
JP2021027181A (ja) インプリントモールド用基板及びインプリントモールド、並びにそれらの製造方法
JP2014053535A (ja) パターン形成方法
KR20090019358A (ko) 포토 마스크의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right