KR101140939B1 - 패턴 형성 방법, 패턴 또는 패턴에 의해 형성되는 몰드 - Google Patents

패턴 형성 방법, 패턴 또는 패턴에 의해 형성되는 몰드 Download PDF

Info

Publication number
KR101140939B1
KR101140939B1 KR1020097026103A KR20097026103A KR101140939B1 KR 101140939 B1 KR101140939 B1 KR 101140939B1 KR 1020097026103 A KR1020097026103 A KR 1020097026103A KR 20097026103 A KR20097026103 A KR 20097026103A KR 101140939 B1 KR101140939 B1 KR 101140939B1
Authority
KR
South Korea
Prior art keywords
pattern
layer
inversion
forming
resist
Prior art date
Application number
KR1020097026103A
Other languages
English (en)
Other versions
KR20100011975A (ko
Inventor
아쯔노리 데라사끼
쥰이찌 세끼
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20100011975A publication Critical patent/KR20100011975A/ko
Application granted granted Critical
Publication of KR101140939B1 publication Critical patent/KR101140939B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C59/00—Surface shaping of articles, e.g. embossing; Apparatus therefor
    • B29C59/02—Surface shaping of articles, e.g. embossing; Apparatus therefor by mechanical means, e.g. pressing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0017—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor for the production of embossing, cutting or similar devices; for the production of casting means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

패턴 형성 방법은 기재 상에 형성된 박막의 표면 상에 레지스트의 패턴을 형성하는 단계와, 레지스트의 패턴 상에 반전층을 형성하는 단계와, 레지스트의 표면을 노출하도록 반전층을 제거한 후에 레지스트를 제거함으로써 레지스트의 패턴과 상보적인 반전층의 반전 패턴을 형성하는 단계와, 반전층의 반전 패턴을 마스크로 하여 박막을 에칭함으로써, 반전층이 형성된, 박막을 포함하는 하드마스크층을 형성하는 단계와, 반전층이 남아있는 하드마스크층 또는 반전층이 제거된 하드마스크층을 마스크로 하여 기재를 에칭하는 단계를 포함한다.
레지스트, 반전층, 반전 패턴, 에칭, 하드마스크층

Description

패턴 형성 방법, 패턴 또는 패턴에 의해 형성되는 몰드{PATTERN FORMING METHOD, PATTERN OR MOLD FORMED THEREBY}
본 발명은 패턴 형성 방법, 패턴 형성 방법에 의해 형성되는 패턴, 몰드, 가공 장치 및 가공 방법에 관한 것이다.
최근, 수지 재료, 금속 재료 등과 같이 피가공 부재 상에 몰드에 제공되는 미세 구조를 전사하는 미세 가공 기술이 개발되어 왔고 주목을 받아왔다. 이러한 기술은 나노임프린트 또는 나노엠보싱이라 불리고 수 나노미터 정도로 가공 분해능을 제공한다. 이러한 이유로 인해, 상기 기술은 스텝퍼, 스캐너 등과 같은 노광 장치 대신에 차세대 반도체 제조 기술에 적용될 것으로 기대된다. 또한, 상기 기술은 웨이퍼 수준에서 3차원 구조의 동시 가공을 행할 수 있다. 이러한 이유로 인해, 상기 기술은 광 결정 등과 같은 광학 소자, μ-TAS(마이크로 종합 분석 시스템)와 같은 바이오칩 등을 위한 제조 기술 등과 같은 다양한 분야에 적용될 것으로 기대된다.
임프린트를 사용하는 이러한 가공이 예를 들어, 스테판 와이. 츄(Stephan Y. Chou) 등의 응용물리학 레터, 67권, 21호, 3114-3316페이지(1995년)[Appl. Phys. Lett., Vol. 67, Issue 21, pp. 3114 - 3316 (1995)]("문서 1")에 설명된 바와 같 은 반도체 제조 기술에 적용되는 경우에, 가공은 이하의 방식으로 수행된다.
즉, 기판(예를 들면, 반도체 웨이퍼)과, 기판 상에 배치되는 광경화성 수지 재료를 포함하는 워크(workpiece)에 대해 원하는 임프린트 패턴이 제공되는 몰드가 접촉되고 광경화성 수지 재료에 대항하여 가압되고, 광경화성 수지 재료를 경화시키기 위해 자외선 조사("광학 임프린트")가 뒤따른다. 다르게는, 열가소성 수지 재료가 기판 상에 형성되고, 가열되어 연화된다. 이어서, 몰드는 연화된 수지 재료에 접촉되고 가압되고, 온도를 하강시켜서 수지 재료를 경화시킨다("열 임프린트"). 그 결과, 임프린트 패턴은 수지 재료층에 전사된다. 최종 수지 재료층은 그대로 사용되거나, 마스크로서 수지 재료층을 이용하여, 에칭 등이 수행되어 기판 상에 패턴을 형성한다.
이러한 임프린트 기술에서, 전사 형상의 정밀도는 몰드의 가공 정밀도에 의존한다.
몰드용 재료로서 예를 들어, 광학 임프린트에서, 석영과 같은 투명한 재료가 사용된다. 레지스트 마스크를 사용하여 에칭함으로써 서브마이크론 정도의 석영을 가공하는 것은 기술적으로 매우 어렵다. 이는 SiO2의 에칭이 다른 재료의 경우와 비교했을 때 매우 높은 이온에너지를 일반적으로 필요로해서, 레지스트 마스크에 가해지는 로드가 매우 크기 때문이다.
이러한 문제점을 해결하기 위해서, 높은 이온에너지의 충격에 대한 내성이 있는 재료, 패턴 이미지가 충분한 두께로 형성되는 것, 레지스트의 소모를 억제하 는 에칭 조건이 달성되는 것을 단독으로 또는 복합적으로 강구하도록 요구된다.
이러한 이유로 인해, 종래의 임프린트 기술에서, Cr 등과 같은 금속 재료가 많은 경우에 일반적으로 사용되어 왔다.
예를 들면, 도 3의 (a) 내지 (c)에 도시된 바와 같이, 2003년 2월 에스피아이이 마이크로리소그래피 컨퍼런스[SPIE Microlithography Conference, February 2003]("문서 2")에서, 에크론 톰슨(Ecron Thompson), 론 보이진(Ron Voisin), 에스. 브이. 스리니바잔(s. V. Sreenivasan), 패트릭 마틴(Patrick Martin)의 금속 재료를 하드 마스크로서 사용한 패턴 형성 방법이 개시되어 있다. 패턴 형성 방법에서, 우선, 얇은 하드마스크층(302)은 기재(301) 상에 금속 재료로 형성되고, 레지스트(303)는 하드 마스크층(302) 상에 형성되어 패터닝된다(도 3의 (a)). 다음에, 에칭은 마스크로서 레지스트(303)를 사용함으로써 수행되어 금속 재료의 얇은 하드마스크층(302) 상에 레지스트 패턴을 전사한다(도 3의 (b)). 이어서, 기재(301)는 마스크로서 하드마스크층(302)을 사용함으로써 에칭된다(도 3의 (c)).
또한, 리프트 오프(lift-off) 방법에 의해 28㎚ 미만의 가공 치수로 마스크를 제작하는 방법은 예를 들어, 스테판 와이. 츄(Stephen y. Chou), 피터 알. 크라우스(Peter R. Krauss), 웨이 창(Wei Zhang), 링지 구오(Lingjie Guo), 레이 츄앙 제이.(Lei Zhuang J.)의 1997년 VAC. Sci. Technol. b. 15, 2897페이지[VAC. Sci. Technol. b. 15, 2897 (1997)]("문서 3")에 설명된 바와 같이 연구되어 왔다. 이 방법은 도 5의 (a) 및 (b)에 도시된다. 우선, 레지스트(502)가 기재(501) 상에 형성되어 패터닝된다. 레지스트(502)의 표면 상에, 하드 마스크층(503)이 증착 또는 CVD(chemical vapor deposition)와 같은 방법에 의해 원하는 재료로 형성된다(도 5의 (a)). 이어서, 레지스트(502)를 용해함으로써, 하드마스크층(503)은 레지스트(502)의 개구부에만 남겨진다(도 5의 (b)). 기재(501)는 도 3의 (c)의 단계에서와 유사하게 마스크로서 하드마스크층(503)을 사용함으로써 에칭된다.
그러나, 하드마스크로서 Cr과 같은 금속 재료를 사용하는 문서 2의 상술된 방법에서, 100㎚ 이하 정도로 미세 가공 동안 다음의 문제점이 발생할 수 있다.
100㎚ 이하 정도로 미세 가공에서, 레지스트의 두께의 감소와, 재료의 약화가 현저해진다. 이러한 이유로 인해, 몇몇 경우에 하드마스크로 가공하는 동안 레지스트가 소멸된다. 또한, 레지스트가 충분한 두께를 갖고, 가공 동안 소멸되지 않는 경우에도, 도 4의 (a) 내지 (c)에 도시된 바와 같이, 기재는 건식 에칭 동안 플라즈마에 의한 손상으로 인해 변형된다.
도 4의 (a)는 하드마스크층(302)과 레지스트(303)가 기재(301) 상에 형성되는 도 3의 (a)의 사시도이다.
하드마스크층(302)이 마스크로서 레지스트(303)를 사용하여 에칭되는 경우에, 레지스트(303)는 의도되지 않은 형상으로 변형된다(도 4의 (b)).
그 결과, 레지스트(303)의 패턴의 거칠기(roughness)가 하드마스크층(302) 상에 전사된다. 후속의 에칭에 의해, 거칠기는 기재(301) 상에 더 전사된다(도 4의 (c)).
이러한 요인들로 인해, CD(critical dimension) 정확도와 낮은 ELR(edge line roughness)을 충족시키기 어렵다.
또한, 문서 3에 설명된 리프트 오프 방법에 따르면, 28㎚ 미만의 가공 정밀도로 가공을 행할 수 있다. 그러나, 도 6의 (a) 내지 (c)에 도시된 바와 같은 문제점들이 발생할 수 있다.
즉, 레지스트 표면 상에 적층된 하드마스크 재료가 제거 불량으로 인해 인접하는 패턴부에 연결되는 문제점이 발생하는 원인이 된다(도 6의 (a)).
또한, 버(burr)가 패턴 에지에 남겨지는 문제점이 발생한다(도 6의 (b)).
또한, 충분한 두께가 패턴 에지에 확보될 수 없는 문제점이 발생한다(도 6의 (c)).
이들 문제점들로 인해, 리프트 오프 방법에서, 대량 생산을 충족시킬 수 있는 수율을 얻기 어렵다.
본 발명의 주목적은 상술된 문제점을 해결하고, 에칭 마스크로서 레지스트를 사용하지 않고 그리고 리프트 오프 방법을 사용하지 않고 패턴을 형성할 수 있는 패턴 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 패턴 형성 방법에 의해 형성되는 패턴을 제공하는 것이다.
본 발명의 추가적인 목적은 패턴을 갖는 몰드와, 몰드를 사용하는 가공 장치와, 몰드를 사용하는 가공 프로세스를 제공하는 것이다.
본 발명의 일 태양에 따르면, 제1 재료로 이루어진 기재의 표면 상에 제2 재료로 이루어진 박막을 형성하는 단계와, 제2 재료로 이루어진 박막의 표면 상에 레지스트의 패턴을 형성하는 단계와, 레지스트의 패턴 상에 제3 재료로 이루어진 반전층을 형성하는 단계와, 레지스트의 표면을 노출시키도록 반전층을 제거하는 단계와, 레지스트를 제거함으로써 레지스트의 패턴과 상보적인 반전층의 반전 패턴을 형성하는 단계와, 마스크로서 반전층의 반전 패턴을 사용하여 박막을 에칭함으로써, 반전 패턴 아래에 형성된 박막을 포함하는 하드마스크층을 형성하는 단계와, 마스크로서 반전층이 남아있는 하드마스크층 또는 반전층이 제거된 하드마스크층을 사용하여 기재를 에칭하는 단계를 포함하는, 패턴 형성 방법이 제공된다.
본 발명의 다른 태양에 따르면, 패턴 형성 방법에 의해 형성되는 패턴과, 패턴을 갖는 몰드와, 몰드를 사용하는 가공 장치와, 몰드를 사용하는 가공 프로세스가 제공된다.
본 발명에 따르면, 마스크로서 레지스트를 사용하지 않고 그리고 리프트 오프 방법을 사용하지 않고 패턴을 형성할 수 있는 패턴 형성 방법을 실현할 수 있다. 패턴 형성 방법에 의해 형성되는 패턴과, 패턴을 갖는 마스크와, 몰드를 사용한 가공 장치와, 몰드를 사용한 가공 프로세스를 또한 실현할 수 있다.
본 발명의 이들 및 다른 목적, 특징 및 이점은 첨부한 도면과 관련하여 취해진 이하의 본 발명의 양호한 실시예의 설명을 고려하여 더 명백해질 것이다.
도 1의 (a) 내지 (f)는 본 발명의 일실시예로서 패턴 형성 방법을 도시하는 단면도이다.
도 2의 (a) 내지 (i)는 본 발명의 다른 실시예로서 패턴 형성 방법을 도시하 는 단면도이다.
도 3의 (a) 내지 (c)는 문서 2에서 패턴 형성 방법을 도시하는 단면도이다.
도 4의 (a) 내지 (c)는 종래의 임프린트 기술에서의 문제점을 도시하는 사시도이다.
도 5의 (a) 및 (b)는 문서 3에서 패턴 형성 방법을 도시하는 개략도이다.
도 6의 (a) 내지 (c)는 종래의 리프트 오프 방법에서의 문제점을 도시하는 사시도이다.
도 7의 (a) 및 (b)는 본 발명의 일실시예의 패턴 형성 방법에 의해 형성되는 패턴을 도시하는 사시도이다.
도 8은 본 발명의 일실시예의 패턴 형성 방법에 의해 형성되는 패턴의 단면 사진 영상이다.
도 9는 본 발명의 일실시예의 패턴 형성 방법에 의해 형성되는 패턴의 사시 사진 영상이다.
(발명을 수행하기 위한 최선의 모드)
상술된 구성에 따르면, 하드마스크를 이용하여 가공시 레지스트의 소멸과, 건식 에칭시 플라즈마에 의한 손상으로 인해 레지스트의 변형의 발생을 억제할 수 있다. 또한, 패턴 형성은 리프트 오프 방법을 사용하지 않고 수행될 수 있다.
보다 구체적으로, 이는 이하의 본 발명의 일실시예로서의 같이 패턴 형성 방법에 의해 달성될 수 있다.
패턴 형성 방법에서, 우선, 기재 상에 제공되는 하드마스크를 형성하기 위한 박막 상에 형성되는 레지스트의 패턴의 표면 상에, 레지스트와 하드마스크를 형성하기 위한 박막으로, 그 에칭 선택비를 제공할 수 있고, 플라즈마에 대해 높은 내성을 갖는 견고한 재료의 층이 반전층으로서 사용된다.
다음에, 반전층은 레지스트 패턴의 표면이 노출될 때까지 제거되고, 그 후 레지스트만이 선택적으로 제거된다. 따라서, 레지스트 패턴과 상보적인 반전 패턴이 형성된다.
마스크로서 이러한 반전 패턴을 사용함으로써, 기재에 형성되는 하드마스크를 형성하기 위한 박막은 에칭되어 하드마스크층을 형성한다.
다음에, 기재는 마스크로서 하드마스크층을 사용함으로써 에칭되어 패턴을 형성한다.
따라서, 기재의 에칭 동안 에칭 마스크로서 레지스트를 사용하지 않고 그리고 리프트 오프 방법을 사용하지 않고 패턴을 형성할 수 있다.
따라서, 종래의 패턴 형성 방법과 달리, 패턴 형상이 리소그래피 동안 하드마스크 상에 전사될 때 형상의 열화(변형)를 경감시킬 수 있다.
(실시예)
이하, 본 발명에 따른 일실시예의 패턴 형성 방법이 패턴 형성 방법을 도시하는 단면도인 도 1의 (a) 내지 (f)를 참조하여 설명될 것이다.
도 1의 (a) 내지 (f)를 참조하면, 제3 실시예의 패턴 형성 방법은 기재(101)와, 하드마스크를 형성하기 위한 박막(102)과, 레지스트(103)와, 반전층(104)과 반 전 패턴(105)을 사용함으로써 이하의 단계를 통해 수행된다.
(1) 제1 재료의 기재의 표면 상에 제2 재료로 이루어진 박막을 형성하는 단계
우선, 기재(101)의 표면 상에, 하드마스크를 형성하기 위해 제2 재료로 이루어진 박막(102)이 형성된다. 하드마스크를 형성하기 위한 박막(102)은 증착, CVD, 스핀 코팅 등으로부터 방법을 적절히 선택함으로써 형성될 수도 있다.
다음에, 하드마스크를 형성하기 위한 박막(102) 상에, 레지스트 패턴(103)이 형성된다(도 1의 (a)). 레지스트(103)의 패턴 방법의 예는 스텝퍼, 스캐너 등을 사용하는 노광(light exposure)과 전자선을 이용한 리소그래피를 포함할 수도 있다.
(2) 제2 재료로 이루어진 박막의 표면 상에 레지스트 패턴을 형성하고, 레지스트 패턴 상에 제3 재료로 이루어진 반전층을 형성하는 단계
레지스트(103) 상에, 반전층(104)이 제3 재료로 형성된다. 그 결과, 레지스트 패턴(103)은 반전층(104)에 완전히 매립된다(도 1의 (b)). 반전층(104)을 형성하는 방법은 스핀 코팅, 증착 및 CVD와 같은 방법으로부터 적절히 선택된다.
반전층(104)을 형성하는 단계 후에, 반전층(104)은 양호하게는 평탄화될 수도 있다. 이러한 목적으로, 막 형성 동안 어느 정도 평탄화된 표면을 제공하는 스핀 코팅을 채용할 수 있다. 또한, 예를 들어, CMP(Chemical mechanical polishing)를 통해 막 형성 후에 막 표면을 평탄화할 수도 있다. CMP와 같은 평탄화 가공은 스핀 코팅 후에 또한 수행될 수도 있다.
(3) 레지스트의 표면이 노출될 때까지 반전층을 제거하는 단계
반전층(104)은 레지스트(103)의 상부면이 노출될 때까지 제거된다(도 1의 (c)). 이러한 단계는 건식 에칭 또는 CMP와 같은 평탄화 가공을 통한 에치백(etch back)에 의해 수행될 수도 있다. 도 1의 (c)에 도시된 상태가 얻어질 때까지 단계 (2)에서 평탄화 가공(도 1의 (b))을 또한 계속할 수 있다.
(4) 레지스트를 제거함으로써 레지스트 패턴과 상보적인 반전층의 반전 패턴을 형성하는 단계
레지스트(103)는 제거된다. 이에 의해, 반전 패턴(105)은 레지스트 패턴(103)의 개구부(도 1의 (a))가 반전층(104)(도 1의 (d))으로 대체되는 방식으로 형성된다.
레지스트(103)의 제거는 박리(이형) 액체 또는 플라즈마를 사용하는 에칭/애싱에 의해 수행된다.
(5) 마스크로서 반전층의 반전 패턴을 사용하여 박막을 에칭함으로써, 반전층이 형성되는 박막을 포함하는 하드마스크층을 형성하는 단계
하드마스크층은 마스크로서 반전 패턴(105)을 사용하여 하드마스크를 형성하기 위한 박막(102)을 에칭함으로써 형성된다(도 1의 (e)).
(6) 마스크로서 반전층이 남아있는 박막의 하드마스크층 또는 반전층이 제거된 하드마스크층을 사용하여, 제1 재료의 기재를 에칭하는 단계
마스크로서 반전 패턴(105)과 하드마스크(102)의 조합을 사용하거나, 마스크로서 반전 패턴(105)이 제거된 하드마스크(102)를 사용함으로써, 기재(101)는 에칭 된다(도 1의 (f)). 에칭 후에, 반전 패턴(105) 및/또는 하드마스크층(102)은 필요시 제거될 수도 있다.
본 실시예에서, 반전층(104)은 레지스트(103)에 대한 내성과 비교하여 플라즈마에 대한 내성이 우수한 재료로 형성될 수 있다.
따라서, 하드마스크를 형성하기 위한 제2 재료로 이루어진 박막(102)의 에칭 동안 문제가 되었던, 마스크의 불충분한 두께로 인한 치수 제어 특성의 저하와, 마스크 패턴의 변형으로 인한 형상의 열하를 방지할 수 있다.
또한, 미세 패턴으로 레지스트를 패터닝시, 인접하는 패턴부가 현상액 또는 린스액을 건조하는 동안 표면 장력에 의해 서로 끌어당겨져 쓰러져버리는(패턴 폴링(pattern falling)) 현상이 발생할 수 있다. 이러한 현상은 패턴 폭에 비해 증가하는 레지스트의 두께로 인해 더 발생하기 쉬운 경향이 있다.
그러나, 본 실시예의 패턴 형성 방법을 사용함으로써, 패턴 폴링의 발생 정도를 감소시킬 수 있다. 이는 레지스트의 두께보다 작은 두께로 에칭하는 동안 반전층(104)이 마스크로서 기능하여, 레지스트의 두께가 동일한 가공 치수에서도 종래의 프로세스의 경우와 비교하여 감소될 수 있기 때문이다.
기재(101)와 하드마스크를 형성하기 위한 박막(102)의 통상적인 조합은 석영(기재(101)용)과 Cr(박막(102)용)이다. 그러나, 본 실시예에서, 조합은 석영과 Cr에 특별히 제한되지 않고, 조합을 위한 재료가 적절한 에칭 선택비를 확보할 수 있는 한 임의의 조합으로부터 선택될 수도 있다.
예를 들어, 기재(101)용 재료로서, TiO2, Al2O3, ZnO, ITO(인듐주석산화물), CaF2 또는 SiN과 같은 투명한 재료; 실리콘; 실리콘 산화물 화합물; 일반적인 금속 재료 등을 사용할 수 있다.
박막(102)의 재료로서, Al, WSi, Ni 또는 Cr 등을 선택할 수 있어서, 선택된 재료가 기재(101)용 재료와 조합하여 적절한 에칭 선택비를 제공할 수 있다.
반전층(104)의 재료로서, SiO2, SiN, 실리콘 산화물 화합물과 같은 실리콘계 재료; 실리콘을 함유한 수지계 화합물; TiO2와 Al2O3와 같은 절연 재료; 및 일반적인 금속 재료를 사용할 수 있다. 이들 재료로부터, 하드마스크를 형성하기 위한 박막(102)용 재료에 대해 적절한 에칭 선택비를 제공할 수 있는 재료를 선택할 수 있다.
예를 들어, SiO2의 반전층을 형성하는 방법으로서, 실리콘 산화물을 함유한 스핀 온 글래스(SOG; spin on glass)로의 스핀 코팅 또는 테트라 에틸오소실리케이트(TEOS; tetra ethyl ortho silicate)로의 플라즈마 CVD에 의한 막 형성을 채용할 수 있다.
본 실시예의 프로세스는 기재를 에칭하는 단계에서 마스크로서 하드마스크층이 사용되는 영역 이외의 영역이 기재의 전체 표면의 영역의 50% 이상인 경우에 더 적합하다.
최종 패턴의 예는 양호하게는 도 7의 (a)에 도시된 도트 패턴과, 도 7의 (b) 에 도시된 아이솔레이티드 라인(isolated line) 패턴을 포함할 수도 있다. 도트 패턴과 아이솔레이티드 라인 패턴의 조합에 의해 구성되는 패턴을 또한 포함할 수 있다.
종래의 리소그래피 기술에서, 고해상도를 갖는 대부분의 레지스트는 노출부가 현상 동안 제거되는 소위 포지티브 레지스트이다. 포지티브 레지스트로 상술된 패턴을 형성하는 경우에, 패턴을 둘러싸도록 노출이 수행되어서, 제거된 부분의 양이 증가된다. 이러한 이유로 인해, 치수 제어를 행하는 것은 매우 곤란하다.
또한, 전자선(직접) 묘화 또는 포토리소그래피(photolithography)에서도, 마스크의 제작 동안, 패턴을 둘러싸는(패턴에 인접한) 큰 영역이 노출되어서, 많은 시간과 많은 비용이 든다.
본 발명에서, 예를 들어, 도트 패턴 형성만이 홀(hole) 패턴 묘화를 필요로 한다. 이는 치수 제어를 용이하게 할 뿐 아니라 프로세스 시간을 상당히 감소되게 만든다.
기재를 에칭하는 단계에서 마스크로서 하드마스크층이 사용되는 영역 이외의 영역이 기재의 전체 표면의 영역의 50% 미만인 경우에, 도 1의 (a) 내지 (f)에 도시된 패턴 형성 방법이 몇몇 경우에 항상 적절하지는 않는다. 즉, 기재의 전체 표면의 영역의 50% 이상은 묘화되어서, 치수 제어와 프로세스 시간에서 불리하게 된다. 이 경우에, 도 1의 (a) 내지 (f)에 도시된 패턴 형성 방법과 다른 도 2의 (a) 내지 (i)에 도시된 패턴 형성 방법이 효율적이다.
이하, 본 발명의 패턴 형성 방법의 다른 실시예가 도 2의 (a) 내지 (i)를 참 조하여 설명될 것이다.
(1) 제1 재료의 기재의 표면 상에 제공되는 제2 재료로 이루어진 박막이 제공되는 전사층 상에 레지스트의 패턴을 형성하는 단계
우선, 기재(101)의 표면 상에, 하드마스크를 형성하기 위한 제2 재료로 이루어진 박막(102)이 형성된다.
다음에, 하드마스크를 형성하기 위한 박막(102) 상에, 전사층(201)이 형성되고, 그 위에 레지스트 패턴(103)이 형성된다(도 2의 (a)).
(2) 레지스트 패턴 상에 제3 재료로 이루어진 제2 반전층을 형성하는 단계
레지스트 패턴(103) 상에, 제1 반전층(202)이 제3 재료로 형성된다(도 2의 (b)).
(3) 레지스트의 표면이 노출될 때까지 제1 반전층을 제거한 후에 레지스트를 제거함으로써 레지스트 패턴과 상보적인 제1 반전층의 제1 반전 패턴을 형성하는 단계
우선, 반전층(202)은 레지스트(103)의 상부면이 노출될 때까지 가공되고 제거된다. 그 후, 레지스트(103)는 레지스트(103)의 패턴의 개구부가 제1 반전층(202)으로 대체되는 방식으로 반전 패턴층(203)을 형성하도록 제거된다(도 2의 (c)). 이 단계의 프로세스는 도 1의 (c) 및 (d)를 참조하여 상술된 단계 (3) 및 (4)에서와 동일한 방식으로 수행된다. 또한, 제1 반전층을 형성하는 단계 후에, 제1 반전층을 평탄화하는 단계를 또한 수행할 수 있다.
(4) 마스크로서 제1 반전층을 사용하여 전사층을 에칭함으로써 전사층 상에 형성되는 제1 반전 패턴과 전사층을 포함하는 제2 반전 패턴을 형성하는 단계
마스크로서 반전 패턴층(203)을 이용하여, 전사층(201)과, 전사층(201) 상에 배치된 반전 패턴층(203)을 포함하는 제2 반전 패턴(204)을 형성하도록 에칭된다(도 2의 (d)).
(5) 제2 반전 패턴 상에 제3 재료로 이루어진 제2 반전층을 형성하는 단계
반전 패턴(204) 상에, 제2 반전층(205)이 형성된다.(도 2의 (e)).
(6) 전사층의 표면이 노출될 때까지 제2 반전층과 제1 반전 패턴을 제거하는 단계
제2 반전층(205)과 제1 반전 패턴(203)은 전사층(201)의 상부면이 노출될 때까지 가공되고 제거된다(도 2의 (f)). 또한, 제2 반전층을 형성하는 단계 후에, 제2 반전층을 평탄화하는 단계가 또한 수행될 수도 있다.
(7) 상기 단계 (6) 후에 전사층을 제거함으로써 제1 반전 패턴과 상보적인 제2 반전층의 제3 반전층을 형성하는 단계
제3 반전 패턴(206)은 전사층(201)을 제거함으로써 형성된다(도 2의 (g)).
전사층(201)의 제거는 박리(이형) 액체 또는 플라즈마를 사용하여 에칭/애싱함으로써 수행된다.
(8) 마스크로서 제3 반전 패턴을 사용하여 박막을 에칭함으로써, 제3 반전 패턴이 형성되는 박막을 포함하는 하드마스크층을 형성하는 단계
하드마스크층은 제3 반전 패턴(206)을 마스크로서 하여 하드마스크를 형성하기 위한 박막(102)을 에칭함으로써 형성된다(도 2의 (h)).
(9) 마스크로서 제3 반전 패턴이 남아있는 박막의 하드마스크층 또는 제3 반전 패턴이 제거된 하드마스크층을 사용하여, 제1 재료의 기재를 에칭하는 단계
마스크로서 제3 반전 패턴(206)과 하드마스크(102)의 조합을 사용하거나, 마스크로서 제3 반전 패턴이 제거된 하드마스크(102)를 사용함으로써, 기재(101)는 에칭된다(도 2의 (i)). 에칭 후에, 제3 반전 패턴(206) 및/또는 하드마스크층(102)은 필요시 제거될 수도 있다.
상기 패턴 형성 방법을 사용하는 경우에, 레지스트 패턴(103)과 제3 반전 패턴(206)은 단면 형상(프로젝션/리세스(projection/recess) 배열)에서 서로 일치한다. 즉, 도 1의 (a) 내지 (f)와, 도 2의 (a) 내지 (i)에 도시된 프로세스를 적절히 사용함으로써, 레지스트 패턴(103)과 상보적인 (도 1의 (d)의) 반전 패턴(105)과, 단일 묘화 패턴(레지스트 패턴(103))으로부터 레지스트 패턴(103)에 대응하는 (도 2의 (g)의) 반전 패턴(206) 중 하나를 형성할 수 있다.
또한, 도 2의 (a) 내지 (i)에 도시된 패턴 형성 방법을 선택함으로써, 작은 묘화 영역을 갖는 패턴을 형성할 수 있다.
전사층(201)의 재료로서, 재료는 양호하게는 레지스트로 묘화함으로써 현상되지 않고 레지스트의 성분에 비교적 가까운 성분을 함유한 유기 재료인 재료로부터 선택될 수도 있다.
예를 들어, 전사층(201)의 재료는 반사 방지막(BARC; bottom anti-reflection coating), SOC(spin on carbon), DLC(diamond-like carbon) 등을 적절히 포함할 수도 있다. 이러한 재료들을 사용하는 경우에, 레지스트(103)의 제거 (도 2의 (c))와, 전사층(201)의 에칭(도 2의 (d))은 유사한 에칭 조건에서 수행될 수 있어서, 단일 단계에서 제거 및 에칭을 연속적으로 또한 수행할 수 있다.
상술된 패턴 형성 방법에 의해, 통상적인 미세 패턴을 제작할 수 있다. 또한, 나노임프린트용 몰드의 제작에 패턴 형성 방법을 적용함으로써, 가공 장치와, 가공 방법과, 몰드를 사용함으로써 피가공 부재 상에 패턴이 임프린트되는 가공 방법에 의해 가공된 구조체를 실현할 수 있다.
상술된 패턴 형성 방법에 의해, 일반적인 미세 패턴을 제작할 수 있지만, 패턴 형성 방법은 나노임프린트용 몰드의 제작에 또한 적용할 수 있다. 최종 몰드에 의해, 피가공 부재 상에 패턴을 임프린트하도록 구성되는 가공 장치 및 가공 방법을 제공하고, 가공 방법에 의해 가공되는 구조체를 제공할 수 있다.
또한, 상술된 패턴 형성 방법에 의해, 도 8에 도시된 바와 같이 22㎚ 이하의 하프 피치(hp; half pitch)와, 87.5도 이상의 측벽 각도와, 4.5 이상의 종횡비를 갖는 라인 앤 스페이스 패턴을 용이하게 제작할 수 있다. 또한, 도 9에 도시된 바와 같이 32㎚ 이하의 하프 피치와, 84도 이상의 측벽 각도와, 2.0 이상의 종횡비를 갖는 도트 패턴을 용이하게 제작할 수 있다.
이들 패턴은 예를 들어, 제1 재료의 기재로서 석영과, 하드마스크를 형성하기 위한 제2 재료로 이루어진 박막으로서 10㎚ 두께의 크롬(Cr)층과, 반전층으로서 SOG(실리콘 산화물 화합물)을 사용함으로써 형성된다.
상술된 패턴 형성 방법에서, 기재(석영)의 에칭은 반전층(SOG)이 박막(Cr) 상에 남아있는 상태에서 수행되지만, 반전층은 에칭 프로세스에서 박막과 동시에 또한 에칭되어서, 반전층이 최종 구조체 상에 남지 않는다.
하드마스크(Cr)는 박막 상에 그대로 남아있을 수도 있지만 최종 마스크가 광학 임프린트용 마스크로서 사용되는 경우에 제거되는 것이 바람직하다.
상술된 바와 같이, 본 발명에 따르면, 마스크로서 레지스트를 사용하지 않고 그리고 리프트 오프 방법을 사용하지 않고 패턴을 형성할 수 있는 패턴 형성 방법을 실현할 수 있다. 패턴 형성 방법에 의해 형성되는 패턴과, 패턴을 갖는 마스크와, 몰드를 사용하는 가공 장치와, 몰드를 사용하는 가공 프로세스와, 가공 프로세스에 의해 가공되는 구조체를 또한 실현할 수 있다.
본 발명은 본 명세서에서 개시된 구조를 참조하여 설명되었지만, 설명된 상세에 제한되지 않으며 본 출원은 향상의 목적 또는 이하의 청구 범위의 범주 내에서 있을 수 있는 수정 또는 변형을 포함하고자 한다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 패턴 형성 방법이며,
    제1 재료로 이루어진 기재의 표면 상에 제공되는, 제2 재료로 이루어진 박막 상에 제공되는 전사층 상에 레지스트의 패턴을 형성하는 단계와,
    상기 레지스트의 패턴 상에 제3 재료로 이루어진 제1 반전층을 형성하는 단계와,
    상기 레지스트의 표면을 노출시키도록 상기 제1 반전층을 제거한 후에 상기 레지스트를 제거함으로써 상기 레지스트의 패턴과 상보적인 상기 제1 반전층의 제1 반전 패턴을 형성하는 단계와,
    마스크로서 상기 제1 반전 패턴을 사용하여 상기 전사층을 에칭함으로써 상기 전사층 상에 형성되는 상기 제1 반전 패턴과 상기 전사층을 포함하는 제2 반전 패턴을 형성하는 단계와,
    상기 제2 반전 패턴 상에 상기 제3 재료로 이루어진 제2 반전층을 형성하는 단계와,
    상기 전사층의 표면을 노출시키도록 상기 제2 반전층과 상기 제1 반전 패턴을 제거한 후에 상기 전사층을 제거함으로써 상기 제1 반전 패턴과 상보적인 제2 반전층의 제3 반전 패턴을 형성하는 단계와,
    마스크로서 상기 제3 반전 패턴을 사용하여 상기 박막을 에칭함으로써, 상기 제3 반전 패턴 아래에 형성된 상기 박막을 포함하는 하드마스크층을 형성하는 단계와,
    마스크로서 상기 제3 반전 패턴이 남아있는 상기 하드마스크층 또는 상기 제3 반전 패턴이 제거된 상기 하드마스크층을 사용하여 상기 기재를 에칭하는 단계를 포함하는 패턴 형성 방법.
  7. 제6항에 있어서, 상기 기재를 에칭하는 단계에서, 상기 하드마스크층이 마스크로 사용되는 영역 이외의 영역이 상기 기재의 전체 표면의 영역의 50% 미만인 패턴 형성 방법.
  8. 제6항에 있어서, 상기 패턴 형성 방법은 상기 제1 반전층을 형성하는 단계 후에 상기 제1 반전층을 평탄화하는 단계를 더 포함하는 패턴 형성 방법.
  9. 제6항에 있어서, 상기 패턴 형성 방법은 상기 제2 반전층을 형성하는 단계 후에 상기 제2 반전층을 평탄화하는 단계를 더 포함하는 패턴 형성 방법.
  10. 제6항에 있어서, 상기 제3 재료는 상기 레지스트보다 높은 플라즈마 내성을 갖는 패턴 형성 방법.
  11. 제6항에 있어서, 상기 제1 재료는 실리콘 산화물이고, 상기 제2 재료는 크롬이고, 상기 제3 재료는 실리콘 산화물을 포함하는 스핀 온 글래스인 패턴 형성 방법.
  12. 제6항에 있어서, 상기 패턴 형성 방법은 22㎚ 이하의 하프 피치와, 87.5도 이상의 측벽 각도와, 2.0 이상의 종횡비를 갖는 라인 앤 스페이스 패턴을 형성하는 패턴 형성 방법.
  13. 제6항에 있어서,
    상기 패턴 형성 방법은 32㎚ 이하의 하프 피치, 84도 이상의 측벽 각도, 2.0 이상의 종횡비를 갖는 도트 패턴을 형성하는 패턴 형성 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020097026103A 2007-05-23 2008-05-22 패턴 형성 방법, 패턴 또는 패턴에 의해 형성되는 몰드 KR101140939B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-137234 2007-05-23
JP2007137234A JP5144127B2 (ja) 2007-05-23 2007-05-23 ナノインプリント用のモールドの製造方法
PCT/JP2008/059862 WO2008146869A2 (en) 2007-05-23 2008-05-22 Pattern forming method, pattern or mold formed thereby

Publications (2)

Publication Number Publication Date
KR20100011975A KR20100011975A (ko) 2010-02-03
KR101140939B1 true KR101140939B1 (ko) 2012-05-03

Family

ID=40072723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097026103A KR101140939B1 (ko) 2007-05-23 2008-05-22 패턴 형성 방법, 패턴 또는 패턴에 의해 형성되는 몰드

Country Status (5)

Country Link
US (1) US7960090B2 (ko)
JP (1) JP5144127B2 (ko)
KR (1) KR101140939B1 (ko)
CN (1) CN101681095B (ko)
WO (1) WO2008146869A2 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7255805B2 (en) * 2004-01-12 2007-08-14 Hewlett-Packard Development Company, L.P. Photonic structures, devices, and methods
JP4533358B2 (ja) * 2005-10-18 2010-09-01 キヤノン株式会社 インプリント方法、インプリント装置およびチップの製造方法
JP5067848B2 (ja) * 2007-07-31 2012-11-07 キヤノン株式会社 パターンの形成方法
US8846301B2 (en) * 2008-05-23 2014-09-30 Cornell University Orthogonal processing of organic materials used in electronic and electrical devices
JP5261165B2 (ja) 2008-12-25 2013-08-14 チェイル インダストリーズ インコーポレイテッド 微細パターンの形成方法
EP2230207A1 (fr) 2009-03-13 2010-09-22 Nivarox-FAR S.A. Moule pour galvanoplastie et son procédé de fabrication
EP2230206B1 (fr) * 2009-03-13 2013-07-17 Nivarox-FAR S.A. Moule pour galvanoplastie et son procédé de fabrication
WO2010123032A1 (ja) * 2009-04-24 2010-10-28 日産化学工業株式会社 パターン反転膜形成用組成物及び反転パターン形成方法
JP5428636B2 (ja) * 2009-06-17 2014-02-26 住友電気工業株式会社 回折格子の形成方法
JP2011088340A (ja) * 2009-10-22 2011-05-06 Toshiba Corp テンプレート及びパターン形成方法
KR101108162B1 (ko) * 2010-01-11 2012-01-31 서울대학교산학협력단 고해상도 유기 박막 패턴 형성 방법
CN102478764B (zh) * 2010-11-30 2013-08-07 中芯国际集成电路制造(北京)有限公司 双重图形化方法
JP2012234057A (ja) * 2011-05-02 2012-11-29 Elpida Memory Inc フォトマスクおよび半導体装置
JP5743718B2 (ja) * 2011-05-31 2015-07-01 キヤノン株式会社 成形型の製造方法及び光学素子
JP2013069920A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 成膜方法およびパターン形成方法
JP6028378B2 (ja) * 2011-09-27 2016-11-16 凸版印刷株式会社 フォトマスクの製造方法
WO2013132993A1 (ja) * 2012-03-07 2013-09-12 株式会社 アルバック 素子の製造方法
JP6028384B2 (ja) * 2012-05-07 2016-11-16 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
JP6019967B2 (ja) * 2012-09-10 2016-11-02 大日本印刷株式会社 パターン形成方法
JP2014072226A (ja) * 2012-09-27 2014-04-21 Tokyo Electron Ltd パターン形成方法
US9586343B2 (en) 2012-12-28 2017-03-07 Dai Nippon Printing Co., Ltd. Method for producing nanoimprint mold
US9576773B2 (en) * 2013-07-30 2017-02-21 Corporation For National Research Initiatives Method for etching deep, high-aspect ratio features into glass, fused silica, and quartz materials
WO2015069658A1 (en) * 2013-11-08 2015-05-14 Tokyo Electron Limited Method for using post-processing methods for accelerating euv lithography
SG11201604539QA (en) * 2013-12-30 2016-07-28 Canon Nanotechnologies Inc Methods for uniform imprint pattern transfer of sub-20 nm features
JP6301672B2 (ja) * 2014-02-12 2018-03-28 旭化成株式会社 反転構造体の製造方法及びこれを用いた凹凸構造付基板
US11049725B1 (en) * 2014-05-29 2021-06-29 Corporation For National Research Initiatives Method for etching deep, high-aspect ratio features into silicon carbide and gallium nitride
US10620532B2 (en) 2014-11-11 2020-04-14 Canon Kabushiki Kaisha Imprint method, imprint apparatus, mold, and article manufacturing method
US9418886B1 (en) * 2015-07-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming conductive features
KR101846644B1 (ko) * 2016-02-15 2018-05-18 울산과학기술원 수처리 멤브레인 제조용 마이크로 구조 템플릿 제조 방법
JP6213610B2 (ja) * 2016-04-27 2017-10-18 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
JP6802969B2 (ja) * 2016-09-21 2020-12-23 大日本印刷株式会社 テンプレートの製造方法、及び、テンプレート
US10854455B2 (en) * 2016-11-21 2020-12-01 Marvell Asia Pte, Ltd. Methods and apparatus for fabricating IC chips with tilted patterning
JP6972581B2 (ja) * 2017-03-01 2021-11-24 大日本印刷株式会社 インプリントモールド及びインプリントモールドの製造方法
JP6800779B2 (ja) * 2017-03-06 2020-12-16 Hoya株式会社 転写用マスクの製造方法、および半導体デバイスの製造方法
US10795168B2 (en) * 2017-08-31 2020-10-06 Metalenz, Inc. Transmissive metasurface lens integration
JP6512254B2 (ja) * 2017-09-20 2019-05-15 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
JP2019201079A (ja) * 2018-05-15 2019-11-21 大日本印刷株式会社 テンプレートの製造方法およびテンプレート
US10867854B2 (en) * 2019-01-08 2020-12-15 Tokyo Electron Limited Double plug method for tone inversion patterning
US11501969B2 (en) * 2019-01-22 2022-11-15 International Business Machines Corporation Direct extreme ultraviolet lithography on hard mask with reverse tone
KR20220035971A (ko) 2019-07-26 2022-03-22 메탈렌츠 인코포레이티드 개구-메타 표면 및 하이브리드 굴절-메타 표면 이미징 시스템
US20220319838A1 (en) * 2021-04-01 2022-10-06 Tokyo Electron Limited Method of Line Roughness Reduction and Self-Aligned Multi-Patterning Formation Using Tone Inversion
CN113433795A (zh) * 2021-06-23 2021-09-24 南方科技大学 一种黑色矩阵的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060128673A (ko) * 2005-06-08 2006-12-14 캐논 가부시끼가이샤 몰드, 패턴형성방법 및 패턴형성장치

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5862643A (ja) * 1981-10-09 1983-04-14 Kiyoshi Oguchi 電離放射線感応ネガ型レジスト
JPS62241338A (ja) 1986-04-14 1987-10-22 Toshiba Corp パタ−ン形成方法
JPH05346658A (ja) 1992-06-15 1993-12-27 Nec Corp 位相シフトレチクルの製造方法
US5529681A (en) * 1993-03-30 1996-06-25 Microparts Gesellschaft Fur Mikrostrukturtechnik Mbh Stepped mould inserts, high-precision stepped microstructure bodies, and methods of producing the same
JPH09312336A (ja) * 1996-05-20 1997-12-02 Yamaha Corp 接続孔形成法
US5863707A (en) * 1997-02-11 1999-01-26 Advanced Micro Devices, Inc. Method for producing ultra-fine interconnection features
JPH11300755A (ja) * 1998-04-15 1999-11-02 Seiko Epson Corp 樹脂板製造用鋳型の製造方法及び樹脂板の製造方法
US6194268B1 (en) * 1998-10-30 2001-02-27 International Business Machines Corporation Printing sublithographic images using a shadow mandrel and off-axis exposure
US6221562B1 (en) * 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
JP3998393B2 (ja) * 1999-02-25 2007-10-24 株式会社東芝 パターン形成方法
JP2001243665A (ja) * 1999-11-26 2001-09-07 Canon Inc 光ディスク基板成型用スタンパおよびその製造方法
US6420088B1 (en) * 2000-06-23 2002-07-16 International Business Machines Corporation Antireflective silicon-containing compositions as hardmask layer
JP3848070B2 (ja) * 2000-09-27 2006-11-22 株式会社東芝 パターン形成方法
US6387787B1 (en) * 2001-03-02 2002-05-14 Motorola, Inc. Lithographic template and method of formation and use
US6489237B1 (en) * 2001-12-04 2002-12-03 Taiwan Semiconductor Manufacturing Company Method of patterning lines in semiconductor devices
JP2003172808A (ja) * 2001-12-06 2003-06-20 Hitachi Maxell Ltd 超撥水性プラスチック基板及び反射防止膜
US6743368B2 (en) 2002-01-31 2004-06-01 Hewlett-Packard Development Company, L.P. Nano-size imprinting stamp using spacer technique
JP2004363371A (ja) * 2003-06-05 2004-12-24 Renesas Technology Corp 電子デバイスの製造方法
US6900134B1 (en) * 2004-03-18 2005-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming openings in a substrate using bottom antireflective coatings
JP2005329685A (ja) * 2004-05-21 2005-12-02 Sony Corp 金型及びその製造方法
US7547504B2 (en) * 2004-09-21 2009-06-16 Molecular Imprints, Inc. Pattern reversal employing thick residual layers
JP2007035998A (ja) * 2005-07-28 2007-02-08 Toppan Printing Co Ltd インプリント用モールド
JP4533358B2 (ja) * 2005-10-18 2010-09-01 キヤノン株式会社 インプリント方法、インプリント装置およびチップの製造方法
US7341825B2 (en) 2006-05-25 2008-03-11 Hitachi Global Storage Technologies Netherlands B.V. Method for producing high resolution nano-imprinting masters
JP2008078617A (ja) * 2006-08-25 2008-04-03 Canon Inc 構造体の製造方法
KR100876783B1 (ko) * 2007-01-05 2009-01-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP5188192B2 (ja) * 2007-02-20 2013-04-24 キヤノン株式会社 モールド、モールドの製造方法、インプリント装置及びインプリント方法、インプリント方法を用いた構造体の製造方法
US20100040838A1 (en) * 2008-08-15 2010-02-18 Abdallah David J Hardmask Process for Forming a Reverse Tone Image

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060128673A (ko) * 2005-06-08 2006-12-14 캐논 가부시끼가이샤 몰드, 패턴형성방법 및 패턴형성장치

Also Published As

Publication number Publication date
WO2008146869A3 (en) 2009-05-22
JP5144127B2 (ja) 2013-02-13
US20080292976A1 (en) 2008-11-27
US7960090B2 (en) 2011-06-14
WO2008146869A2 (en) 2008-12-04
CN101681095B (zh) 2012-05-30
CN101681095A (zh) 2010-03-24
KR20100011975A (ko) 2010-02-03
JP2008290316A (ja) 2008-12-04

Similar Documents

Publication Publication Date Title
KR101140939B1 (ko) 패턴 형성 방법, 패턴 또는 패턴에 의해 형성되는 몰드
US6759180B2 (en) Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography
US7279113B2 (en) Method of forming a compliant template for UV imprinting
US7357876B2 (en) Eliminating printability of sub-resolution defects in imprint lithography
US6580172B2 (en) Lithographic template and method of formation and use
US10211051B2 (en) Method of reverse tone patterning
US8138088B2 (en) Manufacturing method of structure by imprint
US8012394B2 (en) Template pattern density doubling
JP7222606B2 (ja) エッチングマスク構造を形成するための方法
JP6596136B2 (ja) 遮光材料を用いたナノインプリントテンプレートと製造方法
US7985530B2 (en) Etch-enhanced technique for lift-off patterning
JP2007103914A (ja) モールド、インプリント装置及びデバイスの製造方法
JP4861044B2 (ja) 基板の加工方法、パターン領域を有する部材の製造方法
US9586343B2 (en) Method for producing nanoimprint mold
KR20130105661A (ko) 다단계 임프린팅을 통한 고콘트라스트 정렬 마크
US20080121616A1 (en) Spatial-frequency tripling and quadrupling processes for lithographic application
JP2016092360A (ja) 欠陥修正方法および微細構造体の製造方法
JP6171453B2 (ja) ナノインプリントモールドの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190422

Year of fee payment: 8