CN102478764B - 双重图形化方法 - Google Patents

双重图形化方法 Download PDF

Info

Publication number
CN102478764B
CN102478764B CN 201010568205 CN201010568205A CN102478764B CN 102478764 B CN102478764 B CN 102478764B CN 201010568205 CN201010568205 CN 201010568205 CN 201010568205 A CN201010568205 A CN 201010568205A CN 102478764 B CN102478764 B CN 102478764B
Authority
CN
China
Prior art keywords
hard mask
layer
mask layer
double
pattern method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010568205
Other languages
English (en)
Other versions
CN102478764A (zh
Inventor
李凡
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN 201010568205 priority Critical patent/CN102478764B/zh
Publication of CN102478764A publication Critical patent/CN102478764A/zh
Application granted granted Critical
Publication of CN102478764B publication Critical patent/CN102478764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electron Beam Exposure (AREA)

Abstract

一种双重图形化方法,包括:分别提供基底和压印模具,所述基底上形成有硬掩膜层,所述压印模具具有第一图形,所述硬掩膜的材料为金属或金属化合物;使用所述压印模具对所述硬掩膜层进行压印,将所述第一图形转移至所述硬掩膜层;形成光刻胶层,覆盖所述压印后的硬掩膜层;对所述光刻胶层进行图形化,定义出第二图形;以所述图形化后的光刻胶层为掩膜对所述硬掩膜层进行刻蚀,将所述第二图形转移至所述硬掩膜层。本发明有利于改善图形化精度,减小图形的线宽,提高器件集成度。

Description

双重图形化方法
技术领域
本发明涉及半导体制造技术,尤其涉及一种双重图形化方法。
背景技术
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步,器件的功能不断强大,但是半导体制造难度也与日俱增。而光刻技术是半导体制造工艺中最为关键的生产技术,随着半导体工艺节点进入到65纳米、45纳米,甚至更低的32纳米,现有的193nm的ArF光源光刻技术已经无法满足半导体制造的需要,超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。但是上述的下一代光刻候选技术仍然存在有不便与缺陷,亟待加以进一步的改进。
当摩尔定律继续向前延伸的脚步不可逆转的时候,双重图形化技术无疑成为了业界的最佳选择,双重图形化技术只需要对现有的光刻基础设施进行很小的改动,就可以有效地填补45纳米到32纳米甚至更小节点的光刻技术空白。双重图形化技术的原理是将一套高密度的电路图形分解成两套分立的、密度低一些的图形,然后将它们制备到晶圆上。
图1至图4为现有技术中一种双重图形化方法的中间结构的剖面图。
参考图1,提供基底10,在所述基底10上形成介质层11,在介质层11上形成硬掩膜层12。在硬掩膜层12上形成第一光刻胶层,并对第一光刻胶层进行图形化,定义出第一图形13。
参考图2,以图形化的第一光刻胶层为掩膜,刻蚀硬掩膜层12,相应的第一图形13也转移到硬掩膜层12。
参考图3,形成第二光刻胶层,覆盖所述第一图形以及介质层11,对第二光刻胶层进行图形化,定义出第二图形14。
参考图4,以第一图形13和第二图形14为掩膜,刻蚀介质层11,将第一图形13和第二图形14定义的图形转移到介质层11。
上述双重图形化方法中,将刻蚀图形转化为相互独立的、密度较低的第一图形13和第二图形14,然后将其转移至介质层11上,使得每一次光刻胶的曝光图形的密度较小。但是,上述双重图形化方法的精度仍然无法满足进一步的工艺需求,由于曝光过程中光源波长的限制,使得每次曝光图形的线宽较大,影响器件的集成度。
关于双重图形化方法的更多详细内容,请参考专利号为6042998的美国专利。
发明内容
本发明解决的问题是图形化精度较低的问题,以减小图形的线宽,提高器件的集成度。
为解决上述问题,本发明提供了一种双重图形化方法,包括:
分别提供基底和压印模具,所述基底上形成有硬掩膜层,所述压印模具具有第一图形;
使用所述压印模具对所述硬掩膜层进行压印,将所述第一图形转移至所述硬掩膜层;
形成光刻胶层,覆盖所述压印后的硬掩膜层;
对所述光刻胶层进行图形化,定义出第二图形;
以所述图形化后的光刻胶层为掩膜对所述硬掩膜层进行刻蚀,将所述第二图形转移至所述硬掩膜层。
可选的,所述使用所述压印模具对所述硬掩膜层进行压印包括:对所述硬掩膜层进行软化;使用所述压印模具对所述硬掩膜层进行冲压;对所述硬掩膜层进行冻结;移除所述压印模具。
可选的,所述软化包括对所述硬掩膜层进行加热。
可选的,所述加热过程中的压强为10-3mbar至10-11mbar。
可选的,所述冻结包括对所述硬掩膜层进行冷却。
可选的,所述对所述光刻胶层进行图形化包括:对所述光刻胶层进行曝光,定义出所述第二图形;对所述曝光后的光刻胶层进行显影。
可选的,所述硬掩膜层的材料为钛、氮化钛或铬。
可选的,所述硬掩膜层的厚度为
Figure BDA0000035327980000031
Figure BDA0000035327980000032
可选的,所述基底上还依次形成有介质层和帽层,所述硬掩膜层位于所述帽层的表面上。
可选的,所述帽层的材料为正硅酸乙酯(TEOS)、氧化硅或其组合物。
可选的,所述双重图形化方法还包括:去除所述光刻胶层;以所述硬掩膜层为掩膜对所述帽层和介质层进行刻蚀,将所述第一图形和第二图形转移至所述介质层。
可选的,在形成所述光刻胶层之前,所述双重图形化方法还包括:形成防反射层,覆盖所述压印后的硬掩膜层的表面。
可选的,所述压印模具的材料为两种或两种以上金属的合金,或金刚石。
与现有技术相比,本发明具有以下优点:
本技术方案的双重图形化方法中,首先使用压印模具对所述硬掩膜层进行压印,将第一图形转移至硬掩膜层上,之后再在硬掩膜层上形成光刻胶层,并对光刻胶层进行图形化,在第二光刻胶上定义出第二图形,之后以所述图形化后的光刻胶层为掩膜对硬掩膜层进行刻蚀,将第二图形转移至硬掩膜层。使用压印模具进行压印可以摆脱光刻时曝光工艺的限制,有利于提高图形化的精度,减小图形线宽,提高集成度。
此外,本技术方案中的硬掩膜层的材料选择金属或金属化合物材质,可以形成和保持更好的图形形貌,有利于进一步提高图形化的精度。
附图说明
图1至图4是现有技术双重图形化方法的中间结构的剖面图;
图5是本发明实施例的双重图形化方法的流程示意图;
图6至图13是本发明实施例的双重图形化方法的中间结构的剖面图。
具体实施方式
现有技术的双重图形化方法将曝光图形分拆为密度较低的两个独立的图形后,分别进行曝光,受到曝光工艺的限制,其图形化精度仍然较低,无法满足进一步的工艺需要。
本技术方案的双重图形化方法中,首先使用压印模具对所述硬掩膜层进行压印,将第一图形转移至硬掩膜层上,之后再在硬掩膜层上形成光刻胶层,并对光刻胶层进行图形化,在第二光刻胶上定义出第二图形,之后以所述图形化后的光刻胶层为掩膜对硬掩膜层进行刻蚀,将第二图形转移至硬掩膜层。使用压印模具进行压印可以摆脱光刻时曝光工艺的限制,有利于提高图形化的精度,减小图形线宽,提高集成度。
此外,本技术方案中的硬掩膜层选择金属或金属化合物材质,可以形成和保持更好的图形形貌,有利于进一步提高图形化的精度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图5示出了本发明实施例的双重图形化方法的流程示意图,包括:
步骤S21,分别提供基底和压印模具,所述基底上形成有硬掩膜层,所述压印模具具有第一图形,所述硬掩膜的材料为金属或金属化合物;
步骤S22,使用所述压印模具对所述硬掩膜层进行压印,将所述第一图形转移至所述硬掩膜层;
步骤S23,形成光刻胶层,覆盖所述压印后的硬掩膜层;
步骤S24,对所述光刻胶层进行图形化,定义出第二图形;
步骤S25,以所述图形化后的光刻胶层为掩膜对所述硬掩膜层进行刻蚀,将所述第二图形转移至所述硬掩膜层。
图6至图13示出了本发明实施例的双重图形化方法的中间结构的剖面图,下面结合图5和图6至图13对本发明的实施例进行详细说明。
结合图5和图6,执行步骤S21,分别提供基底和压印模具,所述基底上形成有硬掩膜层,所述压印模具具有第一图形,所述硬掩膜层的材料为金属或金属化合物。
具体的,分别提供基底20和压印模具30。所述基底20可以为半导体材料,可以是单晶硅,也可以是硅锗化合物,还可以是绝缘体上硅(SOI,SiliconOn Insulator)结构或硅上外延层结构,其中还可以形成有MOS晶体管等半导体器件。本实施例中所述基底20上依次形成有介质层21、帽层22和硬掩膜层23,当然在其他具体实施例中,所述硬掩膜层23也可以直接形成在基底20的表面上。
所述硬掩膜层23的材料为金属或金属化合物,如钛、氮化钛或铬,其厚度为
Figure BDA0000035327980000061
Figure BDA0000035327980000062
所述介质层21的材料可以是掺杂的硅玻璃、低k介质材料或超低k介质材料等,所述帽层22的材料可以是正硅酸乙酯、氧化硅或其组合物。由于掺杂的硅玻璃、低k介质层或超低k介质层等半导体工艺中常用的介质材料与金属材料及金属化合物之间的粘附性较差,因此帽层22可以改善介质层21和硬掩膜层23之间的粘附性。此外,低k介质材料和超低k介质材料一般都较为疏松,易受压后形变,帽层22还可以对低k介质材料和超低k介质材料的介质层21进行保护,防止其受压形变。
所述压印模具30具有第一图形,具体的,所述压印模具30上形成有凸起30a,所述凸起30a可以是点、圆柱等形貌,所述凸起30a分布形成所述第一图形。所述压印模具30的材料可以为两种或两种以上金属的合金,或金刚石,其硬度较高,有利于在压印过程中改善压印形成的图形的形貌。
结合图5、图7和图8,执行步骤S22,使用所述压印模具对所述硬掩膜层进行压印,将所述第一图形转移至所述硬掩膜层。
首先参考图7,使用所述压印模具30对所述硬掩膜层23进行压印,具体的,首先对所述硬掩膜层23进行软化,所述软化过程可以是加热,如激光加热等,加热过程在类真空环境中进行,压强为10-3mbar(1mbar=100Pa)至10-11mbar,加热的温度和时间可以根据所述硬掩膜层23的材料和厚度来确定,使得所述硬掩膜层23软化成半熔融状态;之后使用所述压印模具30对所述软化后的硬掩膜层23进行冲压,使得所述第一压印模具30的凸起30a嵌入所述硬掩膜层23中,需注意的是,压印过程中所述凸起30a需与所述帽层22的表面接触;再之后对所述硬掩膜层23进行冻结,使其定形,所述冻结过程可以是对所述硬掩膜层23进行冷却,使其凝固定形,从而将所述第一图形转移至所述硬掩膜层23上。
之后参考图8,在所述冻结过程之后,移除所述第一压印模具,形成压印后的硬掩膜层23。
由于所述压印模具30上的第一图形可以采用机械加工、纳米加工等方法形成,其线宽可以制作的很小,通过压印的方法对硬掩膜层23进行图形化,避免了现有技术中常规的曝光工艺的限制,提高了图形化的精度。此外,硬掩膜层23的材料为金属或金属化合物,在经过压印后较其他材质的硬掩膜层能够保持更好的形貌,有利于改善后续刻蚀工艺过程形成的图形的形貌。
此外,由于所述介质层21上形成有帽层22,避免了压印过程对低k介质材料或超低k介质材料的介质层21造成压迫而导致的形变。
结合图5和图9,执行步骤S23,形成光刻胶层,覆盖所述压印后的硬掩膜层。具体的,形成光刻胶层24,覆盖所述压印后的硬掩膜层23,所述光刻胶层24的形成方法可以是旋涂、喷涂等方法,所述光刻胶层24填充压印后形成的第一图形中的凹槽,并覆盖所述压印后的硬掩膜层23的表面。
结合图5和图10,执行步骤S24,对所述光刻胶层进行图形化,定义出第二图形。具体的,对所述光刻胶层24进行图形化,定义出第二图形,所述图形化过程可以为常规的光刻工艺,主要包括曝光和显影,具体的:使用掩膜版对所述光刻胶层24进行曝光,定义出第二图形;之后在对所述曝光后的光刻胶层24进行显影,从而完成光刻胶层24的图形化。上述曝光和显影的方法请参见现有技术中常用的光刻工艺,这里就不再赘述。所述第一图形和第二图形相互穿插,共同构成了实际待形成的图形,所述实际待形成的图形可以是呈阵列排布的接触孔、通孔等。
为了改善光刻质量,在形成所述光刻胶层24之前,还可以在所述压印后的硬掩膜层23的表面上形成防反射层(图中未示出)。
结合图5和图11,执行步骤S25,以所述图形化后的光刻胶层为掩膜对所述硬掩膜层进行刻蚀,将所述第二图形转移至所述硬掩膜层。具体的,以所述图形化后的光刻胶层24为掩膜对所述硬掩膜层23进行刻蚀,将所述第二图形转移至所述硬掩膜层23,刻蚀过程可以是干法刻蚀、湿法刻蚀等。
本实施例中,通过对光刻胶层24的曝光、显影以及后续的刻蚀过程将第二图形间接的转移至硬掩膜层23上,而没有使用具有第二图形的压印模具直接对所述硬掩膜层23再次进行压印。由于压印过程需要对硬掩膜层23进行软化,因此通过对光刻胶层24进行图形化以形成第二图形,避免了软化过程对硬掩膜层23上已经形成的第一图形的破坏。
之后参考图12,去除所述光刻胶层,去除方法可以是灰化(ashing)法,暴露出所述硬掩膜层23。
接下来参考图13,以所述硬掩膜层23为掩膜,对所述帽层22、介质层21进行刻蚀,将所述第一图形和第二图形转移至所述介质层21上。
需要说明的是,上述实施例中,在基底上形成有介质层和帽层,所述硬掩膜层形成在所述帽层的表面上。但应当明白的是,在本发明的其他实施例中,可以将所述硬掩膜层直接形成在基底的表面上,在通过压印、光刻和刻蚀后,将第一图形和第二图形转移至所述硬掩膜层,之后以所述硬掩膜层为掩膜对基底进行刻蚀,将所述第一图形和第二图形转移至基底上。
综上,本技术方案的双重图形化方法中,首先使用压印模具对所述硬掩膜层进行压印,将第一图形转移至硬掩膜层上,之后再在硬掩膜层上形成光刻胶层,并对光刻胶层进行图形化,在第二光刻胶上定义出第二图形,之后以所述图形化后的光刻胶层为掩膜对硬掩膜层进行刻蚀,将第二图形转移至硬掩膜层。使用压印模具进行压印可以摆脱光刻时曝光工艺的限制,有利于提高图形化的精度,减小图形线宽,提高集成度。
此外,本技术方案中的硬掩膜层选择金属或金属化合物材质,可以形成和保持更好的图形形貌,有利于进一步提高图形化的精度。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (12)

1.一种双重图形化方法,其特征在于,包括:
分别提供基底和压印模具,所述基底上形成有硬掩膜层,所述压印模具具有第一图形,所述硬掩膜的材料为金属或金属化合物;
使用所述压印模具对所述硬掩膜层进行压印,将所述第一图形转移至所述硬掩膜层;
形成光刻胶层,覆盖所述压印后的硬掩膜层;
对所述光刻胶层进行图形化,定义出第二图形;所述对所述光刻胶层进行图形化包括:对所述光刻胶层进行曝光,定义出所述第二图形;对所述曝光后的光刻胶层进行显影;
以所述图形化后的光刻胶层为掩膜对所述硬掩膜层进行刻蚀,将所述第二图形转移至所述硬掩膜层。
2.根据权利要求1所述的双重图形化方法,其特征在于,所述使用所述压印模具对所述硬掩膜层进行压印包括:对所述硬掩膜层进行软化;使用所述压印模具对所述硬掩膜层进行冲压;对所述硬掩膜层进行冻结;移除所述压印模具。
3.根据权利要求2所述的双重图形化方法,其特征在于,所述软化包括对所述硬掩膜层进行加热。
4.根据权利要求3所述的双重图形化方法,其特征在于,所述加热过程中的压强为10-3mbar至10-11mbar。
5.根据权利要求2所述的双重图形化方法,其特征在于,所述冻结包括对所述硬掩膜层进行冷却。
6.根据权利要求1所述的双重图形化方法,其特征在于,所述硬掩膜层的材料为钛、氮化钛或铬。
7.根据权利要求1所述的双重图形化方法,其特征在于,所述硬掩膜层的厚度为
Figure FDA00002897138900021
8.根据权利要求1所述的双重图形化方法,其特征在于,所述基底上还依次形成有介质层和帽层,所述硬掩膜层位于所述帽层的表面上。
9.根据权利要求8所述的双重图形化方法,其特征在于,所述帽层的材料为正硅酸乙酯、氧化硅或其组合物。
10.根据权利要求8所述的双重图形化方法,其特征在于,还包括:去除所述光刻胶层;以所述硬掩膜层为掩膜对所述帽层和介质层进行刻蚀,将所述第一图形和第二图形转移至所述介质层。
11.根据权利要求1所述的双重图形化方法,其特征在于,在形成所述光刻胶层之前,还包括:形成防反射层,覆盖所述压印后的硬掩膜层的表面。
12.根据权利要求1所述的双重图形化方法,其特征在于,所述压印模具的材料为两种或两种以上金属的合金,或金刚石。
CN 201010568205 2010-11-30 2010-11-30 双重图形化方法 Active CN102478764B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010568205 CN102478764B (zh) 2010-11-30 2010-11-30 双重图形化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010568205 CN102478764B (zh) 2010-11-30 2010-11-30 双重图形化方法

Publications (2)

Publication Number Publication Date
CN102478764A CN102478764A (zh) 2012-05-30
CN102478764B true CN102478764B (zh) 2013-08-07

Family

ID=46091450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010568205 Active CN102478764B (zh) 2010-11-30 2010-11-30 双重图形化方法

Country Status (1)

Country Link
CN (1) CN102478764B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105489480B (zh) * 2014-09-16 2019-01-08 中芯国际集成电路制造(上海)有限公司 采用双重图形化技术形成栅极的方法
CN105842981B (zh) * 2016-05-03 2020-01-07 岭南师范学院 一种低成本精密芯片模具光刻掩膜的制备方法
JP7023050B2 (ja) * 2017-03-17 2022-02-21 キオクシア株式会社 テンプレートの製造方法及びテンプレート母材
CN108415219B (zh) * 2018-03-07 2021-05-18 京东方科技集团股份有限公司 功能膜层图形、显示基板及其制作方法、显示装置
CN110061154B (zh) * 2019-04-26 2020-07-10 吉林大学 利用热纳米压印制备具有微纳光栅结构的超薄复合金属电极的方法及应用
CN114496771B (zh) 2020-11-11 2024-05-03 长鑫存储技术有限公司 半导体结构的制造方法
CN114005737B (zh) * 2021-10-13 2024-08-09 长鑫存储技术有限公司 一种半导体结构及半导体结构制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042998A (en) * 1993-09-30 2000-03-28 The University Of New Mexico Method and apparatus for extending spatial frequencies in photolithography images
WO2008048985A2 (en) * 2006-10-17 2008-04-24 Texas Instruments Incorporated Method of manufacturing integrated deep and shallow trench isolation structures
CN101303974A (zh) * 2007-05-11 2008-11-12 中芯国际集成电路制造(上海)有限公司 栅极的制造方法
JP2009529784A (ja) * 2006-03-09 2009-08-20 マイクロン テクノロジー, インク. 集積回路の限界寸法を制御するトリム工程
CN101681095A (zh) * 2007-05-23 2010-03-24 佳能株式会社 图案形成方法、由此形成的图案或模具
CN102468136A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(上海)有限公司 双重图形化方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749680B2 (en) * 2007-01-05 2010-07-06 Hynix Semiconductor Inc. Photoresist composition and method for forming pattern of a semiconductor device
US8158335B2 (en) * 2008-09-15 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. High etch resistant material for double patterning

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042998A (en) * 1993-09-30 2000-03-28 The University Of New Mexico Method and apparatus for extending spatial frequencies in photolithography images
JP2009529784A (ja) * 2006-03-09 2009-08-20 マイクロン テクノロジー, インク. 集積回路の限界寸法を制御するトリム工程
WO2008048985A2 (en) * 2006-10-17 2008-04-24 Texas Instruments Incorporated Method of manufacturing integrated deep and shallow trench isolation structures
CN101303974A (zh) * 2007-05-11 2008-11-12 中芯国际集成电路制造(上海)有限公司 栅极的制造方法
CN101681095A (zh) * 2007-05-23 2010-03-24 佳能株式会社 图案形成方法、由此形成的图案或模具
CN102468136A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(上海)有限公司 双重图形化方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ecron Thompson et al..Fabrication of Step and Flash imprint lithography templates using commercial mask processes.《Proc.SPIE.》.2003,第5037卷1019-1028.
Fabrication of Step and Flash imprint lithography templates using commercial mask processes;Ecron Thompson et al.;《Proc.SPIE.》;20030613;第5037卷;1019-1028 *

Also Published As

Publication number Publication date
CN102478764A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
CN102478764B (zh) 双重图形化方法
CN102910579B (zh) 一种可提高图形深宽比的纳米压印方法及其产品
US7709282B2 (en) Method for producing a light emitting device
CN102486996B (zh) 双重图形化方法
US7767129B2 (en) Imprint templates for imprint lithography, and methods of patterning a plurality of substrates
CN100446192C (zh) 微米结构和纳米结构的复制和转移
US6743368B2 (en) Nano-size imprinting stamp using spacer technique
CN101112789B (zh) 制造图案化结构的工艺
JP2018513565A (ja) 大面積多層ナノ構造体の加工
CN101641281B (zh) 模具和处理方法
CN101728245A (zh) 制造半导体器件的方法
CN103235482A (zh) 基于pdms的功能性高分子图案化方法
CN102466969A (zh) 双重图形化方法
JP2011108920A (ja) テンプレート、テンプレートの製造方法及びパターン形成方法
KR101215304B1 (ko) 나노 임프린트 리소그라피 공정용 템플릿 및 그 제조 방법
CN102468136A (zh) 双重图形化方法
CN102033424B (zh) 压印光刻
CN102279517A (zh) 纳米压印方法
US20070117278A1 (en) Formation of devices on a substrate
CN101246307A (zh) 使用半导体工艺制造压印模板的方法及所制得的压印模板
CN106681102A (zh) 纳米压印方法
CN102646625B (zh) 半导体器件的形成方法
JP2006334987A (ja) 金型の製造方法及びそれにより得られた成型品
CN102915950B (zh) 在半导体器件上同时制作通孔和沟槽的方法
CN112346295A (zh) 具有纳米级图形化尺寸的光刻掩膜版及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant