JP2021048329A - パターン形成方法及びテンプレートの製造方法 - Google Patents
パターン形成方法及びテンプレートの製造方法 Download PDFInfo
- Publication number
- JP2021048329A JP2021048329A JP2019170879A JP2019170879A JP2021048329A JP 2021048329 A JP2021048329 A JP 2021048329A JP 2019170879 A JP2019170879 A JP 2019170879A JP 2019170879 A JP2019170879 A JP 2019170879A JP 2021048329 A JP2021048329 A JP 2021048329A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- core material
- film
- template
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
Description
インプリント法では、基板上のレジストにテンプレートを直接接触させてパターンを形成する。
そこで、本発明の実施形態は、デバイスパターンとアライメントマークとを同一の工程で形成することができるとともに、アライメントマークが細分化されることなくアライメント信号強度が十分に得られるパターン形成方法及びテンプレートの製造方法を提供することを目的としている。
これらの実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられるテンプレートの断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。
まず、第1実施形態について説明する。
図1は、テンプレートの構造の一例を示す上面図である。
図2は、図1のテンプレートのA−A断面矢視図である。
図3は、テンプレートのアライメントマークを含む領域の一例を示す一部上面図である。
図1に示すように、テンプレート基板11の上面側の中央付近には、デバイス形成パターン12A及びアライメントマーク12Bに対応する凹凸パターン12Pが設けられるメサ部12と、メサ部12以外の領域であるオフメサ部13と、を有する。
図4においては、理解の容易のため、各部を簡略化して示している。
テンプレート10は、上述したように、デバイス形成パターン12Aが形成されたデバイスパターン配置領域RDと、アライメントマークが形成されたアライメントマーク配置領域RAと、を備えている。
デバイスパターン配置領域RDには、幅W1を有するデバイス形成パターン12Aが周期的に繰り返し配置されている。
一方アライメントマーク配置領域RAには、任意の幅W2(>W1)を有するアライメントマーク12Bが配置されている。
図5は、テンプレートの製造処理フローチャートである。
図6は、テンプレートの製造処理説明図(その1)である。
まず、図6(A)に示すように、石英製のテンプレート基板11に、電気伝導性膜としてのクロム(Cr)膜31を形成し、さらにクロム膜31上にポジ型の電子線レジスト32を塗布する(ステップS11)。
次に図示しない電子線描画装置により芯材パターンを描画し、現像工程を経て、図6(B)に示すように、芯材パターンとして形成されたレジストパターン32A、32B、32Cを形成する(ステップS12)。
本実施形態では、上述のように、被覆膜35をエッチバックし、レジストパターン32A、32B、32Cの上部表面を露出させているので、レジストパターンの除去が容易にできることとなっている。レジストパターンの除去により被覆膜35のパターンが形成される。
次にドライ処理あるいはウエット処理によりレジスト芯材除去を行う(ステップS15)。
この場合において、ステップS2の処理において、プラズマ耐性が高いアライメントマーク配置領域RAでは、プラズマ耐性が比較的低いデバイスパターン配置領域RDでレジスト芯材が完全に除去された状態において、図7(A)に示すように、レジスト芯材が十分に残った状態となっている。
次にステップS15の段階においてクロム膜31が露出された部分、すなわち、図7(B)に示すように、被覆膜35あるいはレジスト芯材としてのレジストパターン32Aが除去されて残っていない部分である非パターン形成部であるスペースパターン領域RSに対応する電気伝導性膜であるクロム膜31をプラズマによりエッチングし除去する(ステップS16)。
そして、その後、水によりウエット洗浄を行って、実際のテンプレート10の使用に供することとなる。
以上の第1実施形態は、任意の大きさのアライメントマーク12Bを形成する場合のものであったが、本第2実施形態は、レジストパターン32Aのパターン幅(第1実施形態におけるパターン幅W1)の2倍以下のパターン幅を有するアライメントマーク12Bを形成する場合の実施形態である。
なお、本第2実施形態の図面においては、第1実施形態と同様の部分には、同一の符号を付すものとする。
図8おいても、図4の場合と同様に、理解の容易のため、各部を簡略化して示している。
テンプレート10は、上述したように、デバイス形成パターン12Aが形成されたデバイスパターン配置領域RDと、アライメントマークが形成されたアライメントマーク配置領域RAと、を備えている。
デバイスパターン配置領域RDには、幅W1を有するデバイス形成パターン12Aが周期的に繰り返し配置されている。
一方アライメントマーク配置領域RAには、幅W1の2倍以下の幅W2A(2・W1≧W2A>W1)を有するアライメントマーク12Dが配置されている。
以下の説明においては、第1実施形態の図5を援用して説明を行うものとする。
図9は、テンプレートの製造処理説明図(その1)である。
まず、図9(A)に示すように、石英製のテンプレート基板11に、電気伝導性膜としてのクロム(Cr)膜31を形成する(ステップS11)。
次にテンプレート基板11のクロム膜31上にポジ型の電子線レジスト塗布し、図示しない電子線描画装置により芯材パターンを描画し、現像工程を経て、図9(B)に示すように、芯材パターンとして形成されたレジストパターン32A、32Bを形成する(ステップS12)。
また、対向する位置に配置された一対のレジストパターン32Bの離間距離は、後述の被覆膜35の被覆厚さの2倍以下となるようにされている。また、一対のレジストパターン32Bの離間距離は、形成しようとするアライメントマーク12Bの幅W2Aの厚さに相当している。
この場合において、一対のレジストパターン32Dの離間距離は、後述の被覆膜35の被覆厚さの2倍以下となるようにされているので、一対のレジストパターン32Bの間は、被覆膜35により埋め尽くされることとなる。一方で、一対のレジストパターン32Aの離間距離、及びレジストパターン32Aと32Dとの離間距離は、被覆膜35の被覆厚さの2倍以上となるようにレジストパターンが形成されている。そのため、一対のレジストパターン32Aの間、及びレジストパターン32Aと32Dとの間は、被覆膜35に完全には埋め尽くされない。
次に、図10(A)に示すように、ドライ処理あるいはウエット処理によりレジスト芯材除去を行う(ステップS15)。これにより、パターン幅の異なる被覆膜パターン35及び35Xが形成される。
次にステップS15の段階においてクロム膜31が露出された部分、すなわち、図10(B)に示すように、被覆膜パターン35、35Xあるいはレジスト芯材としてのレジストパターン32A及び32Dが除去されて残っていない部分である非パターン形成部であるスペースパターン領域RSに対応する電気伝導成膜であるクロム膜31をプラズマによりエッチングし除去する(ステップS16)。
なお、第2実施形態を第1実施形態に適用することも可能である。その場合、第1実施形態の図6(B)(C)の工程において、レジストパターン32A及び32Bの間に別のレジストパターンを設け、該レジストパターンとレジストパターン32Bとの間が被覆膜35で完全に埋まるように設定されていればよい。すなわち、該レジストパターン及び32Bの離間距離が被覆膜35の被覆厚さの2倍以下となるように設定されていればよい。
次にインプリント処理の具体例について説明する。
図11は、実施形態にかかるインプリント装置50の構成例を示す図である。
図11に示すように、インプリント装置50は、テンプレートステージ51、本体53及びウェハチャック54を備えた載置台52、基準マーク55、アライメントセンサ56、液滴下装置57、ステージベース58、光源59、及び制御部60を備えている。
インプリント装置50には、テンプレート10が装着(インストール)されている。
(1)
実施形態のパターン形成方法は、基板上に形成された第1の膜上に第1の芯材パターン及び第2の芯材パターンを有するレジスト膜を形成する工程と、
前記第1及び第2の芯材パターンの少なくとも側壁に第2の膜を形成する工程と、
前記第2の芯材パターン及び前記第2の膜を残存させつつ、前記第1の芯材パターンを除去する工程と、
前記第2の芯材パターン及び前記第2の膜をマスクにして、前記第1の膜を加工する工程と、
を含むパターン形成方法。
(2)
前記第2の芯材パターンは前記第1の芯材パターンよりも、加工耐性が高くなるように形成される、(1)に記載のパターン形成方法。
(3)
前記第1及び第2の芯材パターンは、前記レジスト膜へのエネルギー線の照射量を異ならせることにより形成される、
(1)又は(2)に記載のパターン形成方法。
(4)
前記第1及び第2の芯材パターンは、前記レジスト膜へのイオン注入量を異ならせることにより形成される、
(1)又は(2)に記載のパターン形成方法。
(5)
前記第2の膜を形成した後に、前記第2の芯材パターンにエネルギー線を照射する工程を更に備える、
(1)乃至(4)のいずれか1項に記載のパターン形成方法。
(6)
前第2の芯材パターンは、アライメントマーク領域に形成される、
(1)乃至(4)のいずれか1項記載のパターン形成方法。
(7)
テンプレート基板上に形成された第1の膜上に電子線レジストを塗布し、
第1の芯材パターン及び第2の芯材パターンを有するレジスト膜を形成し、
前記第1の芯材パターン及び前記第2の芯材パターンの少なくとも側壁に第2の膜を形成し、
前記第2の芯材パターン及び前記第2の膜を残存させつつ、前記第1の芯材パターンを除去し、
前記第2の芯材パターン及び前記第2の膜をマスクにして、前記第1の膜を加工し、
加工された前記第1の膜を用いて前記テンプレート基板を加工する、
テンプレートの製造方法。
(8)
前記第2の芯材パターンは前記第1の芯材パターンよりも、加工耐性が高くなるように形成される、
(7)記載のテンプレートの製造方法。
(9)
前記第1及び第2の芯材パターンは、前記レジスト膜へのエネルギー線の照射量を異ならせることにより形成される、
(7)又は(8)に記載のテンプレートの製造方法。
(10)
前記第1及び第2の芯材パターンは、前記レジスト膜へのイオン注入量を異ならせることにより形成される、
(7)又は(8)に記載のテンプレートの製造方法。
(11)
前記第2の膜を形成した後に、前記第2の芯材パターンにエネルギー線を照射する工程を更に備える、
(7)乃至(10)のいずれか1項に記載のテンプレートの製造方法。
(12)
前第2の芯材パターンは、アライメントマーク領域に形成される、
(7)乃至(10)のいずれか1項記載のテンプレートの製造方法。
(13)
実施形態のパターン形成方法は、基板上に形成された第1の膜上に第1の芯材パターン及び第2の芯材パターンを有するレジスト膜を形成する工程と、
前記第1及び第2の芯材パターンの少なくとも側壁に第2の膜を形成する工程と、
前記第2の膜を残存させつつ、前記第1及び第2の芯材パターンを除去する工程と、
前記第2の膜をマスクにして、前記第1の膜を加工する工程と、
を含み、
前記第2の膜を形成する工程は、第1の芯材パターンと前記第2の芯材パターンとの間が前記第2の膜で埋まる、パターン形成方法。
11 テンプレート基板
12 メサ部
12A デバイス形成パターン
12B、12D アライメントマーク
12P 凹凸パターン
13 オフメサ部
14 凹部
21 回折格子パターン
22 追加パターン
31 クロム膜(電気導電膜)
32A レジストパターン
32B レジストパターン
35 被覆膜
50 インプリント装置
Ox 被加工膜
Oxp 被加工膜パターン
R レジスト
RA アライメントマーク配置領域
RD デバイスパターン配置領域
RS スペースパターン領域
Rp レジストパターン
W ウェハ
W1、W2、W2A 幅
Claims (9)
- 基板上に形成された第1の膜上に第1の芯材パターン及び第2の芯材パターンを有するレジスト膜を形成する工程と、
前記第1及び第2の芯材パターンの少なくとも側壁に第2の膜を形成する工程と、
前記第2の芯材パターン及び前記第2の膜を残存させつつ、前記第1の芯材パターンを除去する工程と、
前記第2の芯材パターン及び前記第2の膜をマスクにして、前記第1の膜を加工する工程と、
を含むパターン形成方法。 - 前記第2の芯材パターンは前記第1の芯材パターンよりも、加工耐性が高くなるように形成される、請求項1に記載のパターン形成方法。
- 前記第1及び第2の芯材パターンは、前記レジスト膜へのエネルギー線の照射量を異ならせることにより形成される、
請求項1又は請求項2に記載のパターン形成方法。 - 前記第1及び第2の芯材パターンは、前記レジスト膜へのイオン注入量を異ならせることにより形成される、
請求項1又は請求項2に記載のパターン形成方法。 - 前記第2の膜を形成した後に、前記第2の芯材パターンにエネルギー線を照射する工程を更に備える、
請求項1乃至請求項4のいずれか1項に記載のパターン形成方法。 - 前第2の芯材パターンは、アライメントマーク領域に形成される、
請求項1乃至請求項4のいずれか1項記載のパターン形成方法。 - テンプレート基板上に形成された第1の膜上に電子線レジストを塗布し、
第1の芯材パターン及び第2の芯材パターンを有するレジスト膜を形成し、
前記第1の芯材パターン及び前記第2の芯材パターンの少なくとも側壁に第2の膜を形成し、
前記第2の芯材パターン及び前記第2の膜を残存させつつ、前記第1の芯材パターンを除去し、
前記第2の芯材パターン及び前記第2の膜をマスクにして、前記第1の膜を加工し、
加工された前記第1の膜を用いて前記テンプレート基板を加工する、
テンプレートの製造方法。 - 前記第2の芯材パターンは前記第1の芯材パターンよりも、加工耐性が高くなるように形成される、
請求項7に記載のテンプレートの製造方法。 - 基板上に形成された第1の膜上に第1の芯材パターン及び第2の芯材パターンを有するレジスト膜を形成する工程と、
前記第1及び第2の芯材パターンの少なくとも側壁に第2の膜を形成する工程と、
前記第2の膜を残存させつつ、前記第1及び第2の芯材パターンを除去する工程と、
前記第2の膜をマスクにして、前記第1の膜を加工する工程と、
を含み、
前記第2の膜を形成する工程は、第1の芯材パターンと前記第2の芯材パターンとの間が前記第2の膜で埋まる、パターン形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019170879A JP2021048329A (ja) | 2019-09-19 | 2019-09-19 | パターン形成方法及びテンプレートの製造方法 |
US16/817,804 US11493846B2 (en) | 2019-09-19 | 2020-03-13 | Pattern forming method and template manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019170879A JP2021048329A (ja) | 2019-09-19 | 2019-09-19 | パターン形成方法及びテンプレートの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021048329A true JP2021048329A (ja) | 2021-03-25 |
Family
ID=74878803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019170879A Pending JP2021048329A (ja) | 2019-09-19 | 2019-09-19 | パターン形成方法及びテンプレートの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11493846B2 (ja) |
JP (1) | JP2021048329A (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267255A (ja) * | 1992-03-18 | 1993-10-15 | Yamaha Corp | 配線形成法 |
JPH1041309A (ja) * | 1996-07-24 | 1998-02-13 | Sony Corp | 半導体装置の配線形成方法 |
JPH1187321A (ja) * | 1997-09-09 | 1999-03-30 | Ricoh Co Ltd | 半導体装置の製造方法 |
JP2009231424A (ja) * | 2008-03-21 | 2009-10-08 | Dainippon Printing Co Ltd | 半導体装置の製造方法 |
JP2010045359A (ja) * | 2008-08-11 | 2010-02-25 | Samsung Electronics Co Ltd | 半導体素子及び半導体素子のパターン形成方法 |
JP2010520639A (ja) * | 2007-03-05 | 2010-06-10 | マイクロン テクノロジー, インク. | 半導体構造、複数のラインを形成する方法、および高密度構造と低密度構造を単一フォトマスクで形成する方法 |
JP2015032650A (ja) * | 2013-08-01 | 2015-02-16 | 大日本印刷株式会社 | パターン形成方法及びインプリントモールドの製造方法 |
JP2015095501A (ja) * | 2013-11-11 | 2015-05-18 | 大日本印刷株式会社 | パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド |
US20170345679A1 (en) * | 2016-05-25 | 2017-11-30 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5698923B2 (ja) | 2009-06-26 | 2015-04-08 | ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. | 自己整合型スペーサー多重パターニング方法 |
JP5075897B2 (ja) | 2009-09-25 | 2012-11-21 | 株式会社東芝 | 半導体装置の製造方法 |
EP2494586A2 (en) | 2009-10-26 | 2012-09-05 | Sandisk 3D LLC | Apparatus and methods of forming memory lines and structures using double sidewall patterning for four times half pitch relief patterning |
JP5606388B2 (ja) | 2011-05-13 | 2014-10-15 | 株式会社東芝 | パターン形成方法 |
JP5659135B2 (ja) | 2011-12-19 | 2015-01-28 | 株式会社東芝 | パターン形成方法 |
JP6127535B2 (ja) | 2012-02-03 | 2017-05-17 | 大日本印刷株式会社 | ナノインプリント用テンプレートの製造方法 |
JP6236918B2 (ja) | 2012-06-26 | 2017-11-29 | 大日本印刷株式会社 | ナノインプリント用テンプレートの製造方法 |
KR102052465B1 (ko) | 2012-12-28 | 2019-12-05 | 다이니폰 인사츠 가부시키가이샤 | 나노임프린트 몰드의 제조 방법 |
JP6115245B2 (ja) | 2013-03-28 | 2017-04-19 | 大日本印刷株式会社 | ナノインプリント用テンプレートおよびその製造方法 |
JP6565415B2 (ja) | 2015-07-22 | 2019-08-28 | 大日本印刷株式会社 | インプリントモールド製造用の基板およびインプリントモールドの製造方法 |
JP6183519B2 (ja) | 2016-08-26 | 2017-08-23 | 大日本印刷株式会社 | ナノインプリント用テンプレートの製造方法 |
JP6800779B2 (ja) | 2017-03-06 | 2020-12-16 | Hoya株式会社 | 転写用マスクの製造方法、および半導体デバイスの製造方法 |
-
2019
- 2019-09-19 JP JP2019170879A patent/JP2021048329A/ja active Pending
-
2020
- 2020-03-13 US US16/817,804 patent/US11493846B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267255A (ja) * | 1992-03-18 | 1993-10-15 | Yamaha Corp | 配線形成法 |
JPH1041309A (ja) * | 1996-07-24 | 1998-02-13 | Sony Corp | 半導体装置の配線形成方法 |
JPH1187321A (ja) * | 1997-09-09 | 1999-03-30 | Ricoh Co Ltd | 半導体装置の製造方法 |
JP2010520639A (ja) * | 2007-03-05 | 2010-06-10 | マイクロン テクノロジー, インク. | 半導体構造、複数のラインを形成する方法、および高密度構造と低密度構造を単一フォトマスクで形成する方法 |
JP2009231424A (ja) * | 2008-03-21 | 2009-10-08 | Dainippon Printing Co Ltd | 半導体装置の製造方法 |
JP2010045359A (ja) * | 2008-08-11 | 2010-02-25 | Samsung Electronics Co Ltd | 半導体素子及び半導体素子のパターン形成方法 |
JP2015032650A (ja) * | 2013-08-01 | 2015-02-16 | 大日本印刷株式会社 | パターン形成方法及びインプリントモールドの製造方法 |
JP2015095501A (ja) * | 2013-11-11 | 2015-05-18 | 大日本印刷株式会社 | パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド |
US20170345679A1 (en) * | 2016-05-25 | 2017-11-30 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US11493846B2 (en) | 2022-11-08 |
US20210088906A1 (en) | 2021-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1942374B1 (en) | Imprint method for producing structure | |
US20120009791A1 (en) | Pattern formation method | |
JP6111783B2 (ja) | インプリント方法およびインプリント装置 | |
US20100264113A1 (en) | Template, method of manufacturing the same, and method of forming pattern | |
WO2009146014A1 (en) | Patterning resolution enhancement combining interference lithography and self-aligned double patterning techniques | |
JP5264237B2 (ja) | ナノ構造体およびナノ構造体の製造方法 | |
CN107168010B (zh) | 光刻掩膜版的制造方法 | |
JP5537400B2 (ja) | パターン形成方法及び装置 | |
TWI471686B (zh) | 模板製造裝置及模板製造方法 | |
TWI707382B (zh) | 被處理體之處理方法 | |
US9586343B2 (en) | Method for producing nanoimprint mold | |
JP4951981B2 (ja) | インプリント用モールド及びその製造方法 | |
JP2020035924A (ja) | 原版 | |
WO2015043321A1 (zh) | 一种纳米压印光刻装置及其方法 | |
US9318412B2 (en) | Method for semiconductor self-aligned patterning | |
JP2021048329A (ja) | パターン形成方法及びテンプレートの製造方法 | |
JP5343378B2 (ja) | ステンシルマスクおよびその製造方法 | |
US9523910B2 (en) | Nanoimprint lithography | |
US11061324B2 (en) | Manufacturing method of replica template, manufacturing method of semiconductor device, and master template | |
US20200089105A1 (en) | Pattern forming method, master template, and method of manufacturing template | |
JP6089451B2 (ja) | ナノインプリントモールドおよびその製造方法 | |
TWI740960B (zh) | 遠紫外線對準標記的形成方法及具有對準標記的罩幕 | |
JP2019145578A (ja) | ブランクス基材、インプリントモールド、インプリントモールドの製造方法及びインプリント方法 | |
US20230408935A1 (en) | Pattern forming method, semiconductor device manufacturing method, and template | |
JP2013251431A (ja) | ナノインプリントモールドおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230516 |