JP5698923B2 - 自己整合型スペーサー多重パターニング方法 - Google Patents
自己整合型スペーサー多重パターニング方法 Download PDFInfo
- Publication number
- JP5698923B2 JP5698923B2 JP2010145173A JP2010145173A JP5698923B2 JP 5698923 B2 JP5698923 B2 JP 5698923B2 JP 2010145173 A JP2010145173 A JP 2010145173A JP 2010145173 A JP2010145173 A JP 2010145173A JP 5698923 B2 JP5698923 B2 JP 5698923B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist pattern
- spacer
- layers
- patterned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
Description
本発明は概して、電子デバイスの製造に関する。より具体的には、本発明は自己整合型スペーサーリソグラフィ技術を用いて電子デバイスを形成する方法に関する。本発明は、高密度フォトリソグラフィパターンおよびフィーチャーを形成するための半導体デバイスの製造における特定の用途を見いだす。二重またはより高次のパターニングが本発明に従って行われうる。
ここで、本発明は図1A−Iを参照して説明され、図1A−Iは本発明に従った自己整合型スペーサーダブルパターニング方法についての第1の典型的なプロセスを断面図で示す。
L1レジストポリマー(ポリ(IAM/α−GBLMA/ODOTMA/HAMA))合成
10.51グラム(g)の2−メチル−アクリル酸1−イソプロピル−アダマンタニルエステル(IAM)、6.82gの2−メチル−アクリル酸2−オキソ−テトラヒドロ−フラン−3−イルエステル(α−GBLMA)、6.36gの2−メチル−アクリル酸3−オキソ−4,10−ジオキサ−トリシクロ[5.2.1.02,6]デセ−8−イルエステル(ODOTMA)および6.31gの2−メチル−アクリル酸3−ヒドロキシ−アダマンタニルエステル(HAMA)を27gのテトラヒドロフラン(THF)に溶解した。この混合物を窒素で20分間バブリングすることにより脱ガスした。凝縮器、窒素入口、および機械式攪拌機を備えた500mlのフラスコに11gのTHFを入れ、溶液を67℃の温度にした。5.23gのジメチル−2,2−アゾジイソブチラート(全モノマーを基準にして17mol%)を5gのTHFに溶解し、フラスコに入れた。モノマー溶液を反応器に、1時間あたり16.0ミリリットル(mL/時)の割合で3時間30分間供給した。次いで、重合混合物をさらに30分間67℃で攪拌した。次いで、反応器に5gのTHFを添加し、重合混合物を室温まで冷却した。1.0Lのイソプロピルアルコール中で沈殿を行った。ろ過後、ポリマーを乾燥させ、50gのTHFに再溶解させ、1.1Lのイソプロピルアルコール中で再沈殿させ、ろ過し、真空オーブン中45℃で48時間乾燥させて、25.4gの以下に示されるポリ(IAM/α−GBLMA/ODOTMA/HAMA)ポリマー(Mw=7,934およびMw/Mn=〜1.46)を得た:
3.169gの上述のように形成されたポリマーを、70重量%のプロピレングリコールモノメチルエーテルアセタート(PGMEA)と30重量%のシクロヘキサノンとの溶媒混合物96.38gに溶解した。この混合物に、0.405gのトリフェニルスルホニウム(アダマンタン−1−イルメトキシカルボニル)−ジフルオロ−メタンスルホナート、0.041gの1−(tert−ブトキシカルボニル)−4−ヒドロキシピペリジンおよび0.005gのポリフォックス(POLYFOX登録商標)PF−656界面活性剤(オムノバソリューションズインコーポレーテッド;Omnova Solutions Inc.)を添加した。得られた混合物をローラー上で6時間延ばして、次いで、0.2ミクロン孔サイズのテフロン登録商標フィルターを通して、それによりポジ型フォトレジスト組成物を形成した。
表面処理溶液は、脱イオン水中のトリス(2−アミノエチル)アミン(TAEA)(シグマ−アルドリッチ)の1重量%溶液5g、10重量%の界面活性剤溶液(テルジトル(TERGITOL)TMN−6、ザダウケミカルカンパニー、米国、ミシガン州、ミッドランド)1g、および脱イオン水194gを混合することにより調製された。この溶液を、0.1ミクロン孔サイズのナイロンフィルターを通してろ過した。
TEL CLEAN TRACK商標LITHIUS商標i+コーター/現像機において、300mmのシリコンウェハにAR商標40A反射防止剤(ロームアンドハースエレクトロニックマテリアルズLLC)をスピンコートし、第1の反射防止塗膜(BARC)を形成した。このウェハを215℃で60秒間ベークし、75nm厚の第1のBARC膜を生じさせた。次いで、この第1のBARC上に、AR商標124反射防止剤(ロームアンドハースエレクトロニックマテリアルズ)を用いて、第2のBARC層がコーティングされ、205℃で60秒間ベークされ、23nmの上部BARC層を生じさせた。
上述のように形成されたL1フォトレジスト組成物が二層BARCの上にコーティングされ、110℃で60秒間ソフトベークされ、750Åの厚みのレジスト膜を生じさせた。第1のレジスト層はトップコート層(OC商標2000トップコート物質、ロームアンドハースエレクトロニックマテリアルズ)でコーティングされ、15〜75mJ/cm2の様々な線量で、様々な臨界寸法を有するレチクルを通して、開口数1.35を有するASML TWINSCAN商標XT:1900i液浸スキャナーおよびX−偏光の双極子−35Y照明(0.96アウターシグマ/0.76インナーシグマ)を用いて露光された。このウェハは、次いで、100℃で60秒間露光後ベーク(PEB)され、マイクロポジット(Microposit商標)MF CD−26現像剤(ロームアンドハースエレクトロニックマテリアルズ)を用いて12秒間現像され、第1のリソグラフィ(L1)パターンにした。
ウェハは180℃で60秒間ハードベークされた。次いで、まず、ウェハが2.38重量%のTMAH水溶液で12秒間、TEL GPノズルを用いてすすがれ、次いで、ウェハを回転させつつ、TELウェハトラック上で上記表面処理溶液配合物ですすがれる逐次的なプロセスで、このウェハは表面処理化学物質に曝露された。
裸のシリコンウェハ上に450Åの膜厚を提供するであろうスピン速度で、コーター/現像機において、EPIC商標2098ポジ型フォトレジスト(ロームアンドハースエレクトロニックマテリアルズ)を、表面処理されたL1パターン上にコーティングした。このウェハは120℃で60秒間ソフトベークされ、次いで、OC商標2000トップコート物質(ロームアンドハースエレクトロニックマテリアルズ)でコーティングされた。第1のリソグラフィプロセスにおけるのと同じスキャナセッティングであるが、12〜34mJ/cm2の様々な露光線量でマスクなしにフラッド露光を使用して、第2のリソグラフィ(L2)が行われた。次いで、ウェハは110℃で60秒間露光後ベーク(PEB)され、マイクロポジット(Microposit商標)MF CD−26現像剤(ロームアンドハースエレクトロニックマテリアルズ)を用いて12秒間現像された。これにより、スペーサー構造が形成された。
102 層
102’ エッチングされたフィーチャーのパターン
103 ハードマスク
103’ パターン形成されたハードマスク
104 反射防止塗膜(BARC)
104’パターン形成された反射防止塗膜(BARC)
106 第1の感光層
106’第1のレジストパターン
106’’ ハードベークされた第1のレジストパターン
106’’a パターン
108 活性化放射線
110 第1のフォトマスク
112 改変された第1のレジストパターン表面
112’ 拡大されたアルカリ性領域
114 第2の感光層
114’ 未反応の第2の感光性組成物の層(スペーサー)
114a’ 追加のスペーサー
114’’ トリミングされたスペーサー(犠牲スペーサー)
116 側壁スペーサー
Claims (9)
- (a)パターン形成される1以上の層を含む半導体基体を提供し;
(b)第1の樹脂成分と第1の光活性成分とを含む第1の感光性組成物の第1の層を、パターン形成される1以上の層上に適用し;
(c)パターン化されたフォトマスクを通した活性化放射線に第1の層を露光し;
(d)露光された第1の層を現像してレジストパターンを形成し;
(e)ハードベークプロセスにおいてレジストパターンを熱処理し;
(f)ハードベークされたレジストパターンを、当該レジストパターンの表面をアルカリ性にするのに有効な物質で処理し;
(g)第2の樹脂成分と光酸発生剤とを含む第2の感光性組成物の第2の層を、パターン形成される1以上の層上に、かつ前記レジストパターンのアルカリ性表面と接触するように適用し;
(h)第2の層を活性化放射線に露光し;並びに、
(i)露光された第2の層を現像して、第2の層の現像中に除去されない第2の層の部分を含むスペーサーを、パターン形成される1以上の層上に形成する;
ことを含む自己整合型スペーサー多重パターニング方法。 - 第2の層を露光する工程がフラッド露光である、請求項1に記載の方法。
- 第2の層を露光しおよび現像する工程が、それぞれ、前記レジストパターンを露光しおよび除去する、請求項1に記載の方法。
- 第2の層を露光しおよび現像する工程の後に、前記レジストパターンを除去することをさらに含む、請求項1に記載の方法。
- スペーサーをマスクとして使用して、スペーサーの下にある1以上の層をパターニングすることをさらに含む、請求項1に記載の方法。
- (i)前記スペーサーの側壁上に、第2の層とは異なる物質からなるスペーサー層を形成し;並びに
(ii)基体から第1のスペーサーを選択的に除去して、パターン形成される1以上の層上のスペーサー層から形成される第2のスペーサーを残す;
ことをさらに含む、請求項1に記載の方法。 - レジストパターンを熱処理することが、約150℃以上の温度で行われる、請求項6に記載の方法。
- 前記レジストパターンの表面をアルカリ性にするのに有効な物質で前記レジストパターンを処理することが、アルカリ性物質および界面活性剤で前記レジストパターンを処理することを含む、請求項1に記載の方法。
- 前記レジストパターンの表面をアルカリ性にするのに有効な物質で前記レジストパターンを処理することが、第一級または第二級アミンで前記レジストパターンを処理することを含む、請求項1に記載の方法。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26960009P | 2009-06-26 | 2009-06-26 | |
US61/269,600 | 2009-06-26 | ||
US28155309P | 2009-11-19 | 2009-11-19 | |
US28168109P | 2009-11-19 | 2009-11-19 | |
US61/281,553 | 2009-11-19 | ||
US61/281,681 | 2009-11-19 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011065136A JP2011065136A (ja) | 2011-03-31 |
JP2011065136A5 JP2011065136A5 (ja) | 2014-10-16 |
JP5698923B2 true JP5698923B2 (ja) | 2015-04-08 |
Family
ID=42697262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010145173A Expired - Fee Related JP5698923B2 (ja) | 2009-06-26 | 2010-06-25 | 自己整合型スペーサー多重パターニング方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8431329B2 (ja) |
EP (1) | EP2287667B1 (ja) |
JP (1) | JP5698923B2 (ja) |
KR (2) | KR101967191B1 (ja) |
CN (1) | CN101963755B (ja) |
TW (1) | TWI476816B (ja) |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009295745A (ja) * | 2008-06-04 | 2009-12-17 | Toshiba Corp | 半導体装置の製造方法 |
CN101963754B (zh) * | 2009-06-26 | 2012-12-19 | 罗门哈斯电子材料有限公司 | 形成电子器件的方法 |
TWI476816B (zh) | 2009-06-26 | 2015-03-11 | 羅門哈斯電子材料有限公司 | 自我對準間隔之多重圖案化方法 |
JP5184460B2 (ja) * | 2009-07-24 | 2013-04-17 | 信越化学工業株式会社 | パターン形成方法 |
TWI442453B (zh) | 2009-11-19 | 2014-06-21 | 羅門哈斯電子材料有限公司 | 形成電子裝置之方法 |
US8222140B2 (en) * | 2009-12-23 | 2012-07-17 | Intel Corporation | Pitch division patterning techniques |
KR20210034703A (ko) * | 2011-01-28 | 2021-03-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 및 반도체 장치 |
US8389383B1 (en) | 2011-04-05 | 2013-03-05 | Micron Technology, Inc. | Patterned semiconductor bases, and patterning methods |
EP2527379A1 (en) | 2011-05-27 | 2012-11-28 | Rohm and Haas Electronic Materials LLC | Polymer and photoresist comprising the polymer |
US20130065397A1 (en) * | 2011-09-12 | 2013-03-14 | Vigma Nanoelectronics | Methods to increase pattern density and release overlay requirement by combining a mask design with special fabrication processes |
CN102832168A (zh) * | 2012-09-11 | 2012-12-19 | 上海华力微电子有限公司 | 一种沟槽优先铜互连制作方法 |
CN103676491B (zh) * | 2012-09-20 | 2016-12-28 | 中国科学院微电子研究所 | 降低电子束光刻时光刻胶粗糙度的方法 |
CN103715080B (zh) * | 2012-09-29 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
CN103779190B (zh) * | 2012-10-17 | 2019-08-06 | 中国科学院微电子研究所 | 精细线条制备方法 |
CN102898313B (zh) * | 2012-10-19 | 2014-06-11 | 南京信息工程大学 | 一种用于捕集酸性气体的氮撑化合物及其应用 |
CN102938391B (zh) * | 2012-11-02 | 2015-01-21 | 上海华力微电子有限公司 | 一种铜互联线的制作工艺 |
US8889561B2 (en) | 2012-12-10 | 2014-11-18 | Globalfoundries Inc. | Double sidewall image transfer process |
CN104050311B (zh) * | 2013-03-14 | 2018-05-25 | 台湾积体电路制造股份有限公司 | 用于自对准双图案化的任意金属间隔的系统和方法 |
CN106206288B (zh) * | 2013-04-28 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
US9318412B2 (en) | 2013-07-26 | 2016-04-19 | Nanya Technology Corporation | Method for semiconductor self-aligned patterning |
US20150031207A1 (en) * | 2013-07-29 | 2015-01-29 | Applied Materials, Inc. | Forming multiple gate length transistor gates using sidewall spacers |
US9012964B2 (en) | 2013-08-09 | 2015-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Modulating germanium percentage in MOS devices |
US9761489B2 (en) | 2013-08-20 | 2017-09-12 | Applied Materials, Inc. | Self-aligned interconnects formed using substractive techniques |
JP6026375B2 (ja) * | 2013-09-02 | 2016-11-16 | 株式会社東芝 | 半導体装置の製造方法 |
JP6126961B2 (ja) * | 2013-09-30 | 2017-05-10 | 富士フイルム株式会社 | パターン形成方法、パターンマスクの形成方法及び電子デバイスの製造方法 |
US9123772B2 (en) * | 2013-10-02 | 2015-09-01 | GlobalFoundries, Inc. | FinFET fabrication method |
CN104749888B (zh) * | 2013-12-30 | 2019-12-10 | 罗门哈斯电子材料有限公司 | 光致抗蚀剂图案修整组合物和方法 |
US9305837B2 (en) | 2014-04-10 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement and formation thereof |
CN103985629B (zh) * | 2014-05-21 | 2017-07-11 | 上海华力微电子有限公司 | 自对准双层图形半导体结构的制作方法 |
KR20150136387A (ko) | 2014-05-27 | 2015-12-07 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
US10410914B2 (en) * | 2014-05-28 | 2019-09-10 | Asml Netherlands B.V. | Methods for providing lithography features on a substrate by self-assembly of block copolymers |
US9312191B2 (en) | 2014-08-14 | 2016-04-12 | Globalfoundries Inc. | Block patterning process for post fin |
TWI584061B (zh) * | 2014-08-27 | 2017-05-21 | 羅門哈斯電子材料有限公司 | 多重圖案的形成方法 |
WO2016043203A1 (ja) * | 2014-09-17 | 2016-03-24 | 富士フイルム株式会社 | ポジ型感光性樹脂組成物、硬化膜の製造方法、硬化膜、液晶表示装置、有機エレクトロルミネッセンス表示装置およびタッチパネル |
TWI603145B (zh) | 2014-12-31 | 2017-10-21 | 羅門哈斯電子材料有限公司 | 光微影方法 |
US9673059B2 (en) * | 2015-02-02 | 2017-06-06 | Tokyo Electron Limited | Method for increasing pattern density in self-aligned patterning integration schemes |
KR102370616B1 (ko) | 2015-02-09 | 2022-03-04 | 삼성전자주식회사 | 미세 패턴 형성 방법 |
US9443731B1 (en) * | 2015-02-20 | 2016-09-13 | Tokyo Electron Limited | Material processing to achieve sub-10nm patterning |
US10216090B2 (en) * | 2015-03-31 | 2019-02-26 | Jsr Corporation | Pattern-forming method and composition for resist pattern-refinement |
US9685507B2 (en) * | 2015-06-25 | 2017-06-20 | International Business Machines Corporation | FinFET devices |
JP6565415B2 (ja) * | 2015-07-22 | 2019-08-28 | 大日本印刷株式会社 | インプリントモールド製造用の基板およびインプリントモールドの製造方法 |
US10061210B2 (en) * | 2015-07-31 | 2018-08-28 | Nanometrics Incorporated | 3D target for monitoring multiple patterning process |
CN106553993A (zh) * | 2015-09-28 | 2017-04-05 | 中国科学院微电子研究所 | 与cmos工艺兼容的纳米结构制备方法 |
KR102403736B1 (ko) | 2015-11-02 | 2022-05-30 | 삼성전자주식회사 | 반도체 소자 및 그 반도체 소자의 제조 방법 |
US10157742B2 (en) | 2015-12-31 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for mandrel and spacer patterning |
US9852917B2 (en) * | 2016-03-22 | 2017-12-26 | International Business Machines Corporation | Methods of fabricating semiconductor fins by double sidewall image transfer patterning through localized oxidation enhancement of sacrificial mandrel sidewalls |
JP6389839B2 (ja) * | 2016-03-23 | 2018-09-12 | 株式会社先端ナノプロセス基盤開発センター | 感光性組成物およびパターン形成方法 |
KR102230086B1 (ko) * | 2016-11-16 | 2021-03-18 | 도쿄엘렉트론가부시키가이샤 | 분해능이하 기판 패터닝 방법 |
US9941164B1 (en) * | 2016-12-05 | 2018-04-10 | Samsung Electronics Co., Ltd. | Self-aligned block patterning with density assist pattern |
US10147606B2 (en) | 2017-03-07 | 2018-12-04 | Micron Technology, Inc. | Methods of forming semiconductor device structures including linear structures substantially aligned with other structures |
US20180323061A1 (en) * | 2017-05-03 | 2018-11-08 | Tokyo Electron Limited | Self-Aligned Triple Patterning Process Utilizing Organic Spacers |
CN109216165B (zh) * | 2017-07-06 | 2020-11-03 | 中芯国际集成电路制造(天津)有限公司 | 多重图形及半导体器件的制造方法 |
JP2019078812A (ja) * | 2017-10-20 | 2019-05-23 | メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングMerck Patent GmbH | 高精細パターンの製造方法およびそれを用いた表示素子の製造方法 |
US10304744B1 (en) * | 2018-05-15 | 2019-05-28 | International Business Machines Corporation | Inverse tone direct print EUV lithography enabled by selective material deposition |
US10763118B2 (en) * | 2018-07-11 | 2020-09-01 | International Business Machines Corporation | Cyclic selective deposition for tight pitch patterning |
US11069528B2 (en) | 2018-10-31 | 2021-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
US10910221B2 (en) * | 2019-06-28 | 2021-02-02 | Nanya Technology Corporation | Semiconductor device structure with a fine pattern and method for forming the same |
JP2021048329A (ja) | 2019-09-19 | 2021-03-25 | キオクシア株式会社 | パターン形成方法及びテンプレートの製造方法 |
KR102316273B1 (ko) * | 2019-10-15 | 2021-10-25 | 이화여자대학교 산학협력단 | 레이저 패터닝과 감광성 폴리머 절연막을 이용한 평면형 다중 전극 어레이 제조 방법 |
TWI717062B (zh) * | 2019-10-16 | 2021-01-21 | 華邦電子股份有限公司 | 圖案化的方法 |
US11289493B2 (en) | 2019-10-31 | 2022-03-29 | Winbond Electronics Corp. | Patterning method |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NO173574C (no) | 1984-06-01 | 1993-12-29 | Rohm & Haas | Fremgangsmaate til fremstilling av et termisk stabilt, positivt eller negativt bilde paa en underlagsflate |
CA1307695C (en) | 1986-01-13 | 1992-09-22 | Wayne Edmund Feely | Photosensitive compounds and thermally stable and aqueous developablenegative images |
EP0358358B1 (en) * | 1988-08-26 | 1994-11-30 | Nippon Oil And Fats Company, Limited | Pigment dispersing agent |
US5128232A (en) | 1989-05-22 | 1992-07-07 | Shiply Company Inc. | Photoresist composition with copolymer binder having a major proportion of phenolic units and a minor proportion of non-aromatic cyclic alcoholic units |
JP3087726B2 (ja) * | 1998-05-25 | 2000-09-11 | 日本電気株式会社 | 半導体装置の製造プロセスにおけるパターニング方法 |
JP4329216B2 (ja) * | 2000-03-31 | 2009-09-09 | Jsr株式会社 | レジストパターン縮小化材料及びそれを使用する微細レジストパターンの形成方法 |
US6534243B1 (en) * | 2000-10-23 | 2003-03-18 | Advanced Micro Devices, Inc. | Chemical feature doubling process |
WO2003077029A1 (en) | 2002-03-04 | 2003-09-18 | Shipley Company, Llc | Negative photoresists for short wavelength imaging |
JP2004103926A (ja) * | 2002-09-11 | 2004-04-02 | Renesas Technology Corp | レジストパターン形成方法とそれを用いた半導体装置の製造方法およびレジスト表層処理剤 |
US6916594B2 (en) * | 2002-12-30 | 2005-07-12 | Hynix Semiconductor Inc. | Overcoating composition for photoresist and method for forming photoresist pattern using the same |
US7232641B2 (en) | 2003-10-08 | 2007-06-19 | Shin-Etsu Chemical Co., Ltd. | Polymerizable compound, polymer, positive-resist composition, and patterning process using the same |
KR100575001B1 (ko) * | 2004-12-10 | 2006-04-28 | 삼성전자주식회사 | 상호 결합 없는 이중 포토 리소그라피 방법 |
EP1720072B1 (en) | 2005-05-01 | 2019-06-05 | Rohm and Haas Electronic Materials, L.L.C. | Compositons and processes for immersion lithography |
EP2420891B1 (en) | 2006-10-30 | 2021-06-23 | Rohm and Haas Electronic Materials LLC | Process for immersion lithography |
EP2089774A2 (en) * | 2006-12-06 | 2009-08-19 | FujiFilm Electronic Materials USA, Inc. | Device manufacturing process utilizing a double pattering process |
KR100876783B1 (ko) * | 2007-01-05 | 2009-01-09 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
US8088566B2 (en) * | 2007-03-26 | 2012-01-03 | Fujifilm Corporation | Surface-treating agent for pattern formation and pattern-forming method using the surface-treating agent |
JP2008268855A (ja) * | 2007-03-26 | 2008-11-06 | Fujifilm Corp | パターン形成用表面処理剤、及び該処理剤を用いたパターン形成方法 |
WO2008143301A1 (ja) * | 2007-05-23 | 2008-11-27 | Jsr Corporation | パターン形成方法及びそれに用いる樹脂組成物 |
JP4840255B2 (ja) * | 2007-05-29 | 2011-12-21 | Jsr株式会社 | パターン形成方法及びそれに用いる樹脂組成物 |
US8642474B2 (en) * | 2007-07-10 | 2014-02-04 | Advanced Micro Devices, Inc. | Spacer lithography |
US8481417B2 (en) * | 2007-08-03 | 2013-07-09 | Micron Technology, Inc. | Semiconductor structures including tight pitch contacts and methods to form same |
JP4973876B2 (ja) * | 2007-08-22 | 2012-07-11 | 信越化学工業株式会社 | パターン形成方法及びこれに用いるパターン表面コート材 |
JP2009053547A (ja) * | 2007-08-28 | 2009-03-12 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法及び被覆膜形成用材料 |
JP5013119B2 (ja) * | 2007-09-20 | 2012-08-29 | 信越化学工業株式会社 | パターン形成方法並びにこれに用いるレジスト材料 |
CN101526737B (zh) | 2007-11-05 | 2014-02-26 | 罗门哈斯电子材料有限公司 | 浸渍平版印刷用组合物和浸渍平版印刷方法 |
US8440569B2 (en) | 2007-12-07 | 2013-05-14 | Cadence Design Systems, Inc. | Method of eliminating a lithography operation |
US7838200B2 (en) * | 2007-12-13 | 2010-11-23 | International Business Machines Corporation | Photoresist compositions and method for multiple exposures with multiple layer resist systems |
US7927928B2 (en) | 2008-01-16 | 2011-04-19 | Cadence Design Systems, Inc. | Spacer double patterning for lithography operations |
US8030218B2 (en) * | 2008-03-21 | 2011-10-04 | Micron Technology, Inc. | Method for selectively modifying spacing between pitch multiplied structures |
US20090253080A1 (en) * | 2008-04-02 | 2009-10-08 | Dammel Ralph R | Photoresist Image-Forming Process Using Double Patterning |
KR101523951B1 (ko) * | 2008-10-09 | 2015-06-02 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
CN101963754B (zh) * | 2009-06-26 | 2012-12-19 | 罗门哈斯电子材料有限公司 | 形成电子器件的方法 |
TWI476816B (zh) | 2009-06-26 | 2015-03-11 | 羅門哈斯電子材料有限公司 | 自我對準間隔之多重圖案化方法 |
TWI442453B (zh) * | 2009-11-19 | 2014-06-21 | 羅門哈斯電子材料有限公司 | 形成電子裝置之方法 |
-
2010
- 2010-06-25 TW TW099120757A patent/TWI476816B/zh not_active IP Right Cessation
- 2010-06-25 CN CN2010102669695A patent/CN101963755B/zh not_active Expired - Fee Related
- 2010-06-25 EP EP10167364A patent/EP2287667B1/en not_active Not-in-force
- 2010-06-25 JP JP2010145173A patent/JP5698923B2/ja not_active Expired - Fee Related
- 2010-06-28 US US12/825,117 patent/US8431329B2/en not_active Expired - Fee Related
- 2010-06-28 KR KR1020100061493A patent/KR101967191B1/ko active IP Right Grant
-
2016
- 2016-10-17 KR KR1020160134400A patent/KR101967189B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
TWI476816B (zh) | 2015-03-11 |
KR101967189B1 (ko) | 2019-04-09 |
JP2011065136A (ja) | 2011-03-31 |
KR101967191B1 (ko) | 2019-04-09 |
KR20160123272A (ko) | 2016-10-25 |
EP2287667A1 (en) | 2011-02-23 |
KR20110002796A (ko) | 2011-01-10 |
EP2287667B1 (en) | 2013-03-27 |
US8431329B2 (en) | 2013-04-30 |
US20100330498A1 (en) | 2010-12-30 |
TW201118925A (en) | 2011-06-01 |
CN101963755A (zh) | 2011-02-02 |
CN101963755B (zh) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5698923B2 (ja) | 自己整合型スペーサー多重パターニング方法 | |
JP5698922B2 (ja) | 電子デバイスを形成する方法 | |
JP5753351B2 (ja) | 電子デバイスを形成する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140602 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20140902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5698923 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |