CN106206288B - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN106206288B CN106206288B CN201610536743.XA CN201610536743A CN106206288B CN 106206288 B CN106206288 B CN 106206288B CN 201610536743 A CN201610536743 A CN 201610536743A CN 106206288 B CN106206288 B CN 106206288B
- Authority
- CN
- China
- Prior art keywords
- side wall
- column
- shaped opening
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims description 56
- 229910052802 copper Inorganic materials 0.000 claims description 27
- 239000010949 copper Substances 0.000 claims description 27
- -1 copper nitride Chemical class 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 230000003667 anti-reflective effect Effects 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 239000002194 amorphous carbon material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 139
- 229910052751 metal Inorganic materials 0.000 description 32
- 239000002184 metal Substances 0.000 description 32
- 238000005530 etching Methods 0.000 description 25
- 238000001259 photo etching Methods 0.000 description 20
- 239000003795 chemical substances by application Substances 0.000 description 12
- 238000001459 lithography Methods 0.000 description 11
- 238000000231 atomic layer deposition Methods 0.000 description 10
- 230000000670 limiting effect Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000001820 oxy group Chemical group [*:1]O[*:2] 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供半导体器件的形成方法,包括:提供衬底,衬底上包含介质层;在介质层上形成硬掩膜层;在硬掩膜层中形成条状开口;在条状开口上形成两个以上沿条状开口长度方向分布的柱状结构;在柱状结构的侧面形成位于硬掩膜层上的侧墙,侧墙沿同一条状开口长度方向上的两倍厚度小于同一条状开口上相邻两个柱状结构之间的距离;去除柱状结构;以侧墙和硬掩膜层为掩模,在介质层中形成通孔或者沟槽。本发明所提供的半导体器件的形成方法在同一条状开口上柱状结构所占据的位置和相邻两个侧墙之间的位置都形成通孔或者沟槽,使得在同一条状开口上相邻两个柱状结构之间增加形成一个通孔或者沟槽,从而形成密集排列的通孔或者沟槽阵列。
Description
本申请是2013年4月28日提交中国专利局、申请号为201310157855.0、发明名称为“半导体器件的形成方法”的中国专利申请的分案。
技术领域
本发明涉及半导体工艺领域,特别涉及一种半导体器件的形成方法。
背景技术
在半导体制造工业中,通常需要采用光刻技术,光刻技术利用光学-化学反应原理和化学、物理刻蚀方法,将电路图形传递到单晶表面或者介质层上,形成有效图形窗口或者功能图形。
传统的光刻工艺分辨率已到达理论值,为了越过传统光刻工艺理论分辨率的限制,提高半导体器件的集成密度和形成具有纳米级尺寸的结构,高分辨率的光刻工艺已经被发展和运用,例如版-刻-版-刻(litho-etch-litho-etch,LELE)和版-版-刻(LLE)光刻技术。但是,利用这些技术制作通孔(via)、沟槽(trench)、金属插塞(metal plug)或者金属互连线时,所形成的通孔、沟槽、金属插塞或者金属互连线通常无法达到所需的密集排列。
为此,需要一种新的半导体器件的形成方法,以解决现有技术存在的问题。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法,以提高通孔、沟槽、金属插塞或者金属互连线的排列密度。
为解决上述问题,本发明提供一种半导体器件的形成方法,包括:
提供衬底,所述衬底上包含介质层;
在所述介质层上形成硬掩膜层;
在所述硬掩膜层中形成贯穿所述硬掩膜层厚度的一个或者多个条状开口;
在所述条状开口上形成两个以上沿所述条状开口长度方向分布的柱状结构,所述柱状结构的上表面高于所述硬掩膜层的上表面;
在所述柱状结构的侧面形成位于所述硬掩膜层上的侧墙,所述侧墙沿同一所述条状开口长度方向上的两倍厚度小于同一所述条状开口上相邻两个所述柱状结构之间的距离;
去除所述柱状结构;
以所述侧墙和所述硬掩膜层为掩模,在所述介质层中形成通孔或者沟槽。
可选的,还包括:在所述通孔或者沟槽中形成金属层,所述金属层的上表面与所述介质层的上表面齐平。
可选的,所述硬掩膜层为金属硬掩膜层,在所述介质层上形成所述金属硬掩膜层之前,还包括:在所述介质层上形成刻蚀停止层。
可选的,所述金属硬掩膜层的材料包括氮化钛或者氮化铜,厚度为所述刻蚀停止层的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅和碳氮化硅的一种或者多种的任意组合。
可选的,所述侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化钛和氮化铜中的至少一种或者多种的任意组合。
可选的,所述柱状结构的材料包括光刻胶材料、含硅底部抗反射层材料、无定形碳材料和氮化硅材料的一种或者多种的任意组合,高度为5nm~100nm。
可选的,所述条状开口的宽度为5nm~200nm。
可选的,所述条状开口为两个以上,相邻的两个所述条状开口之间的距离小于或等于所述侧墙厚度的两倍。
可选的,所述柱状结构的横截面形状为圆形、椭圆形、矩形或者菱形。
本发明还提供另外一种半导体器件的形成方法,包括:
提供衬底;
在所述衬底上形成一个或多个第一条状结构;
在所述第一条状结构的侧面形成位于所述衬底上的第一侧墙;
去除所述第一条状结构;
形成覆盖所述第一侧墙和所述衬底的牺牲层;
在所述牺牲层上形成一个或多个第二条状结构,所述第二条状结构的长度方向与所述第一侧墙的长度方向呈大于或等于45°且小于或等于90°的夹角;
在所述第二条状结构的侧面形成位于所述牺牲层上的第二侧墙;
以所述第二侧墙为掩模,蚀刻所述牺牲层和所述第一侧墙,并去除所述牺牲层,形成矩阵排列的多个立柱。
可选的,所述第一条状结构的材料包括光刻胶材料、含硅底部抗反射层材料、无定形碳材料和氮化硅材料的一种或者多种的任意组合。
可选的,所述第一侧墙的制作材料包括氮化铜,在形成所述多个立柱之后,还包括在氢气气氛中对所述多个立柱进行退火处理,使所述氮化铜被还原成铜。
可选的,还包括所述立柱之间形成超低k介质材料。
可选的,所述第一侧墙或者所述第二侧墙的制作材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化钛和氮化铜中的至少一种或者多种的任意组合。
与现有技术相比,本发明的技术方案具有以下优点:
本发明所提供的一种半导体器件的形成方法中,首先在介质层上的硬掩膜层中形成贯穿所述硬掩膜层厚度的一个或者多个条状开口,然后在所述条状开口上形成两个以上沿所述条状开口长度方向分布的柱状结构,之后在所述柱状结构的侧面形成位于所述硬掩膜层上的侧墙,从而在同一条状开口上柱状结构所占据的位置和相邻两个侧墙之间的位置都形成通孔或者沟槽,使得在同一所述条状开口上相邻两个柱状结构之间增加形成一个通孔或者沟槽,从而形成密集排列的通孔或者沟槽阵列,相邻通孔或者沟槽之间的距离可以小于传统光刻工艺极限值。
本发明所提供的另外一种半导体器件的形成方法中,在衬底上形成第一侧墙,并形成牺牲层覆盖所述第一侧墙和所述衬底,在所述牺牲层上形成第二侧墙,然后以所述第二侧墙为掩模蚀刻所述第一侧墙,进而在第一侧墙中与第二侧墙对应的位置形成矩阵排列的多个立柱,由于第一侧墙之间的距离可以小于传统光刻工艺极限值,第二侧墙之间的距离可以小于传统光刻工艺极限值,因而所形成的立柱阵列中,相邻立柱之间的距离可以小于传统光刻工艺极限值,并且立柱阵列排列规整,密集程度高。
附图说明
图1至图13为本发明实施例一所提供的半导体器件的形成方法的示意图;
图14至图23为本发明实施例二所提供的半导体器件的形成方法的示意图。
具体实施方式
正如背景技术所述,利用版-刻-版-刻或者版-版-刻等光刻技术制作通孔(via)、沟槽(trench)、金属插塞(metal plug)或者金属互连线时,需要用到两次掩膜版,并且所形成的通孔、沟槽、金属插塞或者金属互连线通常无法达到所需的密集排列,难以形成矩阵分布的通孔、沟槽、金属插塞或者金属互连线。
为此,本发明提供一种半导体器件的形成方法,首先在介质层上的硬掩膜层中形成贯穿所述硬掩膜层厚度的一个或者多个条状开口,然后在所述条状开口上形成两个以上沿所述条状开口长度方向分布的柱状结构,之后在所述柱状结构的侧面形成位于所述硬掩膜层上的侧墙,从而在同一条状开口上柱状结构所占据的位置和同一条状结构中相邻两个侧墙之间的位置都形成通孔或者沟槽,使得在同一所述条状开口上相邻两个柱状结构之间增加形成一个通孔或者沟槽,从而形成密集排列的通孔或者沟槽阵列,由于在同一条状结构中相邻两个侧墙之间增加形成一个开口,因此最终形成的相邻两个通孔或者沟槽之间的距离可以小于传统光刻工艺极限值。
在本发明提供的另外一种半导体器件的形成方法中,首先在衬底上形成第一条状结构,然后在第一条状结构侧面形成第一侧墙,并形成牺牲层覆盖所述第一侧墙和所述衬底,在所述牺牲层上形成第二侧墙,然后以所述第二侧墙为掩模蚀刻所述第一侧墙,形成矩阵排列的多个立柱,由于第一侧墙之间的距离可以小于传统光刻工艺极限值,第二侧墙之间的距离也可以小于传统光刻工艺极限值,因而利用它们之间的重叠位置所形成的立柱阵列中,相邻立柱之间的距离可以小于传统光刻工艺极限值,并且可以形成矩阵分布的金属插塞。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例一提供一种半导体器件的形成方法,下面结合图1至图13对本实施例加以说明。
请参考图1,提供衬底(未图示),衬底上包含介质层100。
本发明对衬底不做限制,具体的,所述衬底的材料可以是单晶结构或者非晶结构的硅或者硅锗,也可以是绝缘体上硅(SOI)或者绝缘体上锗(GOI),并可以包括其它的材料,例如掺杂砷化镓等化合物。本实施例以单晶结构的硅衬底为例。
衬底上形成的介质层100可以是层间介质层,也可以是顶层介质层。介质层100的材料可以是氧化硅材料,也可以是低k或超低k材料。请继续参考图1,在介质层100上形成硬掩膜层120。
本实施例中,所述硬掩膜层120为金属硬掩膜层,其材料可以是氮化钛或者氮化铜。采用金属硬掩膜作所述硬掩膜层120,后续在蚀刻介质层100时,会有较高的选择比,即蚀刻时能够对介质层100进行充分蚀刻而金属硬掩膜层不被蚀刻。为达到较好的掩膜效果,本实施例中,硬掩膜层120的厚度可以设置为所述厚度范围的硬掩膜层120一方面能够保证蚀刻时发挥掩膜的作用,另一方面又不至于太厚,以便后续能够尽快通过平坦化等方式去除。
本实施例中,由于所述硬掩膜层120为金属硬掩膜层,因而在后续形成条状开口121时,容易对介质层100也进行蚀刻。因此,本实施例在介质层100上形成硬掩膜层120之前,可以先在介质层100上形成刻蚀停止层110,如图1所示。这样就能够在蚀刻硬掩膜层120时,以刻蚀停止层110为蚀刻终点,从而保护介质层100。所述刻蚀停止层110的材料可以是氧化硅、氮化硅、氮氧化硅、碳化硅和碳氮化硅的一种或者多种的任意组合。刻蚀停止层110的厚度范围可以为
请结合参考图1和图2,在硬掩膜层120中形成贯穿硬掩膜层120厚度的一个或者多个条状开口121。
图2是图1所示结构的俯视示意图,而图1是沿图2中A-A方向剖开得到的剖视图。从图2中可以看出,本实施例设置三条相互平行的条状开口121,所述条状开口121的宽度W1可以为5nm~200nm,条状开口121的长度L1至少为两倍节距(Pitch,指芯片或者晶圆上两个单元之间的距离,本实施例中,两个条状开口121之间的距离即一个节距),以便后续在一个条状开口121上形成至少两个柱状结构131(请参考图5),本实施例中,条状开口121的长度L1为三倍节距以上,以便后续形成三个柱状结构131(参考步骤四)。需要说明的是,在本发明的其它实施例中,条状开口121可以是一条、两条或者四条以上。当条状开口121为多条时,它们相互之间也不限定为相互平行,而是可以各自呈一定角度,例如呈例如30°、45°或者60°等。
请结合参考图5和图6,在每个条状开口121上形成三个沿条状开口121长度方向分布的柱状结构131,柱状结构131的上表面高于硬掩膜层120的上表面。
所述柱状结构131的形成过程请结合参考图3、图4、图5和图6。如图3所示,先在硬掩膜层120和刻蚀停止层110上形成掩膜材料层130,然后在掩膜材料层130上形成多个光刻胶图案141。本实施例中,光刻胶图案141位于条状开口121正上方,如图3所示。
图3是沿图4中A-A方向剖切得到的剖视图。图4是图3所示结构的俯视图,从图4中可以看出,图案化的光刻胶图案141呈矩阵分布在掩膜材料层130上面。本实施例中,光刻胶图案141的宽度W2大于或等于所述条状开口121的宽度W1,而光刻胶图案141的长度L2小于条状开口121的长度L1。由图4可知,光刻胶图案141的长度L2远小于条状开口121的长度L1,这样设置使得可以在一个条形开口121上设置至少三个光刻胶图案141。形成图4中图案化的光刻胶图案141之后,以所述光刻胶图案141为掩模,蚀刻掩膜材料层130,形成柱状结构131,如图5所示。图5是沿图4中A-A方向剖切得到的剖视图,图6是图5所示结构的俯视图,从图6中可以看到,各个柱状结构131在各个条状开口121中均匀分布,这种均匀分布方式能够使得形成的结构更加规整。
本实施例中,所得到的柱状结构131呈上宽下窄的两段,其中下段刚好填充在条形开口121中。这是因为,掩膜材料层130原先已经填充条形开口121,因而柱状结构131的下段宽度(未标注)与条形开口121的宽度W1相等,而柱状结构131是由光刻胶图案141转移得到的,因而柱状结构131上段的长度L3和宽度W3与光刻胶图案141的长度L2和宽度W2分别相等。在本发明的其它实施例中,柱状结构131也可以制作成上下等宽(可通过设置光刻胶图案141位于条形开口121正上方,并且光刻胶图案141与条形开口121宽度相等来实现)。所述柱状结构131高度可以为5nm~100nm,如:5nm、50nm或100nm,其高度大于硬掩膜层120的高度。
本实施例中,掩膜材料层130可以是底部抗反射层材料,例如无定形碳材料,也可以是含硅底部抗反射层材料,还可以是氮化硅材料,同时还可以是它们中的任意组合。
需要说明的是,在本发明的其它实施例中,所述掩膜材料层130可以直接是由光刻胶材料制成,这种种情况下,整个步骤不必形成光刻胶图案141,只需要利用曝光显影技术直接将掩膜材料层130形成所述柱状结构131。
本实施例中柱状结构131的截面为椭圆形,但是,在本发明其它实施例中,所述柱状结构131的横截面还可以是圆形、矩形或者菱形等,这些横截面为规则形状的柱状结构131有助于后续侧墙150(请参考图7)的生长,但本发明不限定柱状结构131的横截面形状。
请结合参考图7和图8,在图5和图6所示柱状结构131的侧面形成侧墙150,侧墙150同时位于硬掩膜层120上。图7是沿图8中A-A方向剖切得到的剖视图,图8是图7所示结构的俯视图。
请参考图7,侧墙150形成在柱状结构131的侧面,并且位于硬掩膜层120上表面,侧墙150可以通过原子层沉积法(ALD)来形成,侧墙150的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化钛和氮化铜中的至少一种或者多种的任意组合。侧墙150的厚度可以为2nm~100nm。
本实施例中,侧墙150的厚度为T,同一条状开口121上相邻两个柱状结构131之间的距离标记为S,同一条状开口121上相邻两个侧墙150之间的距离标记为ΔH,则有S=2T+ΔH。本实施例后续在柱状结构131所占据的位置形成开口,并进一步形成通孔或者沟槽,并且在同一条状开口121上相邻两个侧墙150之间的位置可以增加形成一个开口,所增加的开口同样进一步形成通孔或者沟槽,从而使得位于同一条状开口121上的相邻两个通孔或者沟槽的距离比节距小,小到仅为侧墙150的厚度T,因而制作出的通孔或者沟槽在条状开口121长度方向上的密集程度高,能够形成密集程度高的通孔或者沟槽。
本实施例中,优选的,设置ΔH与柱状结构131的长度L3(请参考图8)相等,以使得后续无论是柱状结构131对应位置所形成的通孔或者沟槽,还是同一条状开口121上相邻两个侧墙150之间对应位置所形成的通孔或者沟槽,尺寸都相等。
本实施例中所述条状开口121为三个,每个条状开口121上的柱状结构131也为三个。但是在本发明的其他实施例中,条状开口121的个数和每个条状开口121上所包含的柱状结构131的个数都可以是其它数值,例如设置两个条状开口,每个条状开口上设置四个柱状结构,再例如设置五个条状开口,每个条状开口上设置五个柱状结构,总之,可根据要形成的通孔或者沟槽的个数相应设定条状开口和柱状结构的个数。
本实施例中相邻的两个所述条状开口121之间的距离小于或等于侧墙150的两倍厚度(2T),即相邻两个条状开口121距离较近,同时同一横向方向上的三个柱状结构131在同一条直线上(例如其中三个柱状结构131位于图8中的A-A方向上),因而侧墙150沿条状开口121的宽度方向相互连接在一起。但是,在本发明的其它实施例中,侧墙150可以不连接在一起,例如只有一条条状开口121时,或者位于不同条状开口121之间的柱状结构131的距离大于侧墙150的两倍厚度(2T)时。事实上,位于不同条状开口121之间的侧墙150相互连接与否,不影响本实施例在同一条状开口121相邻侧墙150之间形成间隙,因而不影响本实施例技术方案的实现,所以本实施例可以不考虑不同条状开口121之间的侧墙150连接问题。但是本实施例将同一横向方向上的三个柱状结构131设置成在同一条直线上,这种设置不仅可以使后续形成的开口阵列更加规整,而且可以使得不同条状开口121之间的距离设置得更小,使后续形成的开口阵列密集程度提高。
需要说明的是,本实施例中侧墙150略呈左右尖端较厚,上下部分较薄的形状,如图8所示。这是因为,沉积侧墙150的柱状结构131的横截面呈椭圆形,因而在沉积形成侧墙150时,侧墙150的材料沿着柱状结构131的横截面形状生长,最终得到的侧墙150的横截面呈现与柱状结构131横截面相似的扁平结构。
请结合参考图7、图8和图9,去除柱状结构131。
图7和图8显示了在柱状结构131侧面形成侧墙150,在此之后,去除柱状结构131,如图9所示。当柱状结构131直接由光刻胶或者有机底部抗反射层形成时,可以采用灰化工艺去除柱状结构131,而当柱状结构131由氮化硅制作而成时,可以采用磷酸溶液去除。
去除柱状结构131之后,原来柱状结构131所在位置形成了开口122,并且,同一条状开口121上两个相邻侧墙150之间的条状开口121的位置形成开口123,如图9所示。这样,原来在一个条状开口121上仅形成三个光刻胶图案141和三个柱状结构131,但是最终却能够在一个条状开口121上形成了五个开口(分别为三个开口122和两个开口123)。
请参考图9至图13,以侧墙150和硬掩膜层120为掩模,在介质层100中蚀刻通孔101。本实施例在一个条状开口121上形成了上述的三个开口122和两个开口123之后,以侧墙150和硬掩膜层120为掩模,通过蚀刻上述开口122和开口123下方的介质层100,形成位于介质层100上的通孔101。需要说明的是,在图9所显示的结构中,中央部分为互连结构区域,而周边为非互连结构区域,本实施例是在互连结构区域中制作相应的通孔或者沟槽,因而,在以侧墙150为掩膜进行蚀刻之前,可以通过设置掩膜层(未图示)遮蔽周边的非互连结构区域,然后再进行蚀刻,之后去除掩膜层。
请参考图10,图10为图9所示结构沿B-B线切开得到的截面示意图,从图10中可以更加清楚地看到同一条状开口121上分布的三个开口122和两个开口123,各个开口之间仅隔着侧墙150,开口之间的距离小,因此它们的密集密度高。
请参考图11,图11为图9所示结构沿C-C线切开得到的截面示意图,从图11中可以看到在同一条状开口121上相邻侧墙150之间增加形成的开口123,由于增加形成开口123,使开口的密度增大,空间利用率提高,能够在小面积范围内制作出数量较多的开口,后续这些开口用于形成通孔或者沟槽,因而能够在小面积范围内制作出数量较多的通孔或者沟槽。
请参考图12,图12为图9所示结构沿D-D线切开得到的截面示意图,从图12中可以看到,原来被柱状结构131占据的位置在柱状结构131被去除之后形成了开口122,开口122用于后续进一步形成通孔或者沟槽。
在以侧墙150和硬掩膜层120为掩膜蚀刻通孔101的过程中,侧墙150被同时蚀刻去除。当硬掩膜层120为金属硬掩膜层时,在介质层100与硬掩膜层120之间还包括刻蚀停止层110,因此,所述过程中也一并蚀刻刻蚀停止层110。
本实施例在介质层100中形成的通孔101的密集程度高,这是因为,除了在原先柱状结构131占据的条状开口121(参考图9)的位置(即图9中开口122位置)形成了通孔外,在原先同一条状开口121上相邻两个侧墙150之间位置也形成了通孔101。图13中在形成了三列通孔101(列所在方向指图9所示B-B方向或者与B-B方向平行的方向),每列包括有五个通孔101,这五个通孔101中,在图13中每列从上往下数的第二个和第四个通孔101是由原来图9中对应开口122蚀刻而增加形成的,这样,从原来一列仅能形成三个通孔101变成形成五个通孔101,提高了通孔101的密度。
通过上述所述步骤,本实施例在同一条状开口121上形成相邻间距小于传统光刻工艺极限值的通孔101阵列,所形成的通孔101阵列排列规整,密集程度高。
需要说明的是,本实施例在介质层100中形成的是通孔101,在本发明的其它实施例中,也可以是在介质层100中形成沟槽。
在完成上述步骤之后,本实施例还可以继续在通孔101中形成金属层(未图示),并通过平坦化工艺去除金属层高于介质层100的上表面的部分、硬掩膜层120和刻蚀停止层110,使金属层的上表面与介质层100的上表面齐平。
本实施例通过上述步骤过程,在三个条状开口121中分别先形成三个柱状结构131,然后在这九个柱状结构131所在位置形成九个开口123,如果按现有工艺,仅能够根据这九个开口123对应形成九个通孔或者沟槽。但是本实施例通过在柱状结构131侧面的形成侧墙150,通过控制侧墙150的厚度,在同一条状开口121上相邻两个侧墙150之间增加形成了一个开口122,从而使得一个条状开口121一共形成五个开口(分别为三个开口122和两个开口123),三个条状开口121中一共形成了十五个开口,最终形成了十五个通孔101,使得条状开口121上形成的通孔101的密度提高了(15-9)/9=66.7%。
在本发明的其它实施例中,假设有N条条状开口121,在每个条状开口121上对应形成M个柱状结构131,这样,如果仅在这M×N个柱状结构131所在位置形成开口,则仅能够形成M×N个开口,最终仅能形成M×N通孔或者沟槽,但是通过本发明所提供的半导体器件的形成方法,能够在同一条状开口121中相邻两个柱状结构131之间增加形成一个开口,这样,一共就能够形成(2M-1)×N个开口,最终可以形成(2M-1)×N个通孔或者沟槽,即可以增加形成(M-1)×N个开口,因此所形成的通孔或者沟槽的密度提高了(M-1)/M%。当M为100时,所形成的通孔或者沟槽的密度提高了99%,并且M越大,密度提高越多。
本发明实施例二提供另外一种半导体器件的形成方法,下面将结合图14至图23对本实施例提供的半导体器件的形成方法加以说明。
在本实施例中,为了方便说明,定义一个三维坐标轴,所述三维坐标轴包括X、Y和Z三个轴向,并且它们相互垂直,从图14至图23的各个示意图所在轴向可以参考图中左下角处的坐标箭头,例如图14为X-Z截面示意图,而图15为X-Y截面示意图。
请参考图14,提供衬底200。
衬底200的材料可以是单晶或者非晶结构的硅或者硅锗,也可以是绝缘体上硅(SOI)或者绝缘体上锗(GOI),并可以包括其它的材料,例如掺杂砷化镓等化合物,本实施例对衬底200不做限制。
请结合参考图14和图15,在衬底200上形成第一条状结构211。
本实施例中,第一条状结构211的材料可以是光刻胶材料、底部抗反射层材料(例如无定形碳)、含硅底部抗反射层材料和氮化硅材料的一种或者多种的任意组合。第一条状结构211的形成过程可采用本领域技术人员熟知的技术,在此不再赘述。
图15是图14所示结构的俯视示意图,本实施例中,设置有三条相互平行的第一条状结构211,如图15所示。在本发明的其它实施例中,第一条状结构211条数也可以是一条、两条或者四条以上,本发明并不限定第一条状结构211的条数。本实施例中,第一条状结构211的宽度可以为2nm~200nm,这种宽度范围的第一条状结构211后续能够形成所需的立柱阵列。
请结合参考图16,在图14和图15所示的第一条状结构211侧面形成位于衬底200上的第一侧墙221。
本实施例可以采用原子层沉积法(ALD)形成第一侧墙221,具体的,采用原子层沉积法在第一条状结构211的上表面、侧面以及衬底200的上表面沉积第一侧墙材料层(未图示),然后通过现有侧墙形成工艺形成第一侧墙221。第一侧墙221的材料为氮化铜,本实施例中,第一侧墙221的宽度可以为2nm~200nm。本实施例采用氮化铜制作第一侧墙221,在最终形成立柱之后,还包括在氢气气氛中对多个立柱进行退火处理,使氮化铜被还原成铜,形成铜立柱。
请继续参考图17,去除图16中的第一条状结构211。
本实施例在形成第一侧墙221之后,去除第一条状结构211,保留第一侧墙221,如图17所示。针对不同材料的第一条状结构211,可以用不同方法去除,例如当第一条状结构211由光刻胶或者有机底部抗反射层形成时,可以采用灰化工艺去除所述第一条状结构211,而当第一条状结构211由氮化硅制作而成时,可以采用磷酸溶液去除。
请结合参考图18和图19,形成牺牲层230覆盖第一侧墙221和衬底200。
本实施例中,在去除第一条状结构211之后,形成牺牲层230覆盖第一侧墙221,牺牲层230的形成能够在第一侧墙221上方形成平整的层结构,以便后续继续形成其它各层。在图18所示的X-Z截面中可以看到,所述牺牲层230填充在第一侧墙221之间,并且高出第一侧墙221一段高度,在图19所示的Y-Z截面中,同样可以看到所述牺牲层230在第一侧墙221上方形成平整的层结构。
请结合参考图18和图19,在牺牲层230上形成第二条状结构241,其中第二条状结构241的长度方向与第一侧墙221的长度方向呈90°的夹角。
需要说明的是,在本发明的其它实施例中,第二条状结构241的长度方向与第一侧墙221的长度方向也可以呈大于等于45°且小于90°的其它任何夹角,例如45°、60°或者75°等。当第二条状结构241的长度方向与第一侧墙221的长度方向呈大于等于45°且小于90°的夹角范围时,第一侧墙221被后续第二侧墙251(请参考本实施例后续步骤)重叠的部分中,所述重叠部分的横截面会呈面积与周长的比值比较大的形状。例如本实施例中,重叠的部分的横截面会呈矩形。通常希望所制作的立柱222的横截面同样具有较大的面积周长比,因而在上述夹角范围为形成所需形状的立柱222提供了保证。
本实施例中,结合图18和图19可知,第二条状结构241有三条,为长条状,分布在牺牲层230上方。在本发明的其它实施例中,第二条状结构241条数也可以是一条、两条或者四条以上,本发明并不限定第二条状结构241的条数。同时,第二条状结构241的宽度可以为2nm~200nm,这种宽度范围的第二条状结构241与上述第一条状结构211的宽度范围相匹配,并且可进一步设置第一条状结构211的宽度与第二条状结构241的宽度相等,从而使得后续形成的立柱222(参考本说明书后续步骤)横截面为正方形。
请结合参考图20至图22,在图18和图19所示的第二条状结构241侧面形成位于牺牲层230上的第二侧墙251。
本实施例在牺牲层230上方形成第二侧墙材料层(未图示),第二侧墙材料层形成在第二条状结构241的顶部、侧面以及牺牲层230的上表面。本实施例可以采用原子层沉积法(ALD)形成所述第二侧墙材料层,其材料可以是氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅和氮化钛中的至少一种或者多种的任意组合,但需要保证第二侧墙材料层的材料与牺牲层230和第一侧墙221的材料均不同,并且,最好选用与牺牲层230和第一侧墙221的材料相比具有较高刻蚀选择比的材料。
在形成第二侧墙材料层之后,继续进行侧墙蚀刻工艺使第二侧墙材料层形成第二侧墙251,如图22所示。本实施例中第二侧墙251的厚度同样可以为2nm~200nm。
请参考图22,第二侧墙251位于牺牲层230的上表面,并且,根据上述描述可知,第一侧墙221的长度方向与第二侧墙251的长度方向相互垂直,虽然第一侧墙221和第二侧墙251之间隔着牺牲层230,但是两个侧墙之间存在对应位置(即上下间重叠的位置),第一侧墙221的对应位置在牺牲层230上的投影与第二侧墙251的对应位置在牺牲层230上的投影重合。
请结合参考图22和图23,以第二侧墙251为掩模,蚀刻牺牲层230和第一侧墙221,并去除牺牲层230,形成矩阵排列的多个立柱222。
本实施例中,可以采用卤族元素的等离子体来蚀刻所述牺牲层230和所述第二侧墙251。在蚀刻时,第一侧墙221只有上述对应位置处的部分被保留下来,蚀刻完成后,第一侧墙221被蚀刻成立柱222。所形成的立柱222为氮化铜材料的立柱222。接着,可以在氢气气氛中对立柱222进行退火处理,使氮化铜被还原成铜,形成铜的立柱222,具体的,可以在100℃~400℃的温度条件下,进行退火,形成铜立柱222。
本实施例采用氮化铜制作所述第一侧墙221,氮化铜是一种金属化合物,它可以运用原子层沉积方法来形成,因此可以用来形成厚度较小的第一侧墙221,从而保证后续形成密集排列的立柱222,并且,氮化铜容易被还原成铜,后续容易将立柱222还原成金属插塞,因而特别适合用于本发明的技术方案。
经过上述步骤,本实施例形成了立柱222的密集阵列,所述立柱222是在第一侧墙221上,并且立柱222是在上述第一侧墙221的对应位置处形成的,而该对应位置是第一侧墙221与第二侧墙251的垂直重叠部分确定的,由于第一侧墙221和第二侧墙251各自相互之间的距离都可以小于光刻工艺的极限值,因此本实施例所形成的立柱222的阵列中,相邻立柱222之间的距离可以小于传统光刻工艺极限值,形成的立柱222阵列排列规整,密集程度高。
图中虽然未显示,但是在完成上述步骤之后,本实施例还可以继续在形成的立柱222(此时立柱222可以是被还原后的铜立柱)之间形成低k或者超低k介质材料。在此之前,先要去除上述过程中残留的牺牲层230,可以采用氧基(O-)的等离子体将残留的牺牲层230和第二侧墙251去除,然后可以采取物理气相沉积法(PVD)、化学气相沉积法(CVD)或者原子层沉积法(ALD)在立柱222之间的衬底200上形成低k或者超低k介质材料。形成低k或者超低k介质材料之后,立柱222即转化为金属插塞。
本发明所提供的两种半导体器件的形成方法分别采用条状开口和条状结构的设置,同时配合采用侧墙形成工艺以及将侧墙作为掩膜进行蚀刻的方法,形成了矩阵排布的通孔、沟槽或者金属插塞,所形成的通孔、沟槽或者金属插塞排列规整,密集程度高。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (5)
1.一种半导体器件的形成方法,其特征在于,包括:
提供衬底;
在所述衬底上形成一个或多个第一条状结构;
在每一所述第一条状结构的侧面形成位于所述衬底上的第一侧墙;
去除全部所述第一条状结构;
形成覆盖所述第一侧墙和所述衬底的牺牲层;
在所述牺牲层上形成一个或多个第二条状结构,每一所述第二条状结构的长度方向与所述第一侧墙的长度方向呈大于或等于45°且小于或等于90°的夹角;
在每一所述第二条状结构的侧面形成位于所述牺牲层上的第二侧墙;
以所述第二侧墙为掩模,蚀刻所述牺牲层和所述第一侧墙,并去除所述牺牲层,形成立柱。
2.如权利要求1所述的形成方法,其特征在于,每一所述第一条状结构和每一第二条状结构的材料均包括光刻胶材料、含硅底部抗反射层材料、无定形碳材料和氮化硅材料的一种或者多种的任意组合。
3.如权利要求2所述的形成方法,其特征在于,所述第一侧墙的制作材料包括氮化铜,在形成所述立柱之后,还包括在氢气气氛中对所述立柱进行退火处理,使所述氮化铜被还原成铜。
4.如权利要求1所述的形成方法,其特征在于,还包括:在所述立柱之间的衬底上形成超低k介质材料。
5.如权利要求1所述的形成方法,其特征在于,所述第二侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、氮化钛和氮化铜中的一种或者多种的任意组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610536743.XA CN106206288B (zh) | 2013-04-28 | 2013-04-28 | 半导体器件的形成方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310157855.0A CN104124149B (zh) | 2013-04-28 | 2013-04-28 | 半导体器件的形成方法 |
CN201610536743.XA CN106206288B (zh) | 2013-04-28 | 2013-04-28 | 半导体器件的形成方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310157855.0A Division CN104124149B (zh) | 2013-04-28 | 2013-04-28 | 半导体器件的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106206288A CN106206288A (zh) | 2016-12-07 |
CN106206288B true CN106206288B (zh) | 2019-01-22 |
Family
ID=51769519
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610536743.XA Active CN106206288B (zh) | 2013-04-28 | 2013-04-28 | 半导体器件的形成方法 |
CN201310157855.0A Active CN104124149B (zh) | 2013-04-28 | 2013-04-28 | 半导体器件的形成方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310157855.0A Active CN104124149B (zh) | 2013-04-28 | 2013-04-28 | 半导体器件的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN106206288B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110233097B (zh) * | 2018-03-06 | 2021-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN110364478B (zh) * | 2018-03-26 | 2022-01-28 | 中芯国际集成电路制造(上海)有限公司 | 金属连接结构的形成方法 |
CN110349909B (zh) * | 2018-04-03 | 2021-07-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
US10529570B1 (en) * | 2018-11-20 | 2020-01-07 | Nanya Technology Corporation | Method for preparing a semiconductor structure |
CN112382607B (zh) * | 2020-10-28 | 2023-08-11 | 上海华力集成电路制造有限公司 | 铜制程金属沟槽的制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6107159A (en) * | 1999-01-16 | 2000-08-22 | United Semiconductor Corp. | Method for fabricating a shallow trench isolation structure |
CN101399226A (zh) * | 2007-09-28 | 2009-04-01 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
CN101963755A (zh) * | 2009-06-26 | 2011-02-02 | 罗门哈斯电子材料有限公司 | 自对准间隔物多重图形化方法 |
CN102446703A (zh) * | 2010-10-14 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化方法 |
CN102522370A (zh) * | 2011-12-22 | 2012-06-27 | 上海宏力半导体制造有限公司 | 接触孔的形成方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100499037C (zh) * | 2006-09-04 | 2009-06-10 | 中芯国际集成电路制造(上海)有限公司 | 通孔刻蚀方法 |
US7863655B2 (en) * | 2006-10-24 | 2011-01-04 | Macronix International Co., Ltd. | Phase change memory cells with dual access devices |
CN101295643B (zh) * | 2007-04-24 | 2010-05-19 | 中芯国际集成电路制造(上海)有限公司 | 通孔刻蚀方法及通孔掩膜 |
CN101847655B (zh) * | 2010-04-22 | 2014-10-22 | 上海华虹宏力半导体制造有限公司 | 一种可提高沟槽栅mos器件性能的沟槽栅及其制造方法 |
-
2013
- 2013-04-28 CN CN201610536743.XA patent/CN106206288B/zh active Active
- 2013-04-28 CN CN201310157855.0A patent/CN104124149B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6107159A (en) * | 1999-01-16 | 2000-08-22 | United Semiconductor Corp. | Method for fabricating a shallow trench isolation structure |
CN101399226A (zh) * | 2007-09-28 | 2009-04-01 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
CN101963755A (zh) * | 2009-06-26 | 2011-02-02 | 罗门哈斯电子材料有限公司 | 自对准间隔物多重图形化方法 |
CN102446703A (zh) * | 2010-10-14 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化方法 |
CN102522370A (zh) * | 2011-12-22 | 2012-06-27 | 上海宏力半导体制造有限公司 | 接触孔的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104124149B (zh) | 2016-10-05 |
CN106206288A (zh) | 2016-12-07 |
CN104124149A (zh) | 2014-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106206288B (zh) | 半导体器件的形成方法 | |
TWI302635B (en) | Partially formed integrated circuit and method of integrated circuit fabrication and forming an integrated circuit | |
TWI387001B (zh) | 在間距重覆程序期間隔離陣列圖案之方法與具有隔離陣列圖案之半導體裝置結構 | |
CN110364529A (zh) | 包括超低k间隔件的半导体器件及其制造方法 | |
CN108122768A (zh) | 半导体装置的形成方法 | |
US8120103B2 (en) | Semiconductor device with vertical gate and method for fabricating the same | |
WO2008061031A1 (en) | Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures | |
CN103187258B (zh) | 浮栅制造过程中氮化硅层的去除方法 | |
CN103177950A (zh) | 制造鳍器件的结构和方法 | |
US9698015B2 (en) | Method for patterning a semiconductor substrate | |
WO2011002590A1 (en) | Method of forming contact hole arrays using a hybrid spacer technique | |
CN109545684A (zh) | 半导体结构及其形成方法 | |
US8530352B2 (en) | Methods of patterning a material | |
CN106952865B (zh) | 半导体结构及其形成方法 | |
CN111668093B (zh) | 半导体器件及其形成方法 | |
US8114778B2 (en) | Method of forming minute patterns in semiconductor device using double patterning | |
CN109559978A (zh) | 半导体结构及其形成方法 | |
CN105633070B (zh) | 一种半导体器件及其制作方法 | |
TWI360220B (en) | Semiconductor device with increased channel area a | |
CN109979814A (zh) | 用于限定从基底突出的鳍的长度的方法 | |
CN109698119A (zh) | 一种半导体器件的制造方法和半导体器件 | |
CN111986989B (zh) | 半导体结构及其形成方法 | |
CN109087865A (zh) | 一种半导体器件的制造方法 | |
CN104752358B (zh) | 闪存器件及其形成方法 | |
CN113921384A (zh) | 自对准双重图形的形成方法及半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |