CN113921384A - 自对准双重图形的形成方法及半导体结构 - Google Patents

自对准双重图形的形成方法及半导体结构 Download PDF

Info

Publication number
CN113921384A
CN113921384A CN202010663754.0A CN202010663754A CN113921384A CN 113921384 A CN113921384 A CN 113921384A CN 202010663754 A CN202010663754 A CN 202010663754A CN 113921384 A CN113921384 A CN 113921384A
Authority
CN
China
Prior art keywords
mask layer
layer
mask
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010663754.0A
Other languages
English (en)
Inventor
刘忠明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010663754.0A priority Critical patent/CN113921384A/zh
Priority to PCT/CN2021/076797 priority patent/WO2022007405A1/zh
Priority to EP21838689.4A priority patent/EP4181172A4/en
Priority to US17/476,738 priority patent/US20220013360A1/en
Publication of CN113921384A publication Critical patent/CN113921384A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种自对准双重图形的形成方法及半导体结构，能够解决使用自对准双重成像来制备半导体时半导体结构的形貌不对称的问题，提高使用所述半导体结构的良率。所述自对准双重图形的形成方法，包括以下步骤：提供衬底；在所述衬底上表面依次形成第一掩膜层、第二掩膜层和第三掩膜层，并从所述第三掩膜层上表面沿垂直所述衬底上表面的方向向下刻蚀，直至形成暴露所述第一掩膜层上表面的第一沟槽；去除所述第三掩膜层及部分去除所述第一掩膜层，使加深所述第一沟槽的深度；在所述第一沟槽内壁形成间隔层，并在所述第一沟槽内填充第四掩膜层；部分去除所述间隔层，形成暴露所述衬底的第二沟槽。

Description

自对准双重图形的形成方法及半导体结构
技术领域
本发明涉及半导体制备领域，尤其涉及自对准双重图形的形成方法及半导 体结构。
背景技术
随着半导体技术的发展，半导体结构的尺寸逐渐缩小，通过普通的光刻方 法很有可能难以定义图形，因此，自对准双重成像(Self-aligned Double Patterning，SADP)技术开始发展。在这种工艺中，首先形成芯轴，再形成侧 墙结构，在将芯轴结构移除掉之后，以剩余的侧墙结构来定义后续图形的关键 尺寸，这种技术有利于在目标半导体结构表面形成小尺寸的图形。
然而，在使用所述自对准双重成像技术制造半导体结构时，经常会出现半 导体结构形貌不对称的问题，这严重影响了使用所述自对准双重成像技术制造 半导体结构的良率。
发明内容
本发明提出了一种自对准双重图形的形成方法及半导体结构，能够解决使 用自对准双重成像来制备半导体时半导体结构的形貌不对称的问题，提高使用 所述半导体结构的良率。
为了解决上述问题，以下提供了一种自对准双重图形的形成方法，包括以 下步骤：提供衬底；在所述衬底上表面依次形成第一掩膜层、第二掩膜层和第 三掩膜层，并从所述第三掩膜层上表面沿垂直所述衬底上表面的方向向下刻 蚀，直至形成暴露所述第一掩膜层上表面的第一沟槽；去除所述第三掩膜层及 部分去除所述第一掩膜层，使加深所述第一沟槽的深度；在所述第一沟槽内壁 形成间隔层，并在所述第一沟槽内填充第四掩膜层；部分去除所述间隔层，形 成暴露所述衬底的第二沟槽。
可选的，形成多个暴露所述第一掩膜层上表面第一沟槽，且相邻两第一沟 槽之间的距离相等。
可选的，形成多个暴露所述衬底的第二沟槽，且相邻两第二沟槽之间的距 离相等。
可选的，在所述第一沟槽内壁形成间隔层，并在所述第一沟槽内填充第四 掩膜层时，包括：形成覆盖所述第一掩膜层和第二掩膜层表面的间隔层；在所 述第一沟槽内填充第四掩膜层；去除位于所述第二掩膜层上表面高度以上的间 隔层和第四掩膜层，以使所述间隔层的顶表面、所述第二掩膜层的上表面以及 所述第四掩膜层的上表面齐平。
可选的，形成覆盖所述第一掩膜层和第二掩膜层表面的间隔层时，包括： 控制位于所述第一沟槽底部的所述间隔层的上表面与所述第二掩膜层的底面 齐平。
可选的，在所述第一沟槽内填充第四掩膜层时，包括：控制所述第四掩膜 层的上表面与所述间隔层的上表面齐平，或高于所述间隔层的上表面。
可选的，部分去除所述间隔层和所述第一掩膜层，形成暴露所述衬底的第 二沟槽，以在所述衬底表面形成第一掩膜结构和第二掩膜结构，且所述第一掩 膜结构包括所述第一掩膜层和第二掩膜层，所述第二掩膜结构包括第一掩膜 层、间隔层和第四掩膜层，且所述第一掩膜结构和第二掩膜结构交替设置。
可选的，所述去除位于所述第二掩膜层上表面高度以上的间隔层和第四掩 膜层，包括：采取化学机械研磨工艺，去除位于所述第二掩膜层上表面高度以 上的间隔层和第四掩膜层。
可选的，采用原子层沉积、化学气相沉积或物理气相沉积的方法中的至少 一种形成所述间隔层。
可选的，部分去除所述第一掩膜层包括：部分去除所述第一掩膜层，以使 得所述第一沟槽被加深2nm至10nm。
可选的，所述去除所述第三掩膜层及部分去除所述第一掩膜层，包括：同 时通入蚀刻气体和保护气体，以去除所述第三掩膜层及部分去除所述第一掩膜 层，所述蚀刻气体和保护气体的浓度比例为20:1至10:1。
可选的，所述去除所述第三掩膜层及部分去除所述第一掩膜层，包括：交 替通入蚀刻气体和保护气体，以去除所述第三掩膜层及部分去除所述第一掩膜 层，所述蚀刻气体和保护气体的通入时长比例为20:1至10:1。
可选的，在形成暴露所述衬底的第二沟槽之后，包括：以所述第一掩膜结 构和第二掩膜结构为掩膜，去除部分所述衬底，以形成隔离沟槽。
为了解决上述问题，以下还提供了一种半导体结构，包括：衬底；形成于 所述衬底上的第一掩膜层，所述第一掩膜层具有交替设置的凹部和凸部；形成 于所述第一掩膜层的凸部上的第二掩膜层；覆盖所述第一掩膜层和第二掩膜层 表面的间隔层，位于所述第一掩膜层的凹部的所述间隔层的上表面与所述第一 掩膜层的凸部的顶面齐平。
为了解决上述问题，以下还提供了一种半导体结构，用于进行自对准双重 成像刻蚀，包括：衬底；形成于所述衬底上表面，并交替设置的第一掩膜结构 和第二掩膜结构；所述第一掩膜结构包括依次设置于所述衬底上表面的第一掩 膜层和第二掩膜层，所述第二掩膜结构包括依次设置于所述衬底上表面的第一 掩膜层、间隔层和第四掩膜层，相邻的所述第一掩膜结构和所述第二掩膜结构 之间形成第二沟槽。
可选的，所述第二掩膜结构中间隔层的顶面与第一掩膜结构中第一掩膜层 的顶面齐平。
本发明的自对准双重图形的形成方法及半导体结构的掩膜堆叠结构在同 一高度上最多具有两种材料，保证了在所述衬底上表面的外露区域形成隔离沟 槽时，刻蚀的均匀性较好，所述隔离沟槽的形貌规则，有助于解决自对准双重 图形形貌不对称的问题，提高使用所述自对准双重图形技术制造半导体结构的 良率。
附图说明
图1为本发明的一种具体实施方式中的自对准双重图形的形成方法的步骤 流程示意图。
图2A至图2I为本发明的一种具体实施方式中的自对准双重图形的形成方 法的各步骤对应的结构示意图。
具体实施方式
研究发现，现有技术中采用自对准双重图形技术进行半导体结构制备时， 半导体结构形貌不对称的现象发生的原因在于，采用自对准双重图形技术制备 的用作掩膜的自对准双重图形的芯轴形貌不对称。而该芯轴形貌不对称的原因 在于，现有技术中采用自对准双重图形方法制备的自对准双重图形的芯轴在水 平方向上具有两种以上的材料。这样，在制备所述芯轴的过程中，由于蚀刻气 体或刻蚀液体对芯轴的侧壁表面把不同材料具有不同的刻蚀选择比，会导致芯 轴的形貌不佳，造成所述芯轴的侧壁表面凹凸不平，这将会直接影响采用对自 准双重图形作为掩膜制备的半导体结构的形貌，将直接导致半导体结构的良率 下降。
以下结合图示对自对准双重图形的形成方法及半导体结构进行了进一步 的解释和阐述。
请看图1、图2A至图2I，其中图1为本发明的一种具体实施方式中的自 对准双重图形的形成方法的步骤流程示意图，图2A至图2I为本发明的一种具 体实施方式中的自对准双重图形的形成方法的各步骤对应的结构示意图。
在图1、图2A至图2I所示的具体实施方式中，提出了一种自对准双重图 形的形成方法，包括以下步骤：S11提供衬底200；S12在所述衬底200上表 面依次形成第一掩膜层201、第二掩膜层202和第三掩膜层204，此处可参阅 图2A，并从所述第三掩膜层204上表面沿垂直所述衬底200上表面的方向向 下刻蚀，直至形成暴露所述第一掩膜层201上表面的第一沟槽206，此处可参 阅图2C；S13去除所述第三掩膜层204及部分去除所述第一掩膜层201，使加 深所述第一沟槽206的深度，此处可参阅图2D；S14在所述第一沟槽206内 壁形成间隔层207，并在所述第一沟槽206内填充第四掩膜层208，此处可参 阅图2G；S15部分去除所述间隔层207，形成暴露所述衬底200的第二沟槽 213，此处请参阅图2H。
在该具体实施方式中，形成所述第二沟槽213后，所述衬底200上表面剩 余的结构即构成使用所述自对准双重图形的方法形成的芯轴，所述芯轴起到掩 膜作用，便于在所述衬底200上形成小尺寸的隔离沟道等，此处可参见图2I。
在该具体实施方式中，所述自对准双重图形的形成方法形成的自对准双重 图形的芯轴在同一高度上最多具有两种材料，这保证了芯轴的形态规则度，能 够保证在使用所述自对准双重图形作为掩膜时，在所述衬底200上表面形成的 隔离沟槽212的尺寸均匀度，提高半导体结构的良率。
在一种具体实施方式中，所述第一掩膜层201包括氮氧化硅层，第二掩膜 层202包括硬掩膜组合物层，所述第三掩膜层204包括氢氧化硅层。实际上， 也可以根据需要设置所述第一掩膜层201、第二掩膜层202和第三掩膜层204 的具体材料。
在一种具体实施方式中，形成多个暴露所述第一掩膜层201上表面的第一 沟槽206，且相邻两第一沟槽206之间的距离相等，此处可参阅图2C。所述自 对准双重图形是用于在所述衬底200表面形成隔离沟槽212(此处请参阅图2I) 的，所述第一沟槽206的数目与所述隔离沟槽212的数目相关的。在这里，需 要在所述衬底200上形成2N个隔离沟槽212，N为大于0的整数，则所述第 一沟槽206的数目为N。
在一种具体实施方式中，在形成多个暴露所述第一掩膜层201上表面的第 一沟槽206时，包括以下步骤：在所述第三掩膜层204上表面形成图形化的光 阻层205，请参阅图2B；沿所述第三掩膜层204上表面向下对所述第三掩膜层 204以及第二掩膜层202进行定向刻蚀，直至暴露所述第一掩膜层201的上表 面，之后可去除光阻层205，此处可参阅图2C。
在该具体实施方式中，所述第一沟槽206在后续的处理过程中被加深，使 得所述第一沟槽206的底面低于所述第一掩膜层201的原始上表面2nm至 10nm。这是由于，在形成所述自对准双重图形时，还需要在所述第一沟槽206 内沉积间隔层207。所述间隔层207不仅会形成在所述第一沟槽206的侧壁， 也会形成在所述第一沟槽206的底面。在所述第一沟槽206底面的间隔层207 顶表面过高，高于所述第一掩膜层201的顶表面时，会造成所述自对准双重图 形在同一高度上的材料种类过多，至少有三种，容易对最终形成的隔离沟槽212 的尺寸均匀度造成影响。
在一种具体实施方式中，在所述第一沟槽206内壁形成间隔层207，并在 所述第一沟槽206内填充第四掩膜层208时，包括：形成覆盖所述第一掩膜层 201和第二掩膜层202表面的间隔层207，此处可参阅图2E；在所述第一沟槽 206内填充第四掩膜层208，此处可参阅图2F；去除位于所述第二掩膜层202 上表面高度以上的间隔层207，及去除位于所述第二掩膜层202上表面高度以 上的第四掩膜层208，以使所述间隔层207的顶表面、所述第二掩膜层202的 上表面以及所述第四掩膜层208的上表面齐平，此处请参阅图2G。
需要注意，在形成图2E所示的结构之前，已经对位于所述第二掩膜层202 上表面的第三掩膜层204进行了去除，也对所述第一掩膜层201暴露于所述第 一沟槽206的上表面进行了部分去除，此处可参阅图2D。这时，形成在所述 第一沟槽206内的间隔层207，其位于所述第一沟槽206内的部分，上表面与 所述第一掩膜层201的上表面齐平。
在一种具体实施方式中，形成覆盖所述第一掩膜层201和第二掩膜层202 表面的间隔层207时，包括：控制位于所述第一沟槽206底部的所述间隔层207 的上表面与所述第二掩膜层202的底面齐平。这样，能够保证最终形成的自对 准双重图形在同一高度上最多具有两种材料，从而保证自对准双重图形的形态 规则度，并保证使用所述自对准双重图形形成的隔离沟槽212等具有较好的尺 寸均匀度。
需要注意的是，由于需要在部分去除所述间隔层207时，需要保留所述第 四掩膜层208和第二掩膜层202，因此所述间隔层207的选材需要与所述第四 掩膜层208和第二掩膜层202区别开来，以所述间隔层207较所述第四掩膜层 208和第二掩膜层202具有更高的刻蚀选择比为佳。并且，在部分去除所述间 隔层207时，使用的刻蚀方法应当是定向刻蚀，刻蚀方向沿垂直所述衬底200 上表面的方向向下。
在一种具体实施方式中，所述间隔层207包括氧化硅层，所述第四掩膜层 208包括硬掩膜组合物层，与所述第二掩膜层202的材料一样。实际上，也能 根据具体的需求来设置所述间隔层207和所述第四掩膜层208、第二掩膜层202 的具体材料。
在一种具体实施方式中，在所述第一沟槽206内填充第四掩膜层208时， 包括：控制所述第四掩膜层208的上表面与所述间隔层207的上表面齐平，此 处可参阅图2F，或高于所述间隔层207的上表面。在所述第四掩膜层208的 上表面高于所述间隔层207的上表面时，需要对所述第四掩膜层208的上表面 进行研磨，使得所述第四掩膜层208的上表面与所述间隔层207的上表面齐平， 或者在一次研磨过程中，同时去除高于所述第二掩膜层202上表面的间隔层 207和第四掩膜层208。
在一种具体实施方式中，采取化学机械研磨工艺，去除位于所述第二掩膜 层202上表面高度以上的间隔层207和第四掩膜层208，此处可参阅图2G。
在一种其他的具体实施方式中，首先研磨所述间隔层207的上表面，使得 所述间隔层207的上表面与所述第二掩膜层202的上表面齐平，之后再填充所 述第四掩膜层208，并对填充后的第四掩膜层208进行化学机械研磨，使得所 述第四掩膜层208的顶面高度也与所述第二掩膜层202的顶面齐平，此处可参 阅图2G。
在一种具体实施方式中，通过干法或湿法刻蚀中的至少一种来实现对所述 第一掩膜层201的部分去除。在一种具体实施方式中，所述干法或湿法刻蚀为 定向刻蚀。
在一种具体实施方式中，部分去除所述间隔层207和所述第一掩膜层201， 形成暴露所述衬底200的第二沟槽213，以在所述衬底200表面形成第一掩膜 结构210和第二掩膜结构211，且所述第一掩膜结构210包括所述第一掩膜层 201和第二掩膜层202，所述第二掩膜结构211包括第一掩膜层201、间隔层 207和第四掩膜层208，且所述第一掩膜结构210和第二掩膜结构211交替设 置。
具体的，采用定向刻蚀的方法去除位于所述第一沟槽206两侧壁表面生长 的间隔层207，并在刻蚀到所述第一掩膜层201上表面时，继续定向刻蚀所述 第一掩膜层201，直至暴露所述衬底200层的上表面。
这时，可以看出，如图2H所示的最终形成的自对准双重图形中的芯轴(包 括所述第一掩膜结构210，以及第二掩膜结构211)在位于任一高度所在的水 平面上最多只具有两种材料，这保证了自对准双重图形的芯轴的形态规则度， 能够保证在使用所述自对准双重图形在所述衬底200上表面制备隔离沟槽212 等小尺寸的结构时这些小尺寸结构的尺寸均匀度，提高使用自对准双重图形技 术制造的半导体结构的良率。
在一种具体实施方式中，采用原子层沉积、化学气相沉积或物理气相沉积 的方法中的至少一种形成所述间隔层207。
在一种具体实施方式中，所述去除所述第三掩膜层204及部分去除所述第 一掩膜层201，包括：同时通入蚀刻气体和保护气体，以去除所述第三掩膜层 204及部分去除所述第一掩膜层201，所述蚀刻气体和保护气体的浓度比例为 20:1至10:1。
在一种其他的具体实施方式中，所述去除所述第三掩膜层204及部分去除 所述第一掩膜层201，包括：交替通入蚀刻气体和保护气体，以去除所述第三 掩膜层204及部分去除所述第一掩膜层201，所述蚀刻气体和保护气体的通入 时长比例为20:1至10:1。
在一种具体实施方式中，可根据需要选择同时通入所述蚀刻气体以及保护 气体，以及交替通入所述蚀刻气体和所述保护气体。实际上，也可以根据对关 键尺寸的需求的不同，先通入保护气体再通入蚀刻气体，之后依次交替进行。
在该具体实施方式中，通入所述保护气体能够在去除所述第一掩膜层201 以及第三掩膜层204时保护所述第二掩膜层202，从而保护所述第二掩膜层202 的形态。
在一种具体实施方式中，所述第一掩膜层201和第三掩膜层204为氮氧化 硅层，所述蚀刻气体包括CF4,CHF3,CH2F2,CH3F等，这些气体可以有效去除氮 氧化硅。所述第二掩膜层为由SOC构成的硬掩膜组合物层，所述保护气体包 括C2H6等化学气相沉积气体等，可以有效保护由所述第二掩膜层202构成的 硬掩膜组合物侧壁。
在一种具体实施方式中，在形成暴露所述衬底200的第二沟槽213之后， 包括：以第一掩膜结构210和第二掩膜结构211为掩膜，去除部分所述衬底200， 以形成隔离沟槽212。此处请参阅图2I。在一些具体实施方式中，在形成图2I 所示的结构之后，还包括去除所述第一掩膜结构210和第二掩膜结构211的步 骤。
请参阅图2E，以下还提供了一种半导体结构，包括：衬底200；形成于所 述衬底200上的第一掩膜层201，所述第一掩膜层201具有交替设置的凹部和 凸部；形成于所述第一掩膜层201的凸部上的第二掩膜层202；覆盖所述第一 掩膜层201和第二掩膜层202表面的间隔层207，位于所述第一掩膜层201的 凹部的所述间隔层207的上表面与所述第一掩膜层201的凸部的顶面齐平。
使用该种半导体结构，便于形成在同一高度上最多具有两种材料的第一掩 膜结构210和第二掩膜结构211，从而便于在所述衬底200上形成的小尺寸结 构，例如隔离沟道等。
请参阅图2H，以下还提供了一种半导体结构，用于进行自对准双重成像 刻蚀，包括：衬底200；形成于所述衬底200上表面，并交替设置的第一掩膜 结构210和第二掩膜结构211；所述第一掩膜结构210包括依次设置于所述衬 底200上表面的第一掩膜层201和第二掩膜层202，所述第二掩膜结构211包 括依次设置于所述衬底200上表面的第一掩膜层201、间隔层207和第四掩膜 层208，相邻的所述第一掩膜结构210和所述第二掩膜结构211之间形成第二 沟槽213。
在一种具体实施方式中，所述第二掩膜结构211中间隔层207的顶面与第 一掩膜结构210中第一掩膜层201的顶面齐平。
在该具体实施方式中，所述第一掩膜结构210和第二掩膜结构211在同一 高度上最多具有两种材料，这保证了芯轴的形态规则度，能够保证在使用所述 芯轴作为掩膜时，请参阅图2I，在所述衬底200上表面形成的隔离沟槽212的 尺寸均匀度，提高半导体结构的良率。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法 和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发 明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修 改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (16)

1.一种自对准双重图形的形成方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底上表面依次形成第一掩膜层、第二掩膜层和第三掩膜层，并从所述第三掩膜层上表面沿垂直所述衬底上表面的方向向下刻蚀，直至形成暴露所述第一掩膜层上表面的第一沟槽；
去除所述第三掩膜层及部分去除所述第一掩膜层，使加深所述第一沟槽的深度；
在所述第一沟槽内壁形成间隔层，并在所述第一沟槽内填充第四掩膜层；部分去除所述间隔层，形成暴露所述衬底的第二沟槽。
2.根据权利要求1所述的自对准双重图形的形成方法，其特征在于，形成多个暴露所述第一掩膜层上表面第一沟槽，且相邻两第一沟槽之间的距离相等。
3.根据权利要求1所述的自对准双重图形的形成方法，其特征在于，形成多个暴露所述衬底的第二沟槽，且相邻两第二沟槽之间的距离相等。
4.根据权利要求1所述的自对准双重图形的形成方法，其特征在于，在所述第一沟槽内壁形成间隔层，并在所述第一沟槽内填充第四掩膜层时，包括：
形成覆盖所述第一掩膜层和第二掩膜层表面的间隔层；
在所述第一沟槽内填充第四掩膜层；
去除位于所述第二掩膜层上表面高度以上的间隔层和第四掩膜层，以使所述间隔层的顶表面、所述第二掩膜层的上表面以及所述第四掩膜层的上表面齐平。
5.根据权利要求4所述的自对准双重图形的形成方法，其特征在于，形成覆盖所述第一掩膜层和第二掩膜层表面的间隔层时，包括：控制位于所述第一沟槽底部的所述间隔层的上表面与所述第二掩膜层的底面齐平。
6.根据权利要求4所述的自对准双重图形的形成方法，其特征在于，在所述第一沟槽内填充第四掩膜层时，包括：控制所述第四掩膜层的上表面与所述间隔层的上表面齐平，或高于所述间隔层的上表面。
7.根据权利要求1所述的自对准双重图形的形成方法，其特征在于，部分去除所述间隔层和所述第一掩膜层，形成暴露所述衬底的第二沟槽，以在所述衬底表面形成第一掩膜结构和第二掩膜结构，且所述第一掩膜结构包括所述第一掩膜层和第二掩膜层，所述第二掩膜结构包括第一掩膜层、间隔层和第四掩膜层，且所述第一掩膜结构和第二掩膜结构交替设置。
8.根据权利要求4所述的自对准双重图形的形成方法，其特征在于，所述去除位于所述第二掩膜层上表面高度以上的间隔层和第四掩膜层，包括：
采取化学机械研磨工艺，去除位于所述第二掩膜层上表面高度以上的间隔层和第四掩膜层。
9.根据权利要求1所述的自对准双重图形的形成方法，其特征在于，采用原子层沉积、化学气相沉积或物理气相沉积的方法中的至少一种形成所述间隔层。
10.根据权利要求1所述的自对准双重图形的形成方法，其特征在于，部分去除所述第一掩膜层包括：
部分去除所述第一掩膜层，以使得所述第一沟槽被加深2nm至10nm。
11.根据权利要求1所述的自对准双重图形的形成方法，其特征在于，所述去除所述第三掩膜层及部分去除所述第一掩膜层，包括：
同时通入蚀刻气体和保护气体，以去除所述第三掩膜层及部分去除所述第一掩膜层，所述蚀刻气体和保护气体的浓度比例为20:1至10:1。
12.根据权利要求1所述的自对准双重图形的形成方法，其特征在于，所述去除所述第三掩膜层及部分去除所述第一掩膜层，包括：
交替通入蚀刻气体和保护气体，以去除所述第三掩膜层及部分去除所述第一掩膜层，所述蚀刻气体和保护气体的通入时长比例为20:1至10:1。
13.根据权利要求7所述的自对准双重图形的形成方法，其特征在于，在形成暴露所述衬底的第二沟槽之后，包括：
以所述第一掩膜结构和第二掩膜结构为掩膜，去除部分所述衬底，以形成隔离沟槽。
14.一种半导体结构，其特征在于，包括：
衬底；
形成于所述衬底上的第一掩膜层，所述第一掩膜层具有交替设置的凹部和凸部；
形成于所述第一掩膜层的凸部上的第二掩膜层；
覆盖所述第一掩膜层和第二掩膜层表面的间隔层，位于所述第一掩膜层的凹部的所述间隔层的上表面与所述第一掩膜层的凸部的顶面齐平。
15.一种半导体结构，用于进行自对准双重成像刻蚀，其特征在于，包括：
衬底；
形成于所述衬底上表面，并交替设置的第一掩膜结构和第二掩膜结构；
所述第一掩膜结构包括依次设置于所述衬底上表面的第一掩膜层和第二掩膜层，所述第二掩膜结构包括依次设置于所述衬底上表面的第一掩膜层、间隔层和第四掩膜层，相邻的所述第一掩膜结构和所述第二掩膜结构之间形成第二沟槽。
16.根据权利要求15所述的半导体结构，其特征在于，所述第二掩膜结构中间隔层的顶面与第一掩膜结构中第一掩膜层的顶面齐平。
CN202010663754.0A 2020-07-10 2020-07-10 自对准双重图形的形成方法及半导体结构 Pending CN113921384A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010663754.0A CN113921384A (zh) 2020-07-10 2020-07-10 自对准双重图形的形成方法及半导体结构
PCT/CN2021/076797 WO2022007405A1 (zh) 2020-07-10 2021-02-19 自对准双重图形的形成方法及半导体结构
EP21838689.4A EP4181172A4 (en) 2020-07-10 2021-02-19 METHOD FOR PRODUCING A SELF-ALIGNED DUAL PATTERN AND SEMICONDUCTOR STRUCTURE
US17/476,738 US20220013360A1 (en) 2020-07-10 2021-09-16 Method for forming self-aligned double pattern and semiconductor structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010663754.0A CN113921384A (zh) 2020-07-10 2020-07-10 自对准双重图形的形成方法及半导体结构

Publications (1)

Publication Number Publication Date
CN113921384A true CN113921384A (zh) 2022-01-11

Family

ID=79232282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010663754.0A Pending CN113921384A (zh) 2020-07-10 2020-07-10 自对准双重图形的形成方法及半导体结构

Country Status (2)

Country Link
CN (1) CN113921384A (zh)
WO (1) WO2022007405A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582981B (zh) * 2022-04-24 2022-07-19 深圳芯能半导体技术有限公司 一种多沟槽型碳化硅jbs器件及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998874B2 (en) * 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
CN103594336B (zh) * 2012-08-13 2016-05-25 中芯国际集成电路制造(上海)有限公司 一种双重图形化方法
CN103794476B (zh) * 2012-10-30 2017-09-22 中芯国际集成电路制造(上海)有限公司 自对准三重图形的形成方法
CN103794475B (zh) * 2012-10-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 自对准三重图形化方法
CN110335813B (zh) * 2019-07-26 2021-01-22 中国科学院微电子研究所 一种自对准双重图形的制备方法、硬掩模图案

Also Published As

Publication number Publication date
WO2022007405A1 (zh) 2022-01-13

Similar Documents

Publication Publication Date Title
US11670552B2 (en) Methods for forming fin field-effect transistors
TWI416592B (zh) 使用雙重圖案化形成半導體裝置之細微圖案之方法
KR101349989B1 (ko) 반도체 구조체
CN112309838B (zh) 半导体结构及其形成方法
KR20090085642A (ko) 패턴 층을 에칭하여 그 안에 스태거형 하이트들을 형성하는 방법 및 중간 반도체 디바이스 구조물
KR20150101398A (ko) 기판 내 반도체 장치의 핀 구조체 제조방법
US20120108069A1 (en) Methods of forming an integrated circuit with self-aligned trench formation
KR102531315B1 (ko) 자체 정렬된 이중 패터닝
US20150035064A1 (en) Inverse side-wall image transfer
CN110718460B (zh) 一种改善sadp中奇偶效应的工艺方法
CN113921384A (zh) 自对准双重图形的形成方法及半导体结构
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
KR101029391B1 (ko) 반도체 소자의 패턴 형성방법
WO2022088733A1 (zh) 半导体结构的形成方法
EP4181172A1 (en) Method for forming self-aligned double pattern, and semiconductor structure
CN110690117A (zh) 半导体结构及其形成方法
US11557480B2 (en) Semiconductor structure and fabrication method thereof
KR102609924B1 (ko) 반도체 소자의 제조 방법
CN113972163A (zh) 半导体器件的隔离的形成方法
CN111863705B (zh) 半导体器件的隔离的形成方法
CN111584431B (zh) 一种自对准四重图形形成方法
CN111952170B (zh) 半导体器件及其形成方法
CN107958868B (zh) 隔离结构的制造方法
CN112908836B (zh) 半导体结构及其形成方法
WO2022241994A1 (zh) 半导体结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination