CN110335813B - 一种自对准双重图形的制备方法、硬掩模图案 - Google Patents

一种自对准双重图形的制备方法、硬掩模图案 Download PDF

Info

Publication number
CN110335813B
CN110335813B CN201910536868.6A CN201910536868A CN110335813B CN 110335813 B CN110335813 B CN 110335813B CN 201910536868 A CN201910536868 A CN 201910536868A CN 110335813 B CN110335813 B CN 110335813B
Authority
CN
China
Prior art keywords
hard mask
pattern
self
mandrel
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910536868.6A
Other languages
English (en)
Other versions
CN110335813A (zh
Inventor
陈睿
都安彦
杨红
韦亚一
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910536868.6A priority Critical patent/CN110335813B/zh
Publication of CN110335813A publication Critical patent/CN110335813A/zh
Application granted granted Critical
Publication of CN110335813B publication Critical patent/CN110335813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种自对准双重图形的制备方法、硬掩模图案，涉及半导体制备技术领域，可以避免因颈缩问题造成后续形成的芯轴金属和非芯轴金属存在缺陷、布线不均匀等问题该自对准双重图形的制备方法，包括：在衬底上形成多个间隔且并排设置的芯轴；在相邻的两个所述芯轴之间形成至少两个第一填充结构，位于两个所述芯轴之间的所述第一填充结构与所述芯轴邻接；相邻两个所述芯轴之间的相邻所述第一填充结构之间间隔设置；在所述第一填充结构背离所述衬底一侧形成间隙壁，所述间隙壁与相邻两个所述第一填充结构围成一个非芯轴；所述第一填充结构与所述间隙壁的厚度之和不大于所述芯轴的厚度。

Description

一种自对准双重图形的制备方法、硬掩模图案
技术领域
本发明涉及半导体制备技术领域，尤其涉及一种自对准双重图形的制备方法、硬掩模图案。
背景技术
目前，业界采用自对准双重成像技术（Self-aligned Double Patterning ，简称SADP）来解决两个掩模之间的对准问题。
如图1和图2所示，先在衬底上形成芯轴图案11；再在芯轴图案11上形成绝缘薄膜，对该绝缘薄膜进行刻蚀，形成间隙壁（spacer）12；之后，剥离芯轴图案11。
其中，将由芯轴图案11定义的金属线叫做芯轴金属；将其他金属线叫做非芯轴金属。芯轴金属与非芯轴金属之间通过间隙壁12间隔开，以避免二者电连接。
然而，如图1和图2所示，相邻的间隙壁12之间常具有颈缩问题，从而可能存在芯轴金属和/或非芯轴金属存在缺陷、布线不均匀等问题。
发明内容
本发明提供一种自对准双重图形的制备方法、硬掩模图案，可以避免因颈缩问题造成后续形成的芯轴金属和非芯轴金属存在缺陷、布线不均匀等问题。
为达到上述目的，本发明采用如下技术方案：
第一方面，提供一种自对准双重图形的制备方法，包括：在衬底上形成多个间隔且并排设置的芯轴；在相邻的两个芯轴之间形成至少两个第一填充结构，位于两个芯轴之间的第一填充结构与芯轴邻接；相邻两个芯轴之间的相邻第一填充结构之间间隔设置；在第一填充结构背离衬底一侧形成间隙壁，间隙壁与相邻两个第一填充结构围成一个非芯轴；第一填充结构与间隙壁的厚度之和不大于芯轴的厚度。
可选的，在形成芯轴之前，自对准双重图形的制备方法还包括：在衬底上形成硬掩模薄膜；硬掩模薄膜与芯轴位于衬底的同侧。
可选的，硬掩模薄膜包括依次层叠设置在衬底上的第一硬掩模薄膜和第二硬掩模薄膜，第一硬掩模薄膜的硬度大于第二硬掩模薄膜的硬度。
可选的，在形成间隙壁之后，自对准双重图形的制备方法还包括：对间隙壁进行刻蚀，直至露出第二硬掩模薄膜；对第二硬掩模薄膜进行刻蚀，形成子硬掩模图案，子硬掩模图案包括多个镂空槽；至少在镂空槽中填充第二填充结构；对多个芯轴中露出的部分进行剥离；对子硬掩模图案进行刻蚀，形成第二硬掩模图案；剥离第二填充结构，并对第一硬掩模薄膜进行刻蚀，形成第一硬掩模图案；第一硬掩模图案在衬底上的正投影与第二硬掩模图案在衬底上的正投影完全重叠。
可选的，在形成第一硬掩模图案之后，自对准双重图形的制备方法还包括：剥离第一填充结构、芯轴、以及间隙壁。
可选的，第一硬掩模薄膜的材料为TiNx，第二硬掩模薄膜的材料为SiNx。
可选的，芯轴的厚度为100~200nm，第一填充结构的厚度为20~100nm。
可选的，第一填充结构的材料为绝缘材料。
第二方面，提供一种硬掩模图案，由前述的自对准双重图形的制备方法制备得到。
可选的，第一硬掩模图案的材料为TiNx，第二硬掩模图案的材料为SiNx。
本发明提供一种自对准双重图形的制备方法、硬掩模图案，通过使多个芯轴并排设置，并在相邻的两个芯轴之间形成第一填充结构，之后再形成间隙壁，并由第一填充结构与间隙壁围成非芯轴。而现有技术中，在相邻两个芯轴的短边之间形成间隙壁，除芯轴和间隙壁以外的区域为非芯轴。由于并排排布的相邻芯轴之间的间距，相较于相邻两个芯轴的短边之间的间距大得多，因此，本发明实施例中相邻两个间隙壁之间不存在颈缩问题，进而可以避免因颈缩问题造成后续形成的芯轴金属和非芯轴金属存在缺陷、布线不均匀等问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种制备自对准双重图形的过程示意图；
图2为图1中A-A1向的剖视示意图；
图3为本发明提供的一种制备自对准双重图形的流程示意图；
图4为本发明提供的一种制备自对准双重图形的过程示意图；
图5a为本发明提供的一种制备自对准双重图形的过程示意图；
图5b为图5a中B-B1向的剖视示意图；
图6为本发明提供的一种制备自对准双重图形的过程示意图；
图7为本发明提供的一种制备自对准双重图形的过程示意图；
图8为图7中C-C1向的剖视示意图；
图9为图7中D-D1向的剖视示意图；
图10为本发明提供的一种制备自对准双重图形的过程示意图；
图11为本发明提供的一种制备自对准双重图形的流程示意图；
图12为本发明提供的一种制备自对准双重图形的过程示意图；
图13为本发明提供的一种制备自对准双重图形的过程示意图；
图14为本发明提供的一种制备自对准双重图形的过程示意图；
图15为本发明提供的一种制备自对准双重图形的流程示意图；
图16为本发明提供的一种制备自对准双重图形的过程示意图；
图17为本发明提供的一种制备自对准双重图形的过程示意图；
图18为本发明提供的一种制备自对准双重图形的过程示意图；
图19为本发明提供的一种制备自对准双重图形的过程示意图。
附图标记：
10-衬底；11-芯轴；111-绝缘薄膜；12-间隙壁；13-硬掩模薄膜；131-第一硬掩模薄膜；1311-第一硬掩模图案；132-第二硬掩模薄膜；1321-子硬掩模图案；1322-第二硬掩模图案；14-第一填充结构；151-第一光刻胶图案。
具体实施方式
下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种自对准双重图形的制备方法，如图3所示，可通过如下步骤实现：
S11、如图5a和图5b所示，在衬底10上形成多个间隔且并排设置的芯轴11。
此处，在衬底10上形成多个间隔且并排设置的芯轴11，包括：如图4所示，在衬底10上形成绝缘薄膜111，并在绝缘薄膜111上形成光刻胶，对光刻胶进行曝光，显影后形成第一光刻胶图案151；如图5所示，对绝缘薄膜111进行刻蚀，形成芯轴11，并剥离第一光刻胶图案151。
在一些实施例中，芯轴11的材料例如可以是非晶硅（a-Si）、多晶硅等。
在一些实施例中，衬底10例如可以是硅基衬底，通过自对准双重图形的制备方法制得硬掩模图案之后，可直接在衬底10上形成芯轴金属和非芯轴金属。
S12、如图6所示，在相邻的两个芯轴11之间形成至少两个第一填充结构14，位于两个芯轴11之间的第一填充结构14与芯轴11邻接；相邻两个芯轴11之间的相邻第一填充结构之间间隔设置。
在一些实施例中，不对第一填充结构14的材料进行限定。
示例的，第一填充结构14的材料可以是绝缘材料。
在一些实施例中，可以在任意相邻的两个芯轴11之间形成第一填充结构14，具体的，与实际应用有关。
在一些实施例中，可以在每相邻的两个芯轴11之间形成第一填充结构14，也可以在所有芯轴11中的其中一部分相邻的两个芯轴11之间形成第一填充结构14。
在一些实施例中，为了后续形成间隙壁12，且每个间隙壁12与相邻的两个第一填充结构14围成一个非芯轴，位于相邻两个芯轴11之间的相邻第一填充结构14之间的间距应足够大。具体的，与形成间隙壁12的工艺、以及实际所需的非芯轴的尺寸有关，本发明实施例对此不作特殊限定。
在一些实施例中，不对第一填充结构14的个数进行限定。具体的，与芯轴11在其延伸方向的长度、以及非芯轴的尺寸有关，本发明实施例对此不作特殊限定。
在一些实施例中，在芯轴11延伸的方向，不对第一填充结构14的宽度进行限定，可根据实际需求设定第一填充结构14的宽度。
S13、如图7和图8所示，在第一填充结构14背离衬底50一侧形成间隙壁12，围成一个非芯轴；第一填充结构14与间隙壁12的厚度之和不大于芯轴11的厚度。
此处，如图7所示，间隙壁12与第一填充结构14围成的区域即为非芯轴所在的区域。
在一些实施例中，形成间隙壁12的过程包括：在第一填充结构14背离衬底10一侧依次形成一层厚度均匀的辅助薄膜和光刻胶；对光刻胶进行曝光，显影后形成光刻胶图案；最后，对该辅助薄膜进行刻蚀，并剥离光刻胶图案。即可得到间隙壁12。
其中，由于芯轴11的几何效应，在对辅助薄膜进行刻蚀后，辅助薄膜位于芯轴11侧面的部分会残留下来，形成间隙壁12。
在一些实施例中，不对芯轴11的厚度、第一填充结构14的厚度、以及间隙壁12的厚度进行限定，具体的，与实际工艺、材料等有关。
示例的，芯轴11的厚度可以是100~200nm，第一填充结构14的厚度可以是20~100nm，间隙壁12的厚度可以是20~100nm。
本发明实施例提供一种自对准双重图形的制备方法，通过使多个芯轴11并排设置，并在相邻的两个芯轴11之间形成第一填充结构14，之后再形成间隙壁12，并由第一填充结构14与间隙壁12围成非芯轴。而现有技术中，在相邻两个芯轴11的短边之间形成间隙壁12，除芯轴11和间隙壁12以外的区域为非芯轴。由于并排排布的相邻芯轴11之间的间距，相较于相邻两个芯轴11的短边之间的间距大得多，因此，本发明实施例中相邻两个间隙壁12之间不存在颈缩问题，进而可以避免因颈缩问题造成后续形成的芯轴金属和非芯轴金属存在缺陷、布线不均匀等问题。
可选的，如图8和图9所示，在形成芯轴11之前，自对准双重图形的制备方法还包括：在衬底10上形成硬掩模薄膜13；硬掩模薄膜13与芯轴11位于衬底10的同侧。
在一些实施例中，硬掩模薄膜13可以是一层或多层。
可选的，如图10所示，硬掩模薄膜13包括依次层叠设置在衬底10上的第一硬掩模薄膜
131和第二硬掩模薄膜132，第一硬掩模薄膜131的硬度大于第二硬掩模薄膜132的硬度。
其中，第一硬掩模薄膜131的材料例如可以是为TiNx，第二硬掩模薄膜132的材料例如可以是为SiNx。
可选的，在形成间隙壁12之后，如图11所示，自对准双重图形的制备方法还包括：
S14、如图13所示，对如图12所示的间隙壁12进行刻蚀，直至露出第二硬掩模薄膜132。
此处，由于芯轴11的几何效应，间隙壁12中与芯轴11接触的部分不会被完全刻蚀掉。
对于每相邻的两个芯轴11之间均形成有第一填充结构14的情况，位于最边缘的芯轴11背离与其相邻的芯轴11一侧，未设置有第一填充结构14，因此，在对间隙壁12进行刻蚀时，该处最先露出第二硬掩模薄膜132，一旦露出第二硬掩模薄膜132，即可停止对间隙壁12的刻蚀。
S15、如图14所示，对第二硬掩模薄膜132进行刻蚀，形成子硬掩模图案1321，子硬掩模图案1321包括多个镂空槽。
S16、如图15所示，至少在镂空槽中填充第二填充结构15。
在此基础上，根据最终需得到的硬掩模图案，如图15所示，还可以在除镂空槽所在的区域以外的区域填充第二填充结构15。
其中，可通过第二填充结构15记忆对第二硬掩模薄膜132进行刻蚀后，得到的多个镂空槽。
S17、如图16所示，对多个芯轴11中露出的部分进行剥离。
S18、如图17所示，对子硬掩模图案1321进行刻蚀，形成第二硬掩模图案1322。
S19、如图18所示，剥离第二填充结构15，并对第一硬掩模薄膜131进行刻蚀，形成第一硬掩模图案1311；第一硬掩模图案1311在衬底10上的正投影与第二硬掩模图案1322在衬底10上的正投影完全重叠。
在上述基础上，在形成第一硬掩模图案之后，自对准双重图形的制备方法还包括：剥离第一填充结构14、芯轴11、以及间隙壁12。
之后，便可在衬底10上形成芯轴金属和非芯轴金属。
本发明实施例中，可通过上述方式得到包括第一硬掩模图案1311和第二硬掩模图案1322的硬掩模图案。
本发明实施例还提供一种硬掩模图案，由前述实施例的自对准双重图形的制备方法制备得到。
在一些实施例中，衬底10例如可以是硅基衬底，通过自对准双重图形的制备方法制得硬掩模图案之后，可直接在硬掩模图案上形成芯轴金属和非芯轴金属。
在一些实施例中，硬掩模图案可以是一层或多层。
在一些实施例中，硬掩模图案包括依次层叠设置在衬底10上的第一硬掩模图案1311和第二硬掩模图案1322，第一硬掩模图案1311的硬度大于第二硬掩模图案1322的硬度。
其中，第一硬掩模图案1311在衬底10上的正投影与第二硬掩模图案1322在衬底10上的正投影完全重叠。
在一些实施例中，第一硬掩模图案1311的材料例如可以是为TiNx，第二硬掩模图案1322的材料例如可以是为SiNx。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种自对准双重图形的制备方法，其特征在于，包括：
在衬底上形成多个间隔且并排设置的芯轴；
在相邻的两个所述芯轴之间形成至少两个第一填充结构，位于两个所述芯轴之间的所述第一填充结构与所述芯轴邻接；相邻两个所述芯轴之间的相邻所述第一填充结构之间间隔设置；
在所述第一填充结构背离所述衬底一侧形成间隙壁，所述间隙壁与相邻两个所述第一填充结构围成一个非芯轴；所述第一填充结构与所述间隙壁的厚度之和不大于所述芯轴的厚度。
2.根据权利要求1所述的自对准双重图形的制备方法，其特征在于，在形成所述芯轴之前，所述自对准双重图形的制备方法还包括：
在所述衬底上形成硬掩模薄膜；所述硬掩模薄膜与所述芯轴位于所述衬底的同侧。
3.根据权利要求2所述的自对准双重图形的制备方法，其特征在于，所述硬掩模薄膜包括依次层叠设置在衬底上的第一硬掩模薄膜和第二硬掩模薄膜，所述第一硬掩模薄膜的硬度大于所述第二硬掩模薄膜的硬度。
4.根据权利要求3所述的自对准双重图形的制备方法，其特征在于，在形成所述间隙壁之后，所述自对准双重图形的制备方法还包括：
对所述间隙壁进行刻蚀，直至露出所述第二硬掩模薄膜；
对所述第二硬掩模薄膜进行刻蚀，形成子硬掩模图案，所述子硬掩模图案包括多个镂空槽；
至少在所述镂空槽中填充第二填充结构；
对多个所述芯轴中露出的部分进行剥离；
对所述子硬掩模图案进行刻蚀，形成第二硬掩模图案；
剥离所述第二填充结构，并对所述第一硬掩模薄膜进行刻蚀，形成第一硬掩模图案；所述第一硬掩模图案在所述衬底上的正投影与所述第二硬掩模图案在所述衬底上的正投影完全重叠。
5.根据权利要求4所述的自对准双重图形的制备方法，其特征在于，在形成第一硬掩模图案之后，所述自对准双重图形的制备方法还包括：
剥离所述第一填充结构、所述芯轴、以及所述间隙壁。
6.根据权利要求3-5任一项所述的自对准双重图形的制备方法，其特征在于，所述第一硬掩模薄膜的材料为TiNx，所述第二硬掩模薄膜的材料为SiNx。
7.根据权利要求3-5任一项所述的自对准双重图形的制备方法，其特征在于，所述芯轴的厚度为100~200nm，所述第一填充结构的厚度为20~100nm。
8.根据权利要求1~4任一项所述的自对准双重图形的制备方法，其特征在于，所述第一填充结构的材料为绝缘材料。
9.一种硬掩模图案，其特征在于，由权利要求4或5所述的自对准双重图形的制备方法制备得到。
10.根据权利要求9所述的硬掩模图案，其特征在于，第一硬掩模图案的材料为TiNx，第二硬掩模图案的材料为SiNx。
CN201910536868.6A 2019-07-26 2019-07-26 一种自对准双重图形的制备方法、硬掩模图案 Active CN110335813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910536868.6A CN110335813B (zh) 2019-07-26 2019-07-26 一种自对准双重图形的制备方法、硬掩模图案

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910536868.6A CN110335813B (zh) 2019-07-26 2019-07-26 一种自对准双重图形的制备方法、硬掩模图案

Publications (2)

Publication Number Publication Date
CN110335813A CN110335813A (zh) 2019-10-15
CN110335813B true CN110335813B (zh) 2021-01-22

Family

ID=68142211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910536868.6A Active CN110335813B (zh) 2019-07-26 2019-07-26 一种自对准双重图形的制备方法、硬掩模图案

Country Status (1)

Country Link
CN (1) CN110335813B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921384A (zh) * 2020-07-10 2022-01-11 长鑫存储技术有限公司 自对准双重图形的形成方法及半导体结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140008863A (ko) * 2012-07-12 2014-01-22 에스케이하이닉스 주식회사 더블 ｓｐｔ를 이용한 반도체 소자의 미세패턴 형성방법
CN103578932B (zh) * 2012-08-03 2016-01-06 中芯国际集成电路制造(上海)有限公司 实现自对准型双重图形的方法
CN102881648B (zh) * 2012-10-17 2016-09-14 上海华虹宏力半导体制造有限公司 金属互连结构的制作方法
CN104460243B (zh) * 2014-12-26 2017-03-01 上海集成电路研发中心有限公司 双重图形光刻对准方法
US10032632B2 (en) * 2016-10-04 2018-07-24 International Business Machines Corporation Selective gas etching for self-aligned pattern transfer
EP3367429A1 (en) * 2017-02-27 2018-08-29 IMEC vzw A method for defining patterns for conductive paths in a dielectric layer

Also Published As

Publication number Publication date
CN110335813A (zh) 2019-10-15

Similar Documents

Publication Publication Date Title
CN109545684B (zh) 半导体结构及其形成方法
KR101901045B1 (ko) 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치
KR20130070351A (ko) 반도체장치 제조 방법
JP2009163203A (ja) 半導体素子のパターン形成方法
CN110335813B (zh) 一种自对准双重图形的制备方法、硬掩模图案
US20230223349A1 (en) Method for forming overlay marks and semiconductor structure
JP5064687B2 (ja) 半導体素子の製造方法
CN215834525U (zh) 一种显示面板和显示装置
KR100853796B1 (ko) 반도체 소자의 제조 방법
JP2008135598A (ja) 薄膜トランジスタパネルの製造方法
JP2757919B2 (ja) 半導体装置の製造方法
KR100780763B1 (ko) 반도체 소자의 금속게이트 및 그 형성방법
KR100760925B1 (ko) 반도체 소자 형성방법
CN110808251A (zh) 一种三维存储器的沟道制备方法
US20180374837A1 (en) Patterning a Target Layer
CN103681231A (zh) 于基底中形成图案的方法
CN111640666A (zh) 半导体器件及其形成方法
CN113937241B (zh) 一种柔性显示基板、其制作方法及显示面板
CN113725223B (zh) 半导体工艺以及半导体结构
CN113066367B (zh) 显示基板、显示装置及其制造方法
US11469258B2 (en) Display panel and display device
CN112825315B (zh) 半导体结构及其形成方法
CN111785631B (zh) 一种半导体器件及其形成方法
TWI478212B (zh) 形成圖案的方法
KR100609222B1 (ko) 반도체 제조 공정에서 미세 금속 배선 제작방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant