CN110808251A - 一种三维存储器的沟道制备方法 - Google Patents

一种三维存储器的沟道制备方法 Download PDF

Info

Publication number
CN110808251A
CN110808251A CN201911100076.0A CN201911100076A CN110808251A CN 110808251 A CN110808251 A CN 110808251A CN 201911100076 A CN201911100076 A CN 201911100076A CN 110808251 A CN110808251 A CN 110808251A
Authority
CN
China
Prior art keywords
laminated structure
groove
etching operation
substrate
channel hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911100076.0A
Other languages
English (en)
Inventor
夏志良
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201911100076.0A priority Critical patent/CN110808251A/zh
Publication of CN110808251A publication Critical patent/CN110808251A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请公开了一种三维存储器的沟道孔的制备方法，所述三维存储器的沟道孔的制备方法在对叠层结构进行刻蚀形成沟道孔的过程中，采取了分段刻蚀操作，即对叠层结构进行多次刻蚀，每次刻蚀仅刻蚀部分所述叠层结构，下一次刻蚀在上一次刻蚀形成的凹槽的基础上进行，避免了单次刻蚀形成沟道孔可能出现的顶端尺寸过大而底部尺寸过小的情况出现，有利于形成尺寸较为均一的沟道，从而有利于提升三维存储器的电学性能。并且在相邻两段刻蚀操作之间还形成了覆盖所述沟道孔两侧暴露出的叠层结构的侧壁的保护层，以对叠层结构暴露在沟道孔的侧壁进行保护，避免下一次刻蚀对叠层结构的侧壁造成损坏的情况出现。

Description

一种三维存储器的沟道制备方法
技术领域
本申请涉及存储器技术领域，更具体地说，涉及一种三维存储器的沟道制备方法。
背景技术
存储器(Memory)是现代信息技术中用于保存信息的记忆设备。随着各类电子设备对集成度和数据存储密度的需求的不断提高，普通的二维存储器很难做到进一步提高其集成度和数据存储密度，因此，三维(3D)存储器应运而生。
三维NAND(与非)存储器是三维闪速存储器的一种，参考图1和图2，现有技术中在制备三维NAND存储器的沟道时，首先需要在基板10上的叠层结构20中刻蚀多个沟道孔21，然后再在沟道孔21中沉积沟道材料，以形成三维NAND存储器的沟道。
但是随着三维NAND存储器的存储密度的增加，基板上所需设置的叠层结构的层数也就越多，这使得在叠层结构中利用刻蚀工艺形成沟道孔时，沟道孔的尺寸愈加难以控制，可能会出现沟道孔顶端的尺寸过大而底部尺寸过小的情况，使得后续形成于沟道孔中的沟道的尺寸也会出现“下小上大”的情况，给三维NAND存储器的电学性能造成不良影响。
发明内容
为解决上述技术问题，本申请提供了一种三维存储器的沟道孔的制备方法，以实现避免在沟道孔的刻蚀过程中出现顶端尺寸过大而底部尺寸过小的情况出现的目的，提升三维存储器的电学性能。
为实现上述技术目的，本申请实施例提供了如下技术方案：
一种三维存储器的沟道孔的制备方法，包括：
提供衬底，所述衬底表面具有叠层结构；
对所述叠层结构进行分段刻蚀操作，以形成多个贯穿所述叠层结构且暴露出所述衬底的沟道孔；
对所述叠层结构的每段刻蚀操作刻蚀掉所述衬底表面的沟道形成区域上的部分叠层结构；
相邻两段刻蚀操作之间还包括：
形成覆盖所述沟道孔两侧暴露出的叠层结构的侧壁的保护层。
可选的，所述对所述叠层结构的每段刻蚀操作包括：
刻蚀掉所述衬底表面的沟道形成区域上所述叠层结构总厚度N分之一厚度的叠层结构，N等于对所述叠层结构进行的分段刻蚀操作的总次数。
可选的，N＝2；所述对所述叠层结构进行分段刻蚀操作包括：
对所述叠层结构进行第一次刻蚀操作，以形成贯穿所述叠层结构总厚度二分之一的第一凹槽；
在所述第一凹槽两侧的叠层结构的侧壁表面形成所述保护层；
在所述第一凹槽中进行第二次刻蚀操作，以形成贯穿剩余所述叠层结构并暴露出所述衬底的第二凹槽；
在所述第二凹槽两侧的叠层结构的侧壁表面形成所述保护层；
所述第一凹槽和第二凹槽构成所述三维存储器的沟道孔。
可选的，所述在所述第一凹槽中进行第二次刻蚀操作，以形成贯穿剩余所述叠层结构并暴露出所述衬底的第二凹槽包括：
在所述第一凹槽中进行第二次刻蚀操作，以形成贯穿剩余所述叠层结构以及部分所述衬底的第二凹槽。
可选的，N＝3；所述对所述叠层结构进行分段刻蚀操作包括：
对所述叠层结构进行第一次刻蚀操作，以形成贯穿所述叠层结构总厚度三分之一的第一凹槽；
在所述第一凹槽两侧的叠层结构的侧壁表面形成所述保护层；
在所述第一凹槽中进行第二次刻蚀操作，以形成贯穿所述叠层结构剩余总厚度二分之一的第二凹槽；
在所述第二凹槽两侧的叠层结构的侧壁表面形成所述保护层；
在所述第二凹槽中进行第三次刻蚀操作，以形成贯穿剩余所述叠层结构并暴露出所述衬底的第三凹槽；
在所述第三凹槽两侧的叠层结构的侧壁表面形成所述保护层；
所述第一凹槽、第二凹槽和第三凹槽构成所述三维存储器的沟道孔。
可选的，所述在所述第二凹槽中进行第三次刻蚀操作，以形成贯穿剩余所述叠层结构并暴露出所述衬底的第三凹槽包括：
在所述第二凹槽中进行第三次刻蚀操作，以形成贯穿剩余所述叠层结构以及部分所述衬底的第三凹槽。
可选的，所述形成覆盖所述沟道两侧暴露出的叠层结构的侧壁的保护层包括：
形成覆盖所述沟道孔两侧暴露出的叠层结构的侧壁的多晶硅层。
从上述技术方案可以看出，本申请实施例提供了一种三维存储器的沟道孔的制备方法，所述三维存储器的沟道孔的制备方法在对叠层结构进行刻蚀形成沟道孔的过程中，采取了分段刻蚀操作，即对叠层结构进行多次刻蚀，每次刻蚀仅刻蚀部分所述叠层结构，下一次刻蚀在上一次刻蚀形成的凹槽的基础上进行，避免了单次刻蚀形成沟道孔可能出现的顶端尺寸过大而底部尺寸过小的情况出现，有利于形成尺寸较为均一的沟道，从而有利于提升三维存储器的电学性能。
并且在相邻两段刻蚀操作之间还形成了覆盖所述沟道孔两侧暴露出的叠层结构的侧壁的保护层，以对叠层结构暴露在沟道孔的侧壁进行保护，避免下一次刻蚀对叠层结构的侧壁造成损坏的情况出现。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1和图2为现有技术中在三维存储器中形成沟道孔的流程示意图；
图3为本申请的一个实施例提供的一种三维存储器的沟道孔的制备方法的流程示意图；
图4-图5为本申请的一个实施例提供的一种三维存储器的沟道孔的制备流程示意图；
图6为本申请的另一个实施例提供的一种三维存储器的沟道孔的制备方法的流程示意图；
图7为本申请的又一个实施例提供的一种三维存储器的沟道孔的制备方法的流程示意图；
图8-图12为本申请的另一个实施例提供的一种三维存储器的沟道孔的制备流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种三维存储器的沟道孔的制备方法，如图3所示，包括：
S101：提供衬底，所述衬底表面具有叠层结构；
参考图4，图4为衬底及其表面的叠层结构的示意图，图4中标号100表示所述衬底，200表示所述叠层结构，所述叠层结构包括多层交错堆叠的第一介质层和牺牲层，所述牺牲层位于相邻的第一介质层之间，在后续的三维存储器的制备工艺中，牺牲层被选择性刻蚀去掉以制备功能结构层。
S102：对所述叠层结构进行分段刻蚀操作，以形成多个贯穿所述叠层结构且暴露出所述衬底的沟道孔；
对所述叠层结构的每段刻蚀操作刻蚀掉所述衬底表面的沟道形成区域上的部分叠层结构；
相邻两段刻蚀操作之间还包括：
形成覆盖所述沟道孔两侧暴露出的叠层结构的侧壁的保护层。
参考图5，图5示出了步骤S102的可行的制备流程示意图。
在本实施例中，所述三维存储器的沟道孔的制备方法在对叠层结构进行刻蚀形成沟道孔的过程中，采取了分段刻蚀操作，即对叠层结构进行多次刻蚀，每次刻蚀仅刻蚀部分所述叠层结构，下一次刻蚀在上一次刻蚀形成的凹槽的基础上进行，避免了单次刻蚀形成沟道孔可能出现的顶端尺寸过大而底部尺寸过小的情况出现，有利于形成尺寸较为均一的沟道，从而有利于提升三维存储器的电学性能。
并且在相邻两段刻蚀操作之间还形成了覆盖所述沟道孔两侧暴露出的叠层结构的侧壁的保护层，以对叠层结构暴露在沟道孔的侧壁进行保护，避免下一次刻蚀对叠层结构的侧壁造成损坏的情况出现。
在上述实施例的基础上，在本申请的一个实施例中，如图6所示，所述三维存储器的沟道孔的制备方法包括：
S201：提供衬底，所述衬底表面具有叠层结构；
S202：刻蚀掉所述衬底表面的沟道形成区域上所述叠层结构总厚度N分之一厚度的叠层结构，N等于对所述叠层结构进行的分段刻蚀操作的总次数，以形成多个贯穿所述叠层结构且暴露出所述衬底的沟道孔；
对所述叠层结构的每段刻蚀操作刻蚀掉所述衬底表面的沟道形成区域上的部分叠层结构；
相邻两段刻蚀操作之间还包括：
形成覆盖所述沟道孔两侧暴露出的叠层结构的侧壁的保护层。
在本实施例中，提供了一种具体的对所述叠层结构的每段刻蚀操作的实现方式，即每段刻蚀操作均刻蚀掉相同厚度的叠层结构的厚度，以便于控制沟道孔的多段刻蚀过程。
在实际的应用过程中，可以通过控制刻蚀的持续时间来实现对叠层结构的刻蚀厚度的控制。
在上述实施例的基础上，在本申请的一个具体实施例中，如图7所示，所述三维存储器的沟道孔的制备方法包括：
S301：提供衬底，所述衬底表面具有叠层结构；
S302：对所述叠层结构进行第一次刻蚀操作，以形成贯穿所述叠层结构总厚度二分之一的第一凹槽；
参考图8，图8为经过步骤S302后的衬底及其表面结构的结构示意图；图8中的标号201表示所述第一凹槽。
S303：在所述第一凹槽两侧的叠层结构的侧壁表面形成所述保护层；
参考图9，图9为经过步骤S303后的衬底及其表面结构的结构示意图；图9中的标号202表示所述保护层。在图9所示的结构中，所述保护层除了覆盖所述叠层结构朝向第一凹槽的侧壁以外，还覆盖所述第一凹槽底部的叠层结构。
S304：在所述第一凹槽中进行第二次刻蚀操作，以形成贯穿剩余所述叠层结构并暴露出所述衬底的第二凹槽；
参考图10，图10为经过步骤S304后的衬底及其表面结构的结构示意图；
S305：在所述第二凹槽两侧的叠层结构的侧壁表面形成所述保护层；
所述第一凹槽和第二凹槽构成所述三维存储器的沟道孔。
参考图11，图11为经过步骤S305后的衬底及其表面结构的结构示意图；
在本实施例中，对所述叠层结构进行的刻蚀操作分为两段进行，每段刻蚀操作刻蚀掉所述叠层结构的一半厚度。
可选的，参考图12，所述在所述第一凹槽中进行第二次刻蚀操作，以形成贯穿剩余所述叠层结构并暴露出所述衬底的第二凹槽包括：
S3041：在所述第一凹槽中进行第二次刻蚀操作，以形成贯穿剩余所述叠层结构以及部分所述衬底的第二凹槽。
在本实施例中，在对所述叠层结构进行最后一段刻蚀操作时，还对衬底进行了部分刻蚀，以为在衬底中形成共用源极等结构提供便利。
在上述实施例的基础上，在本申请的又一个实施例中，所述三维存储器的沟道孔的制备方法，包括：
S401：提供衬底，所述衬底表面具有叠层结构；
S402：对所述叠层结构进行第一次刻蚀操作，以形成贯穿所述叠层结构总厚度三分之一的第一凹槽；
S403：在所述第一凹槽两侧的叠层结构的侧壁表面形成所述保护层；
S404：在所述第一凹槽中进行第二次刻蚀操作，以形成贯穿所述叠层结构剩余总厚度二分之一的第二凹槽；
S405：在所述第二凹槽两侧的叠层结构的侧壁表面形成所述保护层；
S406：在所述第二凹槽中进行第三次刻蚀操作，以形成贯穿剩余所述叠层结构并暴露出所述衬底的第三凹槽；
S407：在所述第三凹槽两侧的叠层结构的侧壁表面形成所述保护层；
所述第一凹槽、第二凹槽和第三凹槽构成所述三维存储器的沟道孔
在本实施例中，对所述叠层结构进行的刻蚀操作分为三段进行，每段刻蚀操作刻蚀掉所述叠层结构的三分之一厚度。
同样可选的，所述在所述第二凹槽中进行第三次刻蚀操作，以形成贯穿剩余所述叠层结构并暴露出所述衬底的第三凹槽包括：
在所述第二凹槽中进行第三次刻蚀操作，以形成贯穿剩余所述叠层结构以及部分所述衬底的第三凹槽。
在本实施例中，在对所述叠层结构进行最后一段刻蚀操作时，还对衬底进行了部分刻蚀，以为在衬底中形成共用源极等结构提供便利。
在上述实施例的基础上，在本申请的再一个实施例中，所述三维存储器的沟道孔的制备方法包括：
S501：提供衬底，所述衬底表面具有叠层结构；
S502：对所述叠层结构进行分段刻蚀操作，以形成多个贯穿所述叠层结构且暴露出所述衬底的沟道孔；
对所述叠层结构的每段刻蚀操作刻蚀掉所述衬底表面的沟道形成区域上的部分叠层结构；
相邻两段刻蚀操作之间还包括：
形成覆盖所述沟道孔两侧暴露出的叠层结构的侧壁的多晶硅层。
在本实施例中，所述保护层为多晶硅层，但在本申请的其他实施例中，所述保护层还可以为其他的半导体材料构成的薄膜层，本申请对此并不做限定，具体视实际情况而定。
综上所述，本申请实施例提供了一种三维存储器的沟道孔的制备方法，所述三维存储器的沟道孔的制备方法在对叠层结构进行刻蚀形成沟道孔的过程中，采取了分段刻蚀操作，即对叠层结构进行多次刻蚀，每次刻蚀仅刻蚀部分所述叠层结构，下一次刻蚀在上一次刻蚀形成的凹槽的基础上进行，避免了单次刻蚀形成沟道孔可能出现的顶端尺寸过大而底部尺寸过小的情况出现，有利于形成尺寸较为均一的沟道，从而有利于提升三维存储器的电学性能。
并且在相邻两段刻蚀操作之间还形成了覆盖所述沟道孔两侧暴露出的叠层结构的侧壁的保护层，以对叠层结构暴露在沟道孔的侧壁进行保护，避免下一次刻蚀对叠层结构的侧壁造成损坏的情况出现。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种三维存储器的沟道孔的制备方法，其特征在于，包括：
提供衬底，所述衬底表面具有叠层结构；
对所述叠层结构进行分段刻蚀操作，以形成多个贯穿所述叠层结构且暴露出所述衬底的沟道孔；
对所述叠层结构的每段刻蚀操作刻蚀掉所述衬底表面的沟道形成区域上的部分叠层结构；
相邻两段刻蚀操作之间还包括：
形成覆盖所述沟道孔两侧暴露出的叠层结构的侧壁的保护层。
2.根据权利要求1所述的方法，其特征在于，所述对所述叠层结构的每段刻蚀操作包括：
刻蚀掉所述衬底表面的沟道形成区域上所述叠层结构总厚度N分之一厚度的叠层结构，N等于对所述叠层结构进行的分段刻蚀操作的总次数。
3.根据权利要求2所述的方法，其特征在于，N＝2；所述对所述叠层结构进行分段刻蚀操作包括：
对所述叠层结构进行第一次刻蚀操作，以形成贯穿所述叠层结构总厚度二分之一的第一凹槽；
在所述第一凹槽两侧的叠层结构的侧壁表面形成所述保护层；
在所述第一凹槽中进行第二次刻蚀操作，以形成贯穿剩余所述叠层结构并暴露出所述衬底的第二凹槽；
在所述第二凹槽两侧的叠层结构的侧壁表面形成所述保护层；
所述第一凹槽和第二凹槽构成所述三维存储器的沟道孔。
4.根据权利要求3所述的方法，其特征在于，所述在所述第一凹槽中进行第二次刻蚀操作，以形成贯穿剩余所述叠层结构并暴露出所述衬底的第二凹槽包括：
在所述第一凹槽中进行第二次刻蚀操作，以形成贯穿剩余所述叠层结构以及部分所述衬底的第二凹槽。
5.根据权利要求2所述的方法，其特征在于，N＝3；所述对所述叠层结构进行分段刻蚀操作包括：
对所述叠层结构进行第一次刻蚀操作，以形成贯穿所述叠层结构总厚度三分之一的第一凹槽；
在所述第一凹槽两侧的叠层结构的侧壁表面形成所述保护层；
在所述第一凹槽中进行第二次刻蚀操作，以形成贯穿所述叠层结构剩余总厚度二分之一的第二凹槽；
在所述第二凹槽两侧的叠层结构的侧壁表面形成所述保护层；
在所述第二凹槽中进行第三次刻蚀操作，以形成贯穿剩余所述叠层结构并暴露出所述衬底的第三凹槽；
在所述第三凹槽两侧的叠层结构的侧壁表面形成所述保护层；
所述第一凹槽、第二凹槽和第三凹槽构成所述三维存储器的沟道孔。
6.根据权利要求5所述的方法，其特征在于，所述在所述第二凹槽中进行第三次刻蚀操作，以形成贯穿剩余所述叠层结构并暴露出所述衬底的第三凹槽包括：
在所述第二凹槽中进行第三次刻蚀操作，以形成贯穿剩余所述叠层结构以及部分所述衬底的第三凹槽。
7.根据权利要求1所述的方法，其特征在于，所述形成覆盖所述沟道两侧暴露出的叠层结构的侧壁的保护层包括：
形成覆盖所述沟道孔两侧暴露出的叠层结构的侧壁的多晶硅层。
CN201911100076.0A 2019-11-12 2019-11-12 一种三维存储器的沟道制备方法 Pending CN110808251A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911100076.0A CN110808251A (zh) 2019-11-12 2019-11-12 一种三维存储器的沟道制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911100076.0A CN110808251A (zh) 2019-11-12 2019-11-12 一种三维存储器的沟道制备方法

Publications (1)

Publication Number Publication Date
CN110808251A true CN110808251A (zh) 2020-02-18

Family

ID=69502190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911100076.0A Pending CN110808251A (zh) 2019-11-12 2019-11-12 一种三维存储器的沟道制备方法

Country Status (1)

Country Link
CN (1) CN110808251A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992910A (zh) * 2021-03-24 2021-06-18 长江存储科技有限责任公司 三维存储器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104364886A (zh) * 2012-07-10 2015-02-18 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
US20150085579A1 (en) * 2013-09-26 2015-03-26 Macronix International Co., Ltd. Contact structure and forming method
CN107658305A (zh) * 2017-08-31 2018-02-02 长江存储科技有限责任公司 一种半导体刻蚀方法及其形成结构
CN107994026A (zh) * 2017-11-16 2018-05-04 长江存储科技有限责任公司 一种在高深宽比沟道孔刻蚀中保护侧壁的工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104364886A (zh) * 2012-07-10 2015-02-18 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
US20150085579A1 (en) * 2013-09-26 2015-03-26 Macronix International Co., Ltd. Contact structure and forming method
CN107658305A (zh) * 2017-08-31 2018-02-02 长江存储科技有限责任公司 一种半导体刻蚀方法及其形成结构
CN107994026A (zh) * 2017-11-16 2018-05-04 长江存储科技有限责任公司 一种在高深宽比沟道孔刻蚀中保护侧壁的工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992910A (zh) * 2021-03-24 2021-06-18 长江存储科技有限责任公司 三维存储器及其制备方法

Similar Documents

Publication Publication Date Title
CN110767655B (zh) 三维存储器的制作方法
US9704816B1 (en) Active region structure and forming method thereof
CN109087916B (zh) 形成三维存储器的方法
CN109904165B (zh) 三维存储器的制造方法及三维存储器
CN110137177B (zh) 存储器及其形成方法
CN111211134A (zh) 一种3d存储器及其制造方法
CN109887917B (zh) 电子设备、三维存储器及其制作方法
CN111785725B (zh) 三维存储器的形成方法
CN110534527B (zh) 三维存储器及其形成方法
CN110676259B (zh) 三维存储结构及其制作方法
US20230056204A1 (en) Semiconductor structure and method for manufacturing same
CN108269805A (zh) 半导体存储装置以及其制作方法
CN107994027B (zh) 一种sono刻蚀中负载效应影响的减轻方法
CN107863350B (zh) 一种三维存储器及其制备方法
CN110808251A (zh) 一种三维存储器的沟道制备方法
TWI440138B (zh) 記憶體及其製作方法
CN111540749B (zh) 三维存储器及其形成方法
CN111430357A (zh) 三维存储器的形成方法
CN112038346B (zh) 三维存储器及三维存储器制作方法
US10002879B2 (en) Semiconductor structure having gate replacement and method for manufacturing the same
CN112201662B (zh) 一种nand阶梯结构的形成方法
CN111863826B (zh) 图形化掩膜的制作方法及三维nand存储器的制作方法
CN111276444B (zh) 3d nand的台阶结构的形成方法以及3d nand存储器及其制造方法
CN115036290A (zh) 半导体器件及其制备方法和三维存储器系统
US11315826B2 (en) Three dimensional memory device and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200218