CN110534527B - 三维存储器及其形成方法 - Google Patents
三维存储器及其形成方法 Download PDFInfo
- Publication number
- CN110534527B CN110534527B CN201910842224.XA CN201910842224A CN110534527B CN 110534527 B CN110534527 B CN 110534527B CN 201910842224 A CN201910842224 A CN 201910842224A CN 110534527 B CN110534527 B CN 110534527B
- Authority
- CN
- China
- Prior art keywords
- partition
- sub
- initial
- along
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及半导体制造技术领域,尤其涉及一种三维存储器及其形成方法。所述三维存储器的形成方法包括如下步骤:提供一衬底,所述衬底上具有堆叠层,所述堆叠层包括核心区域以及围绕所述核心区域外围分布的阶梯区域;形成若干分区阶梯结构区于所述阶梯区域;形成沿第一方向排列的多个子分区结构于所述分区阶梯结构区,多个所述子分区结构的高度沿所述第一方向渐变,所述第一方向为所述阶梯区域指向所述核心区域的方向。本发明能够减少掩模版的数量以及刻蚀的次数,从而简化三维存储器的制造工艺、降低三维存储器的制造成本。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种三维存储器及其形成方法。
背景技术
随着平面型闪存存储器的发展,半导体的生产工艺取得了巨大的进步。但是最近几年,平面型闪存的发展遇到了各种挑战:物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下,为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本,各种不同的三维(3D)闪存存储器结构应运而生,例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。
其中,3D NAND存储器以其小体积、大容量为出发点,将储存单元采用三维模式层层堆叠的高度集成为设计理念,生产出高单位面积存储密度,高效存储单元性能的存储器,已经成为新兴存储器设计和生产的主流工艺。但是,在现有的三维存储器中,台阶区域的制造流程较为复杂,需要用到较多次的掩膜工艺,制造成本也比较高昂。
因此,如何简化三维存储器的制造工艺,降低三维存储器的制造成本,是目前亟待解决的技术问题。
发明内容
本发明提供一种三维存储器及其形成方法,用于解决现有的三维存储器制造工艺复杂、制造成本较高的问题。
为了解决上述问题,本发明提供了一种三维存储器的形成方法,包括如下步骤:
提供一衬底,所述衬底上具有堆叠层,所述堆叠层包括核心区域以及围绕所述核心区域外围分布的阶梯区域;
形成若干分区阶梯结构区于所述阶梯区域;
形成沿第一方向排列的多个子分区结构于所述分区阶梯结构区,多个所述子分区结构的高度沿所述第一方向渐变,且每一所述子分区结构均包括多个高度不同的分区,每一所述分区包括沿所述第一方向延伸的多级阶梯,所述第一方向为所述阶梯区域指向所述核心区域的方向。
优选的,形成若干分区阶梯结构区于所述阶梯区域的具体步骤包括:
刻蚀所述阶梯区域,形成沿第二方向间隔排列的多个所述分区阶梯结构区,所述第二方向平行于所述衬底、且垂直于所述第一方向。
优选的,形成多个子分区结构于所述分区阶梯结构区的具体步骤包括:
刻蚀所述分区阶梯结构区,同时形成沿所述第一方向排列的多个高度相同的初始子分区结构,每一所述初始子分区结构包括多个初始分区,每一所述初始分区均包括沿所述第一方向延伸的多级阶梯。
优选的,在沿所述第一方向上,多个所述初始子分区结构的宽度相同。
优选的,所述初始子分区结构包括沿所述第一方向排列的第一初始分区和第二初始分区;
所述第一初始分区包括沿所述第一方向排列的多级阶梯,且所述第一初始分区中的多级阶梯的高度沿所述第一方向依次增大;
所述第二初始分区包括沿所述第一方向排列的多级阶梯,且所述第二初始分区中的多级阶梯的高度沿所述第一方向依次减小。
优选的,所述第一初始分区与所述第二初始分区关于所述分区阶梯结构区的中心对称分布。
优选的,形成沿第一方向排列的多个子分区结构于所述分区阶梯结构区的具体步骤还包括:
沿垂直于所述衬底的方向刻蚀每一所述初始子分区结构中的第一初始分区,使得每一所述初始子分区结构中的所述第一初始分区与所述第二初始分区的高度不同。
优选的,沿垂直于所述衬底的方向刻蚀每一所述初始子分区结构区中的第一初始分区之后,还包括:
沿垂直于所述衬底的方向刻蚀若干所述初始子分区结构,形成多个所述子分区结构,且多个所述子分区结构的高度沿所述第一方向依次增大。
为了解决上述问题,本发明还提供了一种三维存储器,包括:
衬底,所述衬底上具有堆叠层,所述堆叠层包括核心区域以及围绕所述核心区域外围分布的阶梯区域;
位于所述阶梯区域的若干分区阶梯结构区;
位于所述分区阶梯结构区内、且沿第一方向排列的多个子分区结构,多个所述子分区结构的高度沿所述第一方向渐变,且每一所述子分区结构均包括多个高度不同的分区,每一所述分区包括沿所述第一方向延伸的多级阶梯,所述第一方向为所述阶梯区域指向所述核心区域的方向。
优选的,若干个所述分区阶梯结构区沿第二方向间隔排列,所述第二方向平行于所述衬底、且垂直于所述第一方向。
优选的,多个所述子分区结构的高度沿所述第一方向依次增大。
优选的,所述分区内任意相邻两级阶梯之间的高度差相同;
相邻子分区结构之间的高度差大于任一所述分区内相邻两级阶梯之间的高度差。
优选的,所述子分区结构包括第一分区、以及位于所述第一分区靠近所述核心区域一侧的第二分区;所述第一分区中的多级阶梯的高度沿所述第一方向依次增大,所述第二分区中的多级阶梯的高度沿所述第一方向依次减小。
优选的,在沿所述第一方向上,所述第一分区的宽度与所述第二分区相同。
优选的,所述第一分区中阶梯的级数与所述第二分区中阶梯的级数相同。
优选的,在沿所述第一方向上,所述分区阶梯结构区中多个子分区结构的宽度均相同。
本发明提供的三维存储器及其形成方法,通过在一个分区阶梯结构区中形成沿阶梯区域指向核心区域的方向排列的多个子分区结构,并使得多个所述子分区结构的高度沿所述阶梯区域指向核心区域的方向递变,从而可以引出堆叠层中具有不同深度的栅层,一方面,提高了阶梯区域的利用率;另一方面,当形成具有相同数量的总的阶梯级数时,本发明能够减少掩模版的数量以及刻蚀的次数,从而简化三维存储器的制造工艺、降低三维存储器的制造成本。
附图说明
附图1是本发明具体实施方式中三维存储器的形成方法流程图;
附图2A-2D是本发明具体实施方式中在形成三维存储器的过程中主要的工艺截面示意图;
附图3是本发明具体实施方式的三维存储器中的分区阶梯结构区的配置方式示意图;
附图4是本发明具体实施方式中三维存储器的结构示意图。
具体实施方式
下面结合附图对本发明提供的三维存储器及其形成方法的具体实施方式做详细说明。
三维存储器通常包括衬底以及位于所述衬底上的堆叠层,所述堆叠层包括核心区域以及围绕所述核心区域设置的阶梯区域。所述核心区域用于信息的存储;所述阶梯区域位于所述堆叠层的端部,用于向所述核心区域传输控制信息,以实现信息在所述核心区域的读写。
传统的阶梯区域为单向阶梯结构。但是,随着三维存储器中堆叠层的层数不断增加,单向阶梯结构会导致阶梯区域面积的增加以及制造成本的急剧升高。基于此,分区阶梯结构(Staircase Divide Scheme,SDS)应运而生。分区阶梯结构是通过在阶梯区域形成复合台阶结构,例如以所述阶梯区域指向核心区域的方向为X方向,与衬底表面平行且与X方向垂直的方向为Y方向,所述分区阶梯结构就在通过在阶梯区域沿Y方向形成多个分区,从而减少阶梯区域的面积。
但是,针对当前在层数为32层、64层、96层或者128层的堆叠层中形成分区阶梯结构时,需要多次进行修整/刻蚀(Trim-Etch)工艺,这会导致三维存储器制造工艺的复杂度以及制造成本大幅度上升。
为了简化具有分区阶梯结构的三维存储器的制造工艺,降低三维存储器的制造成本,本具体实施方式提供了一种三维存储器的形成方法,附图1是本发明具体实施方式中三维存储器的形成方法流程图,附图2A-2D是本发明具体实施方式中在形成三维存储器的过程中主要的工艺截面示意图。本具体实施方式中所述的三维存储器可以是但不限于3DNAND存储器。如图1、图2A-图2D所示,本具体实施方式提供的三维存储器的形成方法,包括如下步骤:
步骤S11,提供一衬底20,所述衬底20上具有堆叠层21,所述堆叠层21包括核心区域CA以及围绕所述核心区域CA外围分布的阶梯区域SS,如图2A所示。
具体来说,具体来说,所述衬底20可以是Si衬底、Ge衬底、SiGe衬底、SOI(SiliconOn Insulator,绝缘体上硅)衬底或GOI(Germanium On Insulator,绝缘体上锗)衬底等。在本具体实施方式中,所述衬底20优选为硅衬底,用于支撑在其上的器件结构。所述堆叠层21包括沿垂直于所述衬底20的方向(即图2A中的Z轴方向)交替堆叠的层间绝缘层和牺牲层。所述堆叠层21的堆叠层数本领域技术人员可以根据实际需要进行选择,例如32层、64层、128层或者其他层数。一般来说,堆叠层数越多,三维存储器的集成度越高。所述层间绝缘层的材料可以是但不限于氧化物材料,所述牺牲层的材料可以是但不限于氮化物材料。
步骤S12,形成若干分区阶梯结构区SDS于所述阶梯区域SS,如图2A所示。
步骤S13,形成沿第一方向排列的多个子分区结构于所述分区阶梯结构区SDS,多个所述子分区结构的高度沿所述第一方向渐变,且每一所述子分区结构均包括多个高度不同的分区,每一所述分区包括沿所述第一方向延伸的多级阶梯,所述第一方向为所述阶梯区域SS指向所述核心区域CA的方向,如图2D所示。
优选的,形成若干分区阶梯结构区SDS于所述阶梯区域SS的具体步骤包括:
刻蚀所述阶梯区域SS,形成沿第二方向间隔排列的多个所述分区阶梯结构区SDS,所述第二方向平行于所述衬底20、且垂直于第一方向。
具体来说,在采用光刻工艺形成所述分区阶梯结构区SDS的同时,还可以同步对所述阶梯区域SS靠近所述核心区域CA的部分进行刻蚀,形成顶部选择栅TSG(Top SelectedGate)区。
在图2A中,所述第一方向为X轴正方向,所述第二方向为Y轴方向,垂直于所述衬底20的方向为Z轴方向。通过对所述阶梯区域SS进行刻蚀,可以形成沿Y轴方向依次排布的多个分区阶梯结构区SDS(图2A中仅示出了一个分区阶梯结构区SDS),且相邻分区阶梯结构区SDS之间隔开预定距离,每个所述分区阶梯结构区SDS的形状可以为沿所述第一方向延伸的长条形。
本具体实施方式中对每个所述分区阶梯结构区SDS沿Y轴方向的延伸形状没有限定,例如每个所述分区阶梯结构区SDS沿Y轴方向的延伸形状可以为平板状、也可以为阶梯状,本领域技术人员可以根据实际需要进行选择。
附图3是本发明具体实施方式的三维存储器中的分区阶梯结构区的配置方式示意图。所述核心区域CA包括呈阵列排布的多个块存储区(Block),构成大尺寸块状区域GB(Giant Block)。在本具体实施方式中,可以针对每一所述块存储区配置一分区阶梯结构区SDS,例如针对块存储区Block n、Block n+1、……、Block N一一设置一个与其对应的分区阶梯结构区SDS。在其他具体实施方式中,针对多个块存储区配置一个所述分区阶梯结构区SDS。
优选的,形成多个子分区结构于所述分区阶梯结构区SDS的具体步骤包括:
刻蚀所述分区阶梯结构区SDS,同时形成沿所述第一方向排列的多个高度相同的初始子分区结构,每一所述初始子分区结构包括多个分区,每一所述分区均包括沿所述第一方向延伸的多级阶梯,如图2B所示。
本具体实施方式中所述的“多个”是指两个或者两个以上。以下以所述分区阶梯结构区SDS中包括三个初始子分区结构为例进行说明。如图2B所示,经过刻蚀,形成沿X轴正方向依次排列的第一初始子分区结构D1、第二初始子分区结构D2和第三初始子分区结构D3,且所述第一初始子分区结构D1、所述第二初始子分区结构D2和所述第三初始子分区结构D3均包括沿X轴方向排布的多级阶梯。
同一所述分区阶梯结构区SDS中的多个所述初始子分区结构沿X轴方向的宽度可以相同、也可以不同,本领域技术人员可以根据实际需要进行设置。为了进一步简化所述三维存储器的制造工艺,优选的,在沿所述第一方向上,多个所述初始子分区结构的宽度相同。
优选的,所述初始子分区结构包括沿所述第一方向排列的第一初始分区和第二初始分区;
所述第一初始分区包括沿所述第一方向排列的多级阶梯,且所述第一初始分区中的多级阶梯的高度沿所述第一方向依次增大;
所述第二初始分区包括沿所述第一方向排列的多级阶梯,且所述第二初始分区中的多级阶梯的高度沿所述第一方向依次减小。
本具体实施方式中阶梯的高度是指,阶梯的顶面与所述衬底10表面之间的垂直距离,即所述阶梯的顶面在Z轴方向上与所述衬底10之间的距离。以下以所述第一初始子分区结构D1为例进行说明。如图2B所示,所述第一初始子分区结构D1包括第一初始分区E1和第二初始分区E2。所述第一初始分区E1和所述第二初始分区E2均包括沿X轴正方向延伸的多级阶梯,且相邻两级阶梯中较靠近所述衬底10的阶梯沿X轴负方向突出于另一级阶梯。所述第一初始分区E1中的多级阶梯的高度沿X轴正方向依次增大,所述第二初始分区E2中的多级阶梯的高度沿X轴正方向依次减小。所述第二初始子分区结构D2、所述第三初始子分区结构D3的具体结构可以所述第一初始子分区结构D1相同。
优选的,所述第一初始分区与所述第二初始分区关于所述分区阶梯结构区SDS的中心对称分布。
为了简化制造工艺,针对同一初始子分区结构内的所有初始分区,其阶梯级数均相等,例如:所述第一初始子分区结构D1中的所述第一初始分区E1与所述第二初始分区E2中的阶梯级数相等。具体来说,可以采用修整/刻蚀(Trim-Etch)工艺同时形成所述第一初始分区E1和所述第二初始分区E2。举例来说:首先,于所述第一初始子分区结构D1、所述第二初始子分区结构D2和所述第三初始子分区结构D3表面一一覆盖光刻胶;然后,对所述第一初始子分区结构D1、所述第二初始子分区结构D2和所述第三初始子分区结构D3同步进行第一次刻蚀,于每一初始子分区结构中的第一初始分区和第二初始分区同步形成第一级阶梯;之后,通过氧气灼烧等方式使得每一所述光刻胶沿X轴方向的两侧边缘分别向与其覆盖的初始子分区结构的中心的方向缩减一个阶梯宽度;接着,对各初始子分区结构同步进行第二次刻蚀,于每一初始子分区结构中的第一初始分区和第二初始分区同步形成第二级阶梯,所述第二级阶梯的高度大于所述第一级阶梯;之后,通过氧气灼烧等方式使得每一所述光刻胶沿X轴方向的两侧边缘分别向与其覆盖的初始子分区结构的中心的方向缩减一个阶梯宽度之后,对所述第一初始子分区结构D1、所述第二初始子分区结构D2和所述第三初始子分区结构D3同步进行第三次刻蚀,于每一初始子分区结构中的第一初始分区和第二初始分区同步形成第三级阶梯,所述第三级阶梯的高度大于所述第二级阶梯。通过多次重复上述光刻胶缩减、刻蚀步骤,于每个初始子分区结构的第一初始分区和第二初始分区中均形成沿X轴方向排布的多级阶梯。
在本步骤中,由于所述分区阶梯结构区中的多个所述初始子分区结构是同步进行刻蚀的,因此,多个所述初始子分区结构沿Z轴方向上的高度均相同,例如所述第一初始子分区结构D1、所述第二初始子分区结构D2和所述第三初始子分区结构D3的高度均相同。
优选的,形成多个子分区结构于所述分区阶梯结构区的具体步骤还包括:
沿垂直于所述衬底的方向刻蚀每一所述初始子分区结构中的第一初始分区,使得每一所述初始子分区结构中的所述第一初始分区与所述第二初始分区的高度不同,如图2C所示。
举例来说,通过采用切刻蚀(Chop Etch)工艺,即沿Z轴方向刻蚀预定层数的所述第一初始子分区结构D1中的第一初始分区E1,刻蚀高度可以根据实际需要进行选择,使得在所述第一初始子分区结构D1中的第一初始分区E1的高度小于第二初始分区E2。所述第二初始子分区结构D2、所述第三初始子分区结构D3与也可以采用切刻蚀工艺与所述第一初始子分区结构D1同步进行处理。
优选的,沿垂直于所述衬底的方向刻蚀每一所述初始子分区结构中的第一初始分区之后,还包括:
沿垂直于所述衬底的方向刻蚀若干所述初始子分区结构,形成多个所述子分区结构,且多个所述子分区结构的高度沿所述第一方向依次增大,如图2D所示。
图2D是本具体实施方式最终形成的三维存储器的一个示例。如图2D所示,所述分区阶梯结构区SDS包括沿X轴正方向排列的所述第一子分区结构S1、第二子分区结构S2和第三子分区结构S3,且所述第一子分区结构S1沿Z轴方向上的高度小于所述第二子分区结构S2、所述第二分子分区结构S2沿Z轴方向上的高度小于所述第三子分区结构S3。所述第一子分区结构S1、所述第二子分区结构S2和所述第三子分区结构S3均包括高度不同的两个部分,例如:所述第一子分区结构S1包括第一分区G1和第二分区G2,所述第一分区G1的高度小于所述第二分区G2,且所述第一分区G1和所述第二分区G2均包括沿X轴方向排列的多级阶梯;所述第一分区G1中的多级阶梯的高度沿X轴正方向依次升高,所述第二分区G2中的多级阶梯的高度沿X轴正方向依次降低。
多个子分区结构的高度沿所述第一方向依次增大是指,相邻两个子分区结构中,较靠近所述核心区域CA的子分区结构中任一级阶梯的高度均高于较远离所述核心区域CA的子分区结构中的任一级阶梯的高度。所述分区阶梯结构区SDS中不存在沿Z轴方向上的高度相同的两级阶梯,即所述分区阶梯结构区SDS中所有阶梯沿Z轴方向上的高度均不同,以便于后续与金属接触线连接。
通过在一个所述分区阶梯结构区中形成沿Z轴方向高度互不相同的多个子分区结构,例如图2D中示出了三个高度互不相同的子分区结构,即第一子分区结构S1、第二子分区结构S2和第三子分区结构S3,使得在一个所述分区阶梯结构区中能够引出的栅极层的数目成倍的增加,提高了所述阶梯区域的利用率。而且,在本具体实施方式中,仅进行了一次修整/刻蚀步骤,简化了三维存储器的制造步骤,节省了制造成本。
不仅如此,本具体实施方式还提供了一种三维存储器,附图4是本发明具体实施方式中三维存储器的结构示意图。本具体实施方式提供的三维存储器可以采用如图1、图2A-图2D和图3所示的方法形成。本具体实施方式中所述的三维存储器可以是但不限于3D NAND存储器。如图1、图2A-图2D、图3-图4所示,本具体实施方式提供的三维存储器,包括:
衬底20,所述衬底20上具有堆叠层21,所述堆叠层21包括核心区域CA以及围绕所述核心区域CA外围分布的阶梯区域SS;
位于所述阶梯区域SS的若干分区阶梯结构区SDS;
位于所述分区阶梯结构区SDS内、且沿第一方向排列的多个子分区结构,多个所述子分区结构的高度沿所述第一方向渐变,且每一所述子分区结构均包括多个高度不同的分区,每一所述分区包括沿所述第一方向延伸的多级阶梯,所述第一方向为所述阶梯区域SS指向所述核心区域CA的方向。
优选的,若干个所述分区阶梯结构区SDS沿第二方向间隔排列,所述第二方向平行于所述衬底20、且垂直于所述第一方向。
优选的,多个所述子分区结构的高度沿所述第一方向依次增大。
优选的,所述分区内任意相邻两级阶梯之间的高度差相同;
相邻子分区结构之间的高度差大于任一所述分区内相邻两级阶梯之间的高度差。
优选的,所述子分区结构包括第一分区G1、以及位于所述第一分区G1靠近所述核心区域CA一侧的第二分区G2;所述第一分区G1中的多级阶梯的高度沿所述第一方向依次增大,所述第二分区G2中的多级阶梯的高度沿所述第一方向依次减小。
优选的,在沿所述第一方向上,所述第一分区的宽度与所述第二分区相同。
优选的,所述第一分区G1中阶梯的级数与所述第二分区G2中阶梯的级数相同。
优选的,所述第一分区G1中阶梯的级数与所述第二分区G2中阶梯的级数不同。
优选的,在沿所述第一方向上,所述分区阶梯结构区SDS中多个子分区结构的宽度均相同。
本具体实施方式提供的三维存储器及其形成方法,通过在一个分区阶梯结构区中形成沿阶梯区域指向核心区域的方向排列的多个子分区结构,并使得多个所述子分区结构的高度沿所述阶梯区域指向核心区域的方向递变,从而可以引出堆叠层中具有不同深度的栅层,一方面,提高了阶梯区域的利用率;另一方面,当形成具有相同数量的总的阶梯级数时,本发明能够减少掩模版的数量以及刻蚀的次数,从而简化三维存储器的制造工艺、降低三维存储器的制造成本。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (14)
1.一种三维存储器的形成方法,其特征在于,包括如下步骤:
提供一衬底,所述衬底上具有堆叠层,所述堆叠层包括核心区域以及围绕所述核心区域外围分布的阶梯区域;
形成若干分区阶梯结构区于所述阶梯区域;
形成沿第一方向排列的多个子分区结构于同一个所述分区阶梯结构区内,多个所述子分区结构的高度沿所述第一方向渐变,且每一所述子分区结构均包括多个高度不同、且沿所述阶梯区域指向所述核心区域的方向依次排布的分区,每一所述分区包括沿所述第一方向延伸的多级阶梯,所述第一方向为所述阶梯区域指向所述核心区域的方向;
其中,形成沿第一方向排列的多个子分区结构于同一个所述分区阶梯结构区的具体步骤包括:
刻蚀所述分区阶梯结构区,于同一个所述分区阶梯结构区内同时形成沿所述第一方向排列的多个高度相同的初始子分区结构,每一所述初始子分区结构包括高度相同的第一初始分区和第二初始分区,所述第一初始分区和所述第二初始分区均包括沿所述第一方向延伸的多级阶梯,且所述第一初始分区中的多级阶梯的高度沿所述第一方向依次升高,所述第二初始分区中的多级阶梯的高度沿所述第一方向依次降低;
采用切刻蚀工艺沿垂直于所述衬底的方向同时刻蚀同一个所述分区阶梯结构区内的每一所述初始子分区结构中的第一初始分区,以同时使得位于同一个所述分区阶梯结构区中所有所述初始子分区结构中的所述第一初始分区的高度小于所述第二初始分区的高度;
沿垂直于所述衬底的方向刻蚀若干所述初始子分区结构,同时形成多个所述子分区结构。
2.根据权利要求1所述的三维存储器的形成方法,其特征在于,形成若干分区阶梯结构区于所述阶梯区域的具体步骤包括:
刻蚀所述阶梯区域,形成沿第二方向间隔排列的多个所述分区阶梯结构区,所述第二方向平行于所述衬底、且垂直于所述第一方向。
3.根据权利要求1所述的三维存储器的形成方法,其特征在于,在沿所述第一方向上,多个所述初始子分区结构的宽度相同。
4.根据权利要求1所述的三维存储器的形成方法,其特征在于,所述第一初始分区包括沿所述第一方向排列的多级阶梯,且所述第一初始分区中的多级阶梯的高度沿所述第一方向依次增大;
所述第二初始分区包括沿所述第一方向排列的多级阶梯,且所述第二初始分区中的多级阶梯的高度沿所述第一方向依次减小。
5.根据权利要求4所述的三维存储器的形成方法,其特征在于,所述第一初始分区与所述第二初始分区关于所述分区阶梯结构区的中心对称分布。
6.根据权利要求1所述的三维存储器的形成方法,其特征在于,多个所述子分区结构的高度沿所述第一方向依次增大。
7.一种三维存储器,采用如权利要求1所述的三维存储器的形成方法形成,其特征在于,所述三维存储器包括:
衬底,所述衬底上具有堆叠层,所述堆叠层包括核心区域以及围绕所述核心区域外围分布的阶梯区域,所述核心区域包括呈阵列排布的多个块存储区;
位于所述阶梯区域的若干分区阶梯结构区,且针对每一所述块存储区配置一个所述分区阶梯结构区或者针对多个所述块存储区配置一个所述分区阶梯结构区;
位于所述分区阶梯结构区内、且沿第一方向排列的多个子分区结构,多个所述子分区结构的高度沿所述第一方向渐变,且每一所述子分区结构均包括多个高度不同的分区,每一所述分区包括沿所述第一方向延伸的多级阶梯,所述第一方向为所述阶梯区域指向所述核心区域的方向。
8.根据权利要求7所述的三维存储器,其特征在于,若干个所述分区阶梯结构区沿第二方向间隔排列,所述第二方向平行于所述衬底、且垂直于所述第一方向。
9.根据权利要求7所述的三维存储器,其特征在于,多个所述子分区结构的高度沿所述第一方向依次增大。
10.根据权利要求7所述的三维存储器,其特征在于,所述分区内任意相邻两级阶梯之间的高度差相同;
相邻子分区结构之间的高度差大于任一所述分区内相邻两级阶梯之间的高度差。
11.根据权利要求9所述的三维存储器,其特征在于,所述子分区结构包括第一分区、以及位于所述第一分区靠近所述核心区域一侧的第二分区;所述第一分区中的多级阶梯的高度沿所述第一方向依次增大,所述第二分区中的多级阶梯的高度沿所述第一方向依次减小。
12.根据权利要求11所述的三维存储器,其特征在于,在沿所述第一方向上,所述第一分区的宽度与所述第二分区相同。
13.根据权利要求11所述的三维存储器,其特征在于,所述第一分区中阶梯的级数与所述第二分区中阶梯的级数相同。
14.根据权利要求7所述的三维存储器,其特征在于,在沿所述第一方向上,所述分区阶梯结构区中多个子分区结构的宽度均相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910842224.XA CN110534527B (zh) | 2019-09-06 | 2019-09-06 | 三维存储器及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910842224.XA CN110534527B (zh) | 2019-09-06 | 2019-09-06 | 三维存储器及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110534527A CN110534527A (zh) | 2019-12-03 |
CN110534527B true CN110534527B (zh) | 2022-07-12 |
Family
ID=68667582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910842224.XA Active CN110534527B (zh) | 2019-09-06 | 2019-09-06 | 三维存储器及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110534527B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111162083B (zh) * | 2020-01-02 | 2022-12-02 | 长江存储科技有限责任公司 | 半导体结构、三维存储器及制备方法 |
KR20240095301A (ko) * | 2020-03-23 | 2024-06-25 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 3차원 메모리 디바이스의 계단실 구조 및 그 형성 방법 |
CN114586153A (zh) * | 2020-03-23 | 2022-06-03 | 长江存储科技有限责任公司 | 在三维存储器件中的阶梯结构及用于形成其的方法 |
EP3966865A4 (en) * | 2020-03-23 | 2022-08-03 | Yangtze Memory Technologies Co., Ltd. | STAIRCASE STRUCTURE IN A THREE-DIMENSIONAL MEMORY DEVICE AND FORMING METHOD THEREOF |
WO2021226979A1 (en) * | 2020-05-15 | 2021-11-18 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional nand memory device and method of forming the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106409811A (zh) * | 2015-07-31 | 2017-02-15 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
CN107579015A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 3d nand存储器阶梯结构关键尺寸的量测方法 |
CN109671714A (zh) * | 2018-11-30 | 2019-04-23 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
CN109952644A (zh) * | 2019-01-31 | 2019-06-28 | 长江存储科技有限责任公司 | 三维存储器件中的阶梯形成 |
-
2019
- 2019-09-06 CN CN201910842224.XA patent/CN110534527B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106409811A (zh) * | 2015-07-31 | 2017-02-15 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
CN107579015A (zh) * | 2017-08-31 | 2018-01-12 | 长江存储科技有限责任公司 | 3d nand存储器阶梯结构关键尺寸的量测方法 |
CN109671714A (zh) * | 2018-11-30 | 2019-04-23 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
CN109952644A (zh) * | 2019-01-31 | 2019-06-28 | 长江存储科技有限责任公司 | 三维存储器件中的阶梯形成 |
Also Published As
Publication number | Publication date |
---|---|
CN110534527A (zh) | 2019-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110534527B (zh) | 三维存储器及其形成方法 | |
CN110444544B (zh) | 三维存储器及其形成方法 | |
CN111554688B (zh) | 三维存储器件及其制作方法 | |
CN109983577B (zh) | 用于三维存储器的具有多重划分的阶梯结构 | |
CN107818980B (zh) | 有源区域结构以及其形成方法 | |
JP7132142B2 (ja) | 半導体記憶装置の製造方法 | |
CN103426809B (zh) | 一种基于自对准双图案的半导体制造方法 | |
EP3240028B1 (en) | Contact pad structure and method for fabricating the same | |
CN109496354A (zh) | 形成三维存储器设备的多分区阶梯结构的方法 | |
CN109904165B (zh) | 三维存储器的制造方法及三维存储器 | |
CN109671714B (zh) | 三维存储器及其制造方法 | |
CN108878428B (zh) | 形成三维存储器中阶梯结构及其分区的方法及阶梯结构 | |
CN108711572A (zh) | 三维存储器及其制造方法 | |
CN112185967B (zh) | 一种三维存储器及其制作方法 | |
CN110729296A (zh) | 三维存储器及其形成方法 | |
US10636699B2 (en) | Method of manufacturing 3-D semiconductor device | |
CN111373531B (zh) | 用于三维存储器的阶梯结构 | |
TWI440138B (zh) | 記憶體及其製作方法 | |
CN208753319U (zh) | 三维存储器 | |
TWI483385B (zh) | 半導體結構製造方法及製成之結構 | |
CN112201662B (zh) | 一种nand阶梯结构的形成方法 | |
CN110808251A (zh) | 一种三维存储器的沟道制备方法 | |
CN103904031A (zh) | 半导体结构制造方法及制成的结构 | |
CN105990103A (zh) | 半导体结构的制造方法 | |
US11688761B2 (en) | Multilayer capacitive element having aspect ratio modulation structure and design method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |