CN103681231A - 于基底中形成图案的方法 - Google Patents

于基底中形成图案的方法 Download PDF

Info

Publication number
CN103681231A
CN103681231A CN201210320119.8A CN201210320119A CN103681231A CN 103681231 A CN103681231 A CN 103681231A CN 201210320119 A CN201210320119 A CN 201210320119A CN 103681231 A CN103681231 A CN 103681231A
Authority
CN
China
Prior art keywords
substrate
pattern
mask layer
clearance wall
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210320119.8A
Other languages
English (en)
Other versions
CN103681231B (zh
Inventor
蒋汝平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201210320119.8A priority Critical patent/CN103681231B/zh
Publication of CN103681231A publication Critical patent/CN103681231A/zh
Application granted granted Critical
Publication of CN103681231B publication Critical patent/CN103681231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种于基底中形成图案的方法，其是先提供具有图案区域的基底。然后，在图案区域中，于基底上形成多个条状掩模层。在这些条状掩模层中，至少两个相邻的条状掩模层分别具有突出部，且这两个突出部面向彼此。接着，于条状掩模层的侧壁上形成间隙壁，其中间隙壁的厚度大于两个突出部之间的距离的一半。而后，移除条状掩模层。继之，以间隙壁为掩模，进行蚀刻工艺，以于基底中形成沟渠。之后，于沟渠中填入材料。本发明可有效地降低生产成本以及减少工艺步骤。

Description

于基底中形成图案的方法
技术领域
本发明涉及一种半导体工艺，且特别涉及一种于基底中形成图案的方法。
背景技术
一般来说，于基底中形成图案的方法通常是先于基底上形成图案化掩模层。然后，以图案化掩模层为掩模，进行蚀刻工艺，以于基底中形成沟渠。之后，于沟渠中填入欲形成的图案的材料。
随着元件缩小化与集成化的趋势，线宽（line width）与间距（space）的尺寸随之缩小，因此欲以上述方法来形成具有所要的线宽与间距的图案是相当困难的。因此，目前发展出了二次图案化（double patterning）方法。
图1A至图1D为公知二次图案化方法的流程剖面图。首先，请参照图1A，于基底10上形成图案化光阻层12。图案化光阻层102具有线宽与间距比为1:3的图案。然后，请参照图1B，于图案化光阻层12的侧壁上形成间隙壁14。间隙壁14的厚度与图案化光阻层12的线宽相等。接着，请参照图1C，移除图案化光阻层12。然后，请参照图1D，以间隙壁14为掩模进行蚀刻工艺，以于基底10中形成沟渠16。之后，请参照图1E，于沟渠16中填入导体材料18。如此一来，即可于基底10中形成线宽与间距比为1:1的导体图案（俯视图如图2所示）。
在上述方法中，由于图案化光阻层12具有线宽与间距比为1:3的图案，因此即使元件尺寸继续缩小，仍可容易地形成图案化光阻层12，进而容易地形成线宽与间距比为1:1的导体图案。
在一些特殊的需求中，需要对上述的导体图案进行修改，例如使导体图案中的一条导体层断开（cutted）。举例来说，若需使图2中的一条导体层于方框20处断开，则在进行图1Ｃ所述的蚀刻工艺之前，必须在图1Ｂ中于对应方框20的位置形成掩模层22，以避免在蚀刻工艺之后于方框20处的基底10中形成沟渠16。如此一来，在沟渠16中填入导体材料18之后，即可形成具有断开图案（cut pattern）的导体图案。
然而，由于在制作掩模层22时必须多使用一道光罩，因而导致生产成本的提高。此外，对于持续缩小的线宽来说，制作掩模层22也是非常困难的。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种于基底中形成图案的方法，其可有效地降低生产成本以及减少工艺步骤。
本发明提出一种于基底中形成图案的方法，其是先提供具有图案区域的基底。然后，在图案区域中，于基底上形成多个条状掩模层。在这些条状掩模层中，至少两个相邻的条状掩模层分别具有突出部，且这两个突出部面向彼此。接着，于条状掩模层的侧壁上形成间隙壁，其中间隙壁的厚度大于两个突出部之间的距离的一半。而后，移除条状掩模层。继之，以间隙壁为掩模，进行蚀刻工艺，以于基底中形成沟渠。之后，于沟渠中填入材料。
依照本发明实施例所述的于基底中形成图案的方法，上述的条状掩模层的材料例如为光阻或碳。
依照本发明实施例所述的于基底中形成图案的方法，在蚀刻工艺中，上述的间隙壁的蚀刻速率小于基底的蚀刻速率。
依照本发明实施例所述的于基底中形成图案的方法，上述的材料例如为导体材料，且基底例如为介电基底。
依照本发明实施例所述的于基底中形成图案的方法，上述的材料例如为介电材料与形成于介电材料上的导体材料，且基底例如为硅基底。
依照本发明实施例所述的于基底中形成图案的方法，上述在形成间隙壁之后以及移除条状掩模层之前，还包括在图案区域外形成块状掩模层，其中块状掩模层邻近条状掩模层的末端且覆盖位于条状掩模层的末端处的部分间隙壁。
本发明的有益效果在于，基于上述，本发明先于基底上形成条状掩模层且至少两条相邻的条状掩模层分别具有突出部，然后于条状掩模层的侧壁上形成间隙壁且使间隙壁的厚度大于两个突出部之间的距离的一半，因此两个突出部之间的基底可被间隙壁覆盖而不会暴露出来。因此，在进行蚀刻工艺之后，两个突出部之间的基底中不会形成有沟渠。如此一来，后续于基底中所形成的图案在两个突出部之间的区域即可具有所需的断开部分，而不需使用额外的光罩来定义保护两个突出部之间的基底的掩模层。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1E为公知二次图案化方法的流程剖面图。
图2为图1E的俯视示意图。
图3A至图3D为依照本发明实施例所绘示的于基底中形成图案的方法的俯视示意图。
图4A至图4D为沿图3A至图3D中的I-I'剖线所绘示的剖面示意图。
图5A至图5D为沿图3A至图3D中的II-II'剖线所绘示的剖面示意图。
其中，附图标记说明如下：
10、100：基底
12：图案化光阻层
14、104：间隙壁
16、108：沟渠
18：导体材料
20：方框
22：掩模层
100a：图案区域
102：条状掩模层
102a：突出部
106：块状掩模层
110：导体层
具体实施方式
图3A至图3D为依照本发明实施例所绘示的于基底中形成图案的方法的俯视示意图。图4A至图4D为沿图3A至图3D中的I-I'剖线所绘示的剖面示意图。图5A至图5D为沿图3A至图3D中的II-II'剖线所绘示的剖面示意图。
首先，请同时参照图3A、图4A与图5A，提供具有图案区域100a的基底100。在本实施例中，基底100例如为介电基底，其可以是形成于半导体晶圆上的介电层或其他结构中的介电层。图案区域100a例如是在基底100中用以布线的区域。然后，在图案区域100a中，于基底100上形成多个条状掩模层102。条状掩模层102的材料例如为光阻或碳。此外，在这些条状掩模层102中，至少两条相邻的条状掩模层102分别具有突出部102a，且这两个突出部102a面向彼此。在本实施例中，绘示出三条条状掩模层102，且最左边的两条相邻的条状掩模层102分别具有突出部102a，但本发明并不限于此，本领域技术人员可视实际需求而在数量上作任何变更。
然后，请同时参照图3B、图4B与图5B，于条状掩模层102的侧壁上形成间隙壁104。间隙壁104可在蚀刻工艺中具有小于基底100的蚀刻速率。因此，在后续的蚀刻工艺中，间隙壁104可作为蚀刻基底100时的蚀刻掩模。间隙壁104的材料例如为氧化物。此外，间隙壁104的厚度大于两个突出部102a之间的距离的一半。如此一来，至少在两个突出部102a之间的区域会被间隙壁104填满，亦即至少在两个突出部102a之间的基底100不会被暴露出来。另外，在本实施例中，在形成间隙壁104之后，于图案区域100a外形成块状掩模层106。块状掩模层106邻近条状掩模层102的末端，且覆盖位于条状掩模层102的末端处的部分间隙壁104。块状掩模层106用以避免图案区域100a外的基底100在后续的蚀刻工艺中被蚀刻。
由于在上述步骤中两个突出部102a之间的区域已被间隙壁104填满，因此不需额外使用一道光罩来定义出用以覆盖两个突出部102a之间的基底100的掩模层，因而减少了工艺步骤以及降低了生产成本。
接着，请同时参照图3C、图4C与图5C，移除条状掩模层102，暴露出部分基底100。然后，以间隙壁104以及块状掩模层106为掩模，进行蚀刻工艺，以于基底100中形成沟渠108。特别一提的是，在本实施例中，由于两个突出部102a之间具有间隙壁104，因此在进行蚀刻时，两个突出部102a之间的基底100不会被蚀刻，亦即两个突出部102a之间不会形成有沟渠108。
之后，请同时参照图3D、图4D与图5D，于沟渠108中填入材料。在本实施例中，填入沟渠108中的材料例如为导体材料。也就是说，在沟渠108中填入导体材料之后，形成了条状的导体层110，其可作为线路层之用。于沟渠108中填入材料的方法例如是先于整个基底100上涂布材料并使材料填满沟渠108，然后进行平坦化工艺（例如化学机械研磨工艺）来移除沟渠108外的材料。特别一提的是，由于两个突出部102a之间的基底100中不具有沟渠108，因此在沟渠108中填入导体材料之后，两个突出部102a之间的区域不会形成有导体层110。换句话说，在本实施例中，部分的条状的导体层110可以具有断开部分。如图3D所示，左边第二条的导体层110具有断开部分110a。
在本实施例中，由于仅两条相邻的条状掩模层分别具有突出部（图3A至图3B最左边的两条条状掩模层102），因此仅形成了一条具有断开部分的导体层。然而，本发明并不以此为限，本领域技术人员可依据上述方法形成多条具有断开部分的导体层。
另外一提的是，本实施例中，基底100为介电基底，且填入沟渠108中的材料为导体材料，但本发明并不限于此。在另一实施例中，基底100也可以是硅基底（例如半导体晶圆），而填入沟渠108中的材料则为介电材料与形成于介电材料上的导体材料。也就是说，沟渠108中可以形成有晶体管的栅极绝缘层（介电材料）与栅极（导体材料）。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (8)

1.一种于基底中形成图案的方法，包括：
提供具有图案区域的基底；
在所述图案区域中，于所述基底上形成多个条状掩模层，在所述条状掩模层中，至少两个相邻的所述条状掩模层分别具有突出部，且所述突出部面向彼此；
于所述条状掩模层的侧壁上形成间隙壁，其中所述间隙壁的厚度大于两个所述突出部之间的距离的一半；
移除所述条状掩模层；
以所述间隙壁为掩模，进行蚀刻工艺，以于所述基底中形成沟渠；以及
于沟渠中填入材料。
2.如权利要求1所述的于基底中形成图案的方法，其中所述条状掩模层的材料包括光阻或碳。
3.如权利要求1所述的于基底中形成图案的方法，其中在所述蚀刻工艺中所述间隙壁的蚀刻速率小于所述基底的蚀刻速率。
4.如权利要求1所述的于基底中形成图案的方法，其中所述材料包括导体材料。
5.如权利要求4所述的于基底中形成图案的方法，其中所述基底包括介电基底。
6.如权利要求1所述的于基底中形成图案的方法，其中所述材料包括介电材料与形成于所述介电材料上的导体材料。
7.如权利要求6所述的于基底中形成图案的方法，其中所述基底包括硅基底。
8.如权利要求1所述的于基底中形成图案的方法，其中在形成所述间隙壁之后以及移除所述条状掩模层之前，还包括在所述图案区域外形成块状掩模层，其中所述块状掩模层邻近所述条状掩模层的末端且覆盖位于所述条状掩模层的末端处的部分所述间隙壁。
CN201210320119.8A 2012-09-03 2012-09-03 于基底中形成图案的方法 Active CN103681231B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210320119.8A CN103681231B (zh) 2012-09-03 2012-09-03 于基底中形成图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210320119.8A CN103681231B (zh) 2012-09-03 2012-09-03 于基底中形成图案的方法

Publications (2)

Publication Number Publication Date
CN103681231A true CN103681231A (zh) 2014-03-26
CN103681231B CN103681231B (zh) 2016-08-03

Family

ID=50318446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210320119.8A Active CN103681231B (zh) 2012-09-03 2012-09-03 于基底中形成图案的方法

Country Status (1)

Country Link
CN (1) CN103681231B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111755423A (zh) * 2019-03-28 2020-10-09 华邦电子股份有限公司 埋入式字线结构
CN111788327A (zh) * 2018-02-27 2020-10-16 夏普株式会社 成膜用掩模以及使用其之显示装置的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100178769A1 (en) * 2009-01-09 2010-07-15 Lam Research Corporation Spacer formation for array double patterning
US20120091592A1 (en) * 2010-10-19 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Double Patterning Technology Using Single-Patterning-Spacer-Technique
US20120156876A1 (en) * 2010-12-17 2012-06-21 Tung-Sheng Chen Self-aligned nand flash select-gate wordlines for spacer double patterning

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100178769A1 (en) * 2009-01-09 2010-07-15 Lam Research Corporation Spacer formation for array double patterning
US20120091592A1 (en) * 2010-10-19 2012-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Double Patterning Technology Using Single-Patterning-Spacer-Technique
US20120156876A1 (en) * 2010-12-17 2012-06-21 Tung-Sheng Chen Self-aligned nand flash select-gate wordlines for spacer double patterning

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111788327A (zh) * 2018-02-27 2020-10-16 夏普株式会社 成膜用掩模以及使用其之显示装置的制造方法
CN111755423A (zh) * 2019-03-28 2020-10-09 华邦电子股份有限公司 埋入式字线结构

Also Published As

Publication number Publication date
CN103681231B (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
US8653378B2 (en) Structure of bridging electrode
CN102592967B (zh) 半导体组件及其制造方法
CN106298500B (zh) 降低微负载效应的蚀刻方法
US8766452B2 (en) Semiconductor device including conductive lines and pads
CN103681231B (zh) 于基底中形成图案的方法
CN109917616B (zh) 用于双重图案化的掩模版的制作方法及双重图案化方法
CN105655257A (zh) 薄膜晶体管结构的制造方法
CN103839769B (zh) 形成图案的方法
US7537986B2 (en) Semiconductor device and method for manufacturing the same
CN110335813B (zh) 一种自对准双重图形的制备方法、硬掩模图案
CN102779850B (zh) 沟渠式金属氧化物半导体结构及其形成方法
TWI509368B (zh) 於基底中形成圖案的方法
TWI478212B (zh) 形成圖案的方法
US9368365B1 (en) Method for forming a semiconductor structure
CN111403343A (zh) 半导体图案的形成方法
CN102956461B (zh) 栅极的形成方法
CN102760681B (zh) 组件内隔离结构的制造方法
CN109920761B (zh) 半导体元件的制作方法
CN109148481B (zh) 一种柔性阵列基板及其制作方法
US8252151B2 (en) Layout method of bridging electrode
US20130026641A1 (en) Conductor contact structure and forming method, and photomask pattern generating method for defining such conductor contact structure
CN104465349A (zh) 沟槽栅半导体器件的制造方法
CN101685765B (zh) 元件图案的制造方法
CN100424827C (zh) 自行对准接触窗开口的制作方法与半导体元件
KR100971208B1 (ko) 플래시 메모리 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant