KR100609222B1 - 반도체 제조 공정에서 미세 금속 배선 제작방법 - Google Patents

반도체 제조 공정에서 미세 금속 배선 제작방법 Download PDF

Info

Publication number
KR100609222B1
KR100609222B1 KR1020040117823A KR20040117823A KR100609222B1 KR 100609222 B1 KR100609222 B1 KR 100609222B1 KR 1020040117823 A KR1020040117823 A KR 1020040117823A KR 20040117823 A KR20040117823 A KR 20040117823A KR 100609222 B1 KR100609222 B1 KR 100609222B1
Authority
KR
South Korea
Prior art keywords
insulating film
metal wiring
metal
wiring
layer
Prior art date
Application number
KR1020040117823A
Other languages
English (en)
Other versions
KR20060077845A (ko
Inventor
김수곤
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117823A priority Critical patent/KR100609222B1/ko
Publication of KR20060077845A publication Critical patent/KR20060077845A/ko
Application granted granted Critical
Publication of KR100609222B1 publication Critical patent/KR100609222B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

본 발명은 미세 금속 배선 제작 방법으로서, 반도체 기판 위에 배선을 위한 금속층을 형성하는 단계와, 금속층 상부에 제1 절연막을 증착하는 단계와. 제1 절연막 상부에 금속 배선 형성을 위한 패턴보다 큰 포토 레지스트 패턴을 형성하는 단계와, 포토 레지스트 패턴을 통해 드러난 제1 절연막을 식각하고 포토 레지스트 패턴을 제거하는 단계와, 제1절연막을 포함한 상부 구조 전면에 제2 절연막을 증착하고 전면 식각하여 제1 절연막의 측벽에 스페이서를 형성하는 단계와. 제1 절연막과 스페이서를 마스크로 드러난 금속층을 식각하여 금속 배선을 형성하는 단계를 포함한다. 본 발명에 따르면, 미세 금속 배선 제작 과정에서 금속 배선의 손상을 줄이고, 전체 제조 공정을 단순화하여 비용을 절감할 수 있으며, 식각방지막으로 사용한 절연층을 이후의 공정에서 활용함으로써 공정의 효용을 높일 수 있다.
제1 절연막, 제2 절연막, 스페이서, 미세 금속 배선, 자기 정렬

Description

반도체 제조 공정에서 미세 금속 배선 제작방법{Formation Method of Fine Metal Wiring in Semiconductor Manufacturing Process}
도 1은 반도체 제조 공정에서 종래 기술에 의해 미세 금속 배선을 형성하는 과정을 나타내는 공정도.
2a 내지 도 2c는 종래의 기술에 의한 미세 금속 배선 제작 방법을 설명하기 위한 단면도.
도 3a 내지 도 3d는 본 발명에 따른 미세 금속 배선 제작 방법을 설명하기 위한 단면도.
<도면의 주요부분에 대한 부호의 설명>
22a : 금속층 22b : 금속 배선
23, 34 : 포토 레지스트 32a : 금속층
32b : 금속 배선 33a, 33b : 제1 및 제2 절연막
35 : 스페이서
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더 구체적으로는 반도 체 제조 공정에서 미세한 금속 배선을 제작하는 방법을 개시한다.
반도체 소자의 집적도가 크게 증가함에 따라서 소자의 크기가 매우 작아지고 있다. 그 결과 반도체 집적회로 내의 소자들을 서로 연결시켜주는 금속배선들을 미세하게 형성하는 기술이 중요하게 되었다.
종래 금속 배선의 제작은 도 1에 나타난 공정도를 따라 진행된다.
구체적으로 이를 살펴보면, 금속배선 형성을 위해 먼저, 금속층 위에 포토 레지스트를 형성하고 포토리소그래피(photolithography) 과정을 거쳐 배선패턴을 형성한다(S10), 이때 전기절연을 위해 반도체 기판과 금속층 사이에 산화막과 같은 절연층을 형성하는 것이 통상적이며(도시 안됨), 일반적으로는 금속층으로 알루미늄이 사용되고 있다. 다음으로, 금속층을 포토 레지스트 패턴을 따라 식각하여 금속 배선을 형성하고(S11), 포토 레지스트를 제거한 뒤(S12) 남아있는 폴리머(polymer)를 세정하여 제거(S13)하는 것으로 금속 배선이 제작된다.
다시 말하면, 도 2a에서와 같이 반도체 기판(21) 상의 금속층(22a) 위에 포토 레지스트(23)를 직접 형성하고 패터닝하며, 이 포토 레지스트(23)를 식각방지층으로 하여 금속층(22a)을 식각한다. 다음으로 식각된 금속층(22b) 위의 포토 레지스트를 제거하고, 도 2b에서와 같이 금속 배선 구조상에 형성된 중합체(polymer)(24)를 세정한다. 그 결과, 도 2c와 같은 금속 배선(22b)을 형성할 수 있다.
이와 같은 종래의 금속 배선 제작방식에서는 포토 레지스트를 식각방지막으로 하여 금속층을 식각하므로, 포토 레지스트와 금속층의 식각 속도가 문제된다.
일반적으로 포토 레지스트와 금속층 사이에서는 식각의 선택비가 크게 차이나지 않기 때문에, 금속 배선을 위해 포토 레지스트를 식각방지막으로 하여 식각하는 경우, 금속 배선의 측면이 과식각되어 손상되는 것과 같은 문제가 생긴다.
이를 해결하기 위해 사진공정(S10)에서 충분한 마진을 확보하려 하여도, 금속막 위에 포토 레지스트를 바로 형성하기 때문에 마진을 확보하는 것이 힘들며, 포토 레지스트를 두껍게 쌓아 이를 해결하려 하여도, 포토 레지스트가 붕괴되어 버릴 위험이 있다.
또한, 금속 배선의 식각 과정에서는 반응가스와 포토 레지스트 등이 반응하여 중합체가 생성되며, 이 중합체가 노출된 금속 배선의 표면에 부착되는 문제가 생긴다. 중합체는 포토 레지스트 제거 과정에서도 좀처럼 제거되지 않고, 이를 제거하는 별도의 공정(S13)이 필요하며, 그 과정에서 금속 배선이 손상될 수 있을 뿐 아니라, 전체 공정이 복잡해지게 된다.
살펴본 것과 같이, 종래 기술은 포토 레지스트를 금속층 위에 바로 형성하고 이를 식각방지층으로 사용함에 따라 미세 금속 배선의 제작과정에서 문제를 가지고 있다.
본 발명은 이를 극복하기 위하여 창작된 것으로서, 본 발명의 목적은 금속층 위에 바로 포토 레지스트를 형성하는 것이 아니라, 금속층 위에 제1 절연막을 형성한 뒤 포토 레지스트를 도포하며, 금속 배선용 패턴 형성 후 제2 절연막을 형성하고 이를 이용하여 미세 금속 배선을 제작함으로써, 제작 과정에서 금속 배선의 손 상을 줄이고, 포토 레지스트의 영향을 받지 않으며, 공정을 좀 더 단순화할 수 있는 방법을 제공하는 데 있다.
본 발명은 미세 금속 배선 제작 방법으로서, 반도체 기판 위에 배선을 위한 금속층을 형성하는 단계와, 금속층 상부에 제1 절연막을 증착하는 단계와. 제1 절연막 상부에 금속 배선 형성을 위한 패턴보다 큰 포토 레지스트 패턴을 형성하는 단계와, 포토 레지스트 패턴을 통해 드러난 제1 절연막을 식각하고 포토 레지스트 패턴을 제거하는 단계와, 제1절연막을 포함한 상부 구조 전면에 제2 절연막을 증착하고 전면 식각하여 제1 절연막의 측벽에 스페이서를 형성하는 단계와. 제1 절연막과 스페이서를 마스크로 드러난 금속층을 식각하여 금속 배선을 형성하는 단계를 포함한다.
본 발명에서는 포토 레지스트를 식각방지막으로 쓰지 않고, 금속막 위에 제1 절연막을 형성하고, 그 위에 제2 절연막을 형성하여, 이 두 절연막을 식각방지막으로 사용한다.
금속과 절연체 사이에서는 금속과 포토 레지스트의 경우와 달리 식각 선택비가 크므로, 절연막을 식각방지막으로 사용하게 되면 종래 발명에서와 같은 식각 속도 극복의 문제가 크게 발생하지 않는다.
또한, 금속 배선이 형성될 금속층 위에 포토 레지스트를 직접 도포하는 것이 아니므로, 포토 레지스트를 제거할 때, 금속층에 결함이 생기거나 중합체가 금속층에 부착될 위험이 따르지 않게 된다. 나아가, 금속막 위의 절연막은 금속 배선 식 각공정 이후 금속 배선 간의 절연층으로 계속 사용되어 이를 제거하는 과정이 필요치 않으므로, 금속 배선에 결함을 일으킬 직접적인 과정을 배제하고 금속 배선을 형성할 수 있다.
이와 함께, 본 발명에서는 제1 절연막에 형성되는 금속 배선용 패턴의 내부에 측벽 스페이서를 구성하고 그 폭을 조절함으로써, 미세 배선의 선폭을 조절할 수 있을 뿐 아니라, 측벽 스페이서는 이후의 갭 필링(gap filling) 과정에서 절연막의 필링을 좋게 하는 효과를 가져온다.
도면을 참조하여 좀 더 구체적으로 본 발명을 살펴보면 도 3a에서와 같이 반도체 기판(31) 위에 배선을 형성할 금속층(32a)을 도포하고, 금속층 위에 다시 제1 절연막(33a)을 형성한다. 제1 절연막 위에 포토 레지스트(34)를 형성한 후 금속 배선 형성을 위한 패턴이 형성된 마스크를 통해 포토 레지스트(34)를 노광 및 현상하여 포토 레지스트 패턴(34)을 형성한다. 그리고, 포토 레지스트 패턴(34)을 마스크로 드러난 제1 절연막을 식각하여 제거한다. 이 때, 금속 배선 형성을 위한 포토 레지스트 패턴은 원하는 배선패턴보다 크게 형성한다. 예를 들어, 최종 배선의 선폭을 0.1 ~ 0.3㎛로 하려한다면, 이후의 공정에서 이를 더 미세하게 조절하기 위해, 원하는 선폭보다 0.1 ~ 0.2㎛ 더 크게 패턴을 형성하는 것이 바람직하다.
이어서, 포토 레지스트를 제거하고, 도 3b와 같이 제1 절연막(33a)을 포함한 전체 상부 구조 위에 제2 절연막(33a)을 형성한다.
다음으로, 제2 절연막(33a)을 전면 식각하여 도 3c에서 보이는 제1 절연막 측벽(36)에 스페이서(35)를 형성하고 이를 통해 최종 형성하고자 하는 금속 배선용 패턴을 규정한다.
제2 절연막(33b)을 도포할 때 그 두께를 조절하거나, 제2 절연막을 식각하여 스페이서를 형성할 때 스페이서(35)의 두께를 조절하여 최종적인 금속 배선의 폭을 조절할 수 있다. 예를 들면, 제2 절연막의 두께를 500Å으로 하면, 측면 스페이서를 통한 최종 배선의 폭은 금속 배선용 제1 패턴보다 0.1㎛ 정도 줄어들게 조절된다.
계속해서, 제2 절연막(33b)과 스페이서(35)를 마스크로 드러난 금속층(32a)을 식각하여, 도 3d에서와 같은 금속 배선(32b)을 형성할 수 있다. 이 때, 제1 절연막(33a)과 스페이서(35)를 마스크, 즉 식각 차단막으로 하여 금속층을 식각하는 자기정렬(self-align) 방식을 취하므로, 별도의 마스크 공정이 필요 없어 공정을 단순화하고 비용을 절감하는 효과도 생긴다.
더욱이 제2 절연체로 구성된 스페이서(35)와 제1 절연막(33a)은 이후의 공정에서도 금속 배선층 간의 절연층으로 사용되며, 따라서 이를 제거하는 과정이 없으므로 금속 배선에 결함이 생기는 것을 막을 수 있다. 또한, 이후의 공정에서 스페이서(35)를 두고 갭 필링을 실시하면 절연막 필링이 좋아지는 효과를 얻을 수도 있다.
따라서 본 발명에 따르면 금속 배선의 손상 없이 미세 선폭을 구현하며, 갭 필링을 효과적으로 할 수 있게 된다.
본 발명은 상기 실시예에 한정되지 않으며, 당 분야에서 통상의 지식을 가진 자에 의하여 본 발명의 기술적 사상 내에서 변형이 가능하다고 할 것이다.
이상에서 본 것과 같이, 본 발명은 포토 레지스트를 금속층 위에 직접 도포하지 않으므로 포토 레지스트를 제거하는 과정에서 금속 배선이 손상될 염려가 없고, 포토 레지스트 제거 과정에서 발생하는 중합체가 금속 배선에 손상을 입힐 염려도 없을 뿐 아니라, 별도로 이를 제거하는 공정이 필요하지 않으므로 수율을 높이고, 공정의 단순화에 따른 비용절감 효과를 얻을 수 있다.
또한, 절연막을 이용하여 식각하는 본 발명의 특징적인 자기정렬 방식은 종래 금속과 포토 레지스트 사이의 식각 선택비 문제를 개선하여, 포토 레지스트의 영향을 받지 않고 금속 배선을 형성할 수 있게 되며, 제2 절연막을 식각하여 만든 스페이서의 폭을 조절하여 배선의 선폭을 조절할 수 있는 효과가 생김과 함께, 절연막을 층간 절연막으로 활용하므로 공정의 효용을 높일 수 있고, 갭 필링과정에서 측면 스페이서가 절연막 필링을 좋게 하여 수율을 증대시키게 된다.

Claims (2)

  1. 반도체 기판 위에 배선을 위한 금속층을 형성하는 단계와,
    상기 금속층 상부에 제1 절연막을 증착하는 단계와.
    상기 제1 절연막 상부에 금속 배선 형성을 위한 패턴보다 큰 포토 레지스트 패턴을 형성하는 단계와,
    상기 포토 레지스트 패턴을 통해 드러난 상기 제1 절연막을 식각하고 상기 포토 레지스트 패턴을 제거하는 단계와,
    상기 제1절연막을 포함한 상부 구조 전면에 제2 절연막을 증착하고 전면 식각하여 상기 제1 절연막의 측벽에 스페이서를 형성하는 단계와.
    상기 제1 절연막과 스페이서를 마스크로 상기 드러난 금속층을 식각하여 금속 배선을 형성하는 단계를 포함하며,
    상기 제2 절연막을 도포할 때 상기 제2 절연막의 두께를 조절하거나, 제2 절연막을 식각하여 스페이서를 형성할 때 상기 스페이서의 두께를 조절하여 최종적인 금속 배선의 폭을 조절하는 것을 특징으로 하는 미세 금속 배선 제작 방법.
  2. 제1 항에서,
    상기 포토 레지스트 패턴은 상기 금속 배선의 패턴보다 0.1㎛ 내지 0.2㎛ 크게 만드는 것을 특징으로 하는 미세 금속 배선 제작 방법.
KR1020040117823A 2004-12-31 2004-12-31 반도체 제조 공정에서 미세 금속 배선 제작방법 KR100609222B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117823A KR100609222B1 (ko) 2004-12-31 2004-12-31 반도체 제조 공정에서 미세 금속 배선 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117823A KR100609222B1 (ko) 2004-12-31 2004-12-31 반도체 제조 공정에서 미세 금속 배선 제작방법

Publications (2)

Publication Number Publication Date
KR20060077845A KR20060077845A (ko) 2006-07-05
KR100609222B1 true KR100609222B1 (ko) 2006-08-02

Family

ID=37169845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117823A KR100609222B1 (ko) 2004-12-31 2004-12-31 반도체 제조 공정에서 미세 금속 배선 제작방법

Country Status (1)

Country Link
KR (1) KR100609222B1 (ko)

Also Published As

Publication number Publication date
KR20060077845A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100609222B1 (ko) 반도체 제조 공정에서 미세 금속 배선 제작방법
US7785997B2 (en) Method for fabricating semiconductor device
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US6150215A (en) Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR)
KR100840498B1 (ko) 반도체소자의 패턴 붕괴 방지 방법
KR100607755B1 (ko) 반도체 소자의 플로팅 게이트 형성 방법
KR100734695B1 (ko) 반도체 소자의 콘택홀 제조방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20020002682A (ko) 반도체 소자의 제조방법
KR100293458B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
KR100348297B1 (ko) 반도체소자의 커패시터 제조방법
KR100688700B1 (ko) 반도체 소자 제조 방법
KR100265835B1 (ko) 반도체소자의금속배선형성방법
KR100617044B1 (ko) 반도체 소자의 금속배선 형성방법
KR0137433B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100632116B1 (ko) 이중 다마신 패턴 형성방법
KR20040057082A (ko) 산화막을 이용한 메탈라인 형성방법
KR100283486B1 (ko) 반도체 디바이스의 콘택홀 형성 방법
JPS60121738A (ja) 半導体装置の製造方法
TWI518743B (zh) 半導體裝置圖案化結構之製作方法
KR100314738B1 (ko) 반도체소자의게이트전극형성방법
KR100465857B1 (ko) 반도체장치제조방법
KR0138963B1 (ko) 금속배선 형성방법
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR100831572B1 (ko) 반도체 소자의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee