CN103985629B - 自对准双层图形半导体结构的制作方法 - Google Patents

自对准双层图形半导体结构的制作方法 Download PDF

Info

Publication number
CN103985629B
CN103985629B CN201410217937.4A CN201410217937A CN103985629B CN 103985629 B CN103985629 B CN 103985629B CN 201410217937 A CN201410217937 A CN 201410217937A CN 103985629 B CN103985629 B CN 103985629B
Authority
CN
China
Prior art keywords
layer
core graphic
etching
core
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410217937.4A
Other languages
English (en)
Other versions
CN103985629A (zh
Inventor
崇二敏
黄君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410217937.4A priority Critical patent/CN103985629B/zh
Publication of CN103985629A publication Critical patent/CN103985629A/zh
Application granted granted Critical
Publication of CN103985629B publication Critical patent/CN103985629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种自对准双层图形半导体结构的制作方法，包括：提供半导体衬底，在所述半导体衬底上形成第一氧化硅层、氮化硅层；在所述氮化硅层上形成核心图形层，所述核心图形层的材质为多晶硅；在所述核心图形层上依次形成抗反射层和光刻胶层，所述光刻胶层定义了核心图形；以所述光刻胶层为掩膜对所述抗反射层和核心图形层进行刻蚀，将所述核心图形的图案转移至所述核心图形层上，所述氮化硅层上留下的核心图形层具有垂直形貌，在所述留下的核心图形层两侧形成具有垂直形貌的第二氧化硅层；以所述具有垂直形貌的第二氧化硅层为掩膜对氮化硅层和第一氧化硅层进行刻蚀，形成具有垂直形貌的自对准双层图形结构。

Description

自对准双层图形半导体结构的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种自对准双层图形半导体结构的制作方法。
背景技术
在20nm及其以下节点，自对准双层图形(SADP)工艺已经被应用于有源区域(AA)和多晶硅(Poly)等关键半导体层次的制作。
请参考图1-图7所示的现有技术的自对准双层图形半导体结构的制作方法剖面结构示意图。请参考图1，首先，提供半导体衬底10，在所述半导体衬底10上依次形成氮化硅层11、核心图形层13、硬掩膜层17、抗反射层14和光刻胶层15，所述核心图形层13的材质为无定型碳(APF)，所述硬掩膜层17的材质为SiOC。
然后，参考图2并结合图1，以所述光刻胶层15为掩膜进行刻蚀工艺，将未被光刻胶层15覆盖的抗反射层14去除，留下的抗反射层14作为后续工艺的掩膜，该工艺步骤将消耗一部分光刻胶层15。接着以所述留下的抗反射层14为掩膜，进行刻蚀工艺，对所述硬掩膜层17进行刻蚀工艺，将未被所述留下的抗反射层14覆盖的硬掩膜层17去除，保留的部分硬掩膜层17将作为后续工艺步骤的掩膜。经过该工艺步骤，光刻胶层15和抗反射层14被消耗完毕。
接着，继续参考图2，以所述保留的部分硬掩膜层17为掩膜进行刻蚀工艺，将未被所述保留的部分硬掩膜层17覆盖的部分核心图形层13去除，将图形转移至保留的部分核心图形层13中，该保留的部分核心图形层13将作为后续刻蚀工艺的掩膜层。在刻蚀核心图形层13时，需要考虑硬掩膜层17与核心图形层13之间的刻蚀选择比，所述刻蚀工艺需要对核心图形层13和硬掩膜层17具有较高的刻蚀选择比，以使得硬掩膜层17对核心图形层13的刻蚀工艺具有足够的阻挡。为了获得上述刻蚀选择比，现有技术通常利用SO2和O2混合气体在较为洁净的反应腔体中对核心图形层13进行刻蚀；利用O2和碳的等离子体反应生成CO或者CO2来对核心图形层13进行刻蚀。但是上述工艺过程的缺点是氧气和碳的反应更倾向于各向同性的化学反应；因此在整个刻蚀过程中，所述核心图形层13由上而下在等离子体中暴露的时间越来越少，导致核心图形层13的侧向受到O2损伤自上而下减少，最终形成一个正梯形形貌的核心图形层13。
接着，请参考图3，去除所述掩膜层17，所述保留的核心图形层13将作为后续刻蚀工艺的掩膜使用。
然后，请参考图4，利用原子层沉积工艺，形成覆盖核心图形层13和氮化硅层11表面的氧化硅层16。所述核心图形层13两侧的氧化硅层16将保留形成侧墙结构，而覆盖于核心图形层13顶部以及氮化硅层11表面的氧化硅层16被去除。由于核心图形层13的形状为正梯形，因此，位于核心图形层13两侧的氧化硅层16呈现倾斜状。
接着，请参考图5，对所述氧化硅层16进行刻蚀工艺，去除位于核心图形层13顶部以及氮化硅层11表面的氧化硅层16，保留位于核心图形层13两侧的氧化硅层16，保留于核心图形层13两侧的氧化硅层16具有倾斜状的形貌。该保留于核心图形层13两侧的氧化硅层16作为后续刻蚀工艺的掩膜。
接着，请参考图6，并结合图5，进行刻蚀工艺，去除核心图形层13。所述保留于核心图形层13两侧的氧化硅层16的形貌形成如图6所示的梯形。接着，以所述保留于核心图形层13两侧的氧化硅层16为掩膜，对下方的氮化硅层11进行刻蚀工艺，去除未被所述保留于核心图形层13两侧的氧化硅层16覆盖的氮化硅层11，保留的氮化硅层11即为自对准双层图形结构。由于该保留于核心图形层13两侧的氧化硅层16为倾斜状，其形貌影响了所述自对准双层图形结构的形貌，使得该自对准双层图形结构的形貌和尺寸不稳定。
因此，需要对现有技术进行改进，以获得具有稳定形貌和尺寸的自对准双层图形半导体结构。
发明内容
本发明解决的问题提供一种自对准双层图形半导体结构的制作方法，能够形成具有稳定形貌和尺寸的双层图形半导体结构。
为解决上述问题，本发明提供一种自对准双层图形半导体结构的制作方法，包括：提供半导体衬底，在所述半导体衬底上形成第一氧化硅层、氮化硅层；
在所述氮化硅层上形成核心图形层，所述核心图形层的材质为多晶硅；
在所述核心图形层上依次形成抗反射层和光刻胶层，所述光刻胶层定义了核心图形；
以所述光刻胶层为掩膜对所述抗反射层和核心图形层进行刻蚀，将所述核心图形的图案转移至所述核心图形层上，所述氮化硅层上保留的核心图形层具有垂直形貌；
去除所述光刻胶层和抗反射层；
在所述保留的核心图形层上形成第二氧化硅层，所述第二氧化硅层覆盖所述核心图形层以及所述氮化硅层的表面；
进行刻蚀工艺，保留位于核心图形层两侧的第二氧化硅层，将氮化硅层表面以及核心图形层上方的第二氧化硅层去除；
去除所述保留的核心图形层；
以所述位于核心图形层两侧的第二氧化硅层为掩膜，对所述氮化硅层、第一氧化硅层进行刻蚀工艺，形成具有垂直形貌的自对准双层图形结构。
可选地，所述以所述光刻胶层为掩膜对所述抗反射层和核心图形层进行刻蚀工艺为干法刻蚀工艺，在对抗反射层进行刻蚀后，未被光刻胶层覆盖的抗反射层将被去除，剩余的抗反射层作为刻蚀核心图形层的掩膜。
可选地，所述抗反射层的干法刻蚀工艺的刻蚀气体包括：CL2、HBr、O2、CF4，所述核心图形层作为刻蚀抗反射层的停止层。
可选地，所述核心图形层的的刻蚀工艺包括：
核心图形层主刻蚀工艺步骤，利用含有CF4、SF6、N2、O2的气体作为刻蚀气体，将未被抗反射层覆盖的核心图形层的不低于2/3的厚度去除；
核心图形层过刻蚀工艺步骤，利用含有HBr、O2、He的气体作为刻蚀气体，将未被抗反射层覆盖的剩余厚度的核心图形层去除，所述氮化硅层上剩余的核心图形层具有垂直形貌。
可选地，所述核心图形层主刻蚀工艺步骤将未被抗反射层覆盖的核心图形层的2/3的厚度去除。
可选地，所述第二氧化硅层利用原子层沉积工艺制作，所述第二氧化硅层的厚度范围为10-30纳米。
可选地，所述氮化硅层刻蚀利用CHF3、CH2F2的混合气体进行。
可选地，所述对所述氮化硅层、第一氧化硅层进行刻蚀工艺包括：
对氮化硅层进行刻蚀，利用含有CHF3、CH2F2的气体作为刻蚀气体进行；
对第一氧化硅层进行刻蚀，利用含有CF4的气体作为刻蚀气体进行，在去除所述第一氧化硅层的同时将位于所述氮化硅层顶部的第二氧化硅层去除。
可选地，对所述第二氧化层的刻蚀工艺利用含有C4F8和O2的气体进行。
与现有技术相比，本发明具有以下优点：
本发明提供的自对准双层图形半导体结构利用多晶硅作为核心图形层，在进行光刻工艺将光刻胶的图形转移至该核心图形层时，能够形成具有垂直形貌的核心图形层，该核心图形层两侧的第二氧化层也能够具有垂直形貌，从而能够保证以该核心图形层两侧的第二氧化层为掩膜的刻蚀工艺最终形成的自对准双层图形结构也具有垂直形貌。因而本发明通过半导体衬底上形成的各种膜层的优化搭配，能够利用现有的成熟工艺技术形成具有垂直形貌的自对准双层图形结构。
附图说明
图1-图7是现有技术的自对准双层图形半导体结构的制作方法剖面结构示意图；
图8-图14是本发明一个实施例的自对准双层图形半导体结构的制作方法剖面结构示意图。
具体实施方式
现有技术由于在以光刻胶层为掩膜对核心图形层进行刻蚀时，由于核心图形层的材质为无定型碳，为了保证该核心图形层与下方的氮化硅层以及上方的硬掩膜层之间的刻蚀选择比，采用SO2和O2混合气体作为刻蚀气体，而导致最终形成的核心图形层的侧壁的形貌为倾斜状，在氮化硅层上方形成的核心图形层呈现正梯形形貌，也导致了在核心图形层两侧的氧化硅层的倾斜形貌，最终使得以该核心图形层两侧的氧化硅层为掩膜形成的自对准双层图形的尺寸和形貌不稳定。
为了解决上述问题，本发明提供一种自对准双层图形半导体结构的制作方法，包括：
提供半导体衬底，在所述半导体衬底上形成第一氧化硅层、氮化硅层；
在所述氮化硅层上形成核心图形层，所述核心图形层的材质为多晶硅；
在所述核心图形层上依次形成抗反射层和光刻胶层，所述光刻胶层定义了核心图形；
以所述光刻胶层为掩膜对所述抗反射层和核心图形层进行刻蚀，将所述核心图形的图案转移至所述核心图形层上，所述氮化硅层上保留的核心图形层具有垂直形貌；
去除所述光刻胶层和抗反射层；
在所述保留的核心图形层上形成第二氧化硅层，所述第二氧化硅层覆盖所述核心图形层以及所述氮化硅层的表面；
进行刻蚀工艺，保留位于核心图形层两侧的第二氧化硅层，将氮化硅层表面以及核心图形层上方的第二氧化硅层去除；
去除所述保留的核心图形层；
以所述位于核心图形层两侧的第二氧化硅层为掩膜，对所述氮化硅层、第一氧化硅层进行刻蚀工艺，形成具有垂直形貌的自对准双层图形结构。
下面结合具体的实施例对本发明的技术方案进行详细的说明。为了更好地说明本发明的技术方案，请参考图8-图14所示的本发明一个实施例的自对准双层图形半导体结构的制作方法剖面结构示意图。
首先，请参考图8，提供半导体衬底100，在所述半导体衬底100上形成第一氧化硅层101、氮化硅层102。所述半导体衬底100的材质为硅。所述第一氧化硅层101利用炉管工艺制作。所述氮化硅层101利用化学气相沉积工艺制作。
接着，继续参考图8，在所述氮化硅层102上形成核心图形层103，所述核心图形层103的材质为多晶硅。所述核心图形层103与下方的氮化硅层102以及在后续的工艺步骤中形成的抗反射层104之间具有较高的刻蚀选择比，并且在刻蚀的时候，能够避免形成化学性的各向同性刻蚀，进而形成具有垂直形貌的核心图形，有利于最终形成具有稳定形貌和尺寸的自对准双层图形结构。
本发明正是通过核心图形层103、氮化硅层102、抗反射层104的膜层搭配，使得该核心图形层103与氮化硅层102、核心图形层103与抗反射层104之间具备较高的刻蚀选择比，在后续容易利用现有的刻蚀工艺形成垂直形貌，最终保证形成具有垂直形貌的自对准双层图形结构，具体将在本发明后续步骤中进行详细说明。
接着，继续参考图8，在所述核心图形层103上依次形成抗反射层104和光刻胶层105，所述光刻胶层105定义了核心图形。所述光刻胶层105和抗反射层104利用现有的光刻工艺制作。在后续的工艺步骤中，将以所述光刻胶层105为掩膜对所述抗反射层104和核心图形层103进行刻蚀，将光刻胶层105定义的核心图形的图案转移至所述核心图形层103上，最终保留于所述氮化硅层102上的核心图形层103将具有垂直形貌(请参考图9)。
然后，请参考图9，并结合图8，以所述光刻胶层105为掩膜对所述抗反射层104和核心图形层103进行刻蚀，将所述光刻胶层105的核心图形的图案转移至所述核心图形层103上，最终所述氮化硅层102上保留的核心图形层103具有垂直形貌。
具体地，作为一个实施例，所述以所述光刻胶层105为掩膜对所述抗反射层104和核心图形层103进行刻蚀工艺为干法刻蚀工艺。在以光刻胶层105为掩膜，对抗反射层104进行刻蚀后，未被光刻胶层105覆盖的抗反射层104将被去除，剩余的抗反射层104将作为刻蚀核心图形层103时的掩膜。
作为一个实施例，所述抗反射层104的干法刻蚀工艺的刻蚀气体包括：CL2、HBr、O2、CF4，所述核心图形层103作为刻蚀抗反射层104的停止层。
作为一个实施例，所述核心图形层103的的刻蚀工艺包括：
核心图形层主刻蚀工艺步骤，利用含有CF4、SF6、N2、O2的气体作为刻蚀气体，将未被抗反射层104覆盖的核心图形层103的不低于2/3的厚度去除，较为优选地，将未被抗反射层104覆盖的核心图形层103的2/3的厚度去除；
核心图形层过刻蚀工艺步骤，利用含有HBr、O2、He的气体作为刻蚀气体，将未被抗反射层覆盖的剩余厚度的核心图形层103去除，如图8所示，最终所述氮化硅层102上保留的核心图形层103具有垂直形貌。
然后，继续参考图9，利用含O2的气体进行刻蚀工艺，去除所述光刻胶层和抗反射层。
至此，在氮化硅层102上形成具有垂直形貌的核心图形层103，该核心图形层103的垂直形貌有利于后续步骤的进行，有利于在保留的核心图形层103两侧形成具有垂直形貌的第二氧化层以及有利于最终形成具有垂直形貌的自对准双层图形结构。
接着，请参考图10，在所述保留的核心图形层103上形成第二氧化硅层106，所述第二氧化硅层106覆盖所述核心图形层103以及所述氮化硅层102的表面。本实施例中，所述第二氧化硅层106利用原子层沉积工艺制作，所述第二氧化硅层106的厚度范围为10-30纳米。作为一个实施例，所述第二氧化硅层106的厚度为20纳米。
由于所述保留的核心图形层103具有垂直形貌，因此，在该保留的核心图形层103两侧形成的第二氧化硅层106也具有垂直形貌，避免了现有技术由于核心图形层的形貌为倾斜造成的第二氧化硅层的倾斜形貌。
接着，请参考图11，进行刻蚀工艺，保留位于核心图形层两侧的第二氧化硅层106，将氮化硅层102表面以及位于保留的核心图形层103上方的第二氧化硅层106去除，在所述保留的核心图形层103的两侧形成垂直形貌的第二氧化硅层106，该位于核心图形层103两侧的第二氧化硅层106将作为后续工艺步骤掩膜。本实施例中，所述刻蚀工艺利用含有C4F8和O2的气体进行。
然后，请参考图12，并结合图11，进行刻蚀工艺，去除所述留下的核心图形层103。本实施例中，所述刻蚀工艺利用HBr、O2、He的混合气体进行。
接着，请参考图13，以所述位于核心图形层两侧的第二氧化硅层106为掩膜，对所述氮化硅层102、第一氧化硅层101进行刻蚀工艺，形成具有垂直形貌的自对准双层图形结构。
具体地，所述对所述氮化硅层102、第一氧化硅层101进行刻蚀工艺包括：
参考图13，对氮化硅层102进行刻蚀，利用含有CHF3、CH2F2的气体作为刻蚀气体进行；
参考图14并结合图13，对第一氧化硅层101进行刻蚀，利用含有CF4的气体作为刻蚀气体进行，在去除所述第一氧化硅层101的同时将位于所述氮化硅层102顶部的第二氧化硅层106去除。
综上，本发明提供的自对准双层图形半导体结构利用多晶硅作为核心图形层，在进行光刻工艺将光刻胶的图形转移至该核心图形层时，能够形成具有垂直形貌的核心图形层，该核心图形层两侧的第二氧化层也能够具有垂直形貌，从而能够保证以该核心图形层两侧的第二氧化层为掩膜的刻蚀工艺最终形成的自对准双层图形结构也具有垂直形貌。因而本发明通过半导体衬底上形成的各种膜层的优化搭配，能够利用现有的成熟工艺技术形成具有垂直形貌的自对准双层图形结构。
因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (7)

1.一种自对准双层图形半导体结构的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成第一氧化硅层、氮化硅层；
在所述氮化硅层上形成核心图形层，所述核心图形层的材质为多晶硅；
在所述核心图形层上依次形成抗反射层和光刻胶层，所述光刻胶层定义了核心图形；
以所述光刻胶层为掩膜对所述抗反射层和核心图形层进行刻蚀，将所述核心图形的图案转移至所述核心图形层上，所述氮化硅层上留下的核心图形层具有垂直形貌；
去除所述光刻胶层和抗反射层；
在所述留下的核心图形层上形成第二氧化硅层，所述第二氧化硅层覆盖所述核心图形层以及所述氮化硅层的表面；
进行刻蚀工艺，保留位于核心图形层两侧的第二氧化硅层，将氮化硅层表面以及核心图形层上方的第二氧化硅层去除；
去除所述留下的核心图形层；
以所述位于核心图形层两侧的第二氧化硅层为掩膜，对所述氮化硅层、第一氧化硅层进行刻蚀工艺，形成具有垂直形貌的自对准双层图形结构；
其中，所述以所述光刻胶层为掩膜对所述抗反射层和核心图形层进行刻蚀工艺为干法刻蚀工艺，在对抗反射层进行刻蚀后，未被光刻胶层覆盖的抗反射层将被去除，剩余的抗反射层作为刻蚀核心图形层的掩膜；
所述核心图形层的刻蚀工艺包括：
核心图形层主刻蚀工艺步骤，利用含有CF4、SF6、N2、O2的气体作为刻蚀气体，将未被抗反射层覆盖的核心图形层的不低于2/3的厚度去除；
核心图形层过刻蚀工艺步骤，利用含有HBr、O2、He的气体作为刻蚀气体，将未被抗反射层覆盖的剩余厚度的核心图形层去除，所述氮化硅层上剩余的核心图形层具有垂直形貌。
2.如权利要求1所述的自对准双层图形半导体结构的制作方法，其特征在于，所述抗反射层的干法刻蚀工艺的刻蚀气体包括：CL2、HBr、O2、CF4，所述核心图形层作为刻蚀抗反射层的停止层。
3.如权利要求1所述的自对准双层图形半导体结构的制作方法，其特征在于，所述核心图形层主刻蚀工艺步骤将未被抗反射层覆盖的核心图形层的2/3的厚度去除。
4.如权利要求1所述的自对准双层图形半导体结构的制作方法，其特征在于，所述第二氧化硅层利用原子层沉积工艺制作，所述第二氧化硅层的厚度范围为10-30纳米。
5.如权利要求1所述的自对准双层图形半导体结构的制作方法，其特征在于，所述氮化硅层刻蚀利用CHF3、CH2F2的混合气体进行。
6.如权利要求1所述的自对准双层图形半导体结构的制作方法，其特征在于，所述对所述氮化硅层、第一氧化硅层进行刻蚀工艺包括：
对氮化硅层进行刻蚀，利用含有CHF3、CH2F2的气体作为刻蚀气体进行；
对第一氧化硅层进行刻蚀，利用含有CF4的气体作为刻蚀气体进行，在去除所述第一氧化硅层的同时将位于所述氮化硅层顶部的第二氧化硅层去除。
7.如权利要求1所述的自对准双层图形半导体结构的制作方法，其特征在于，对所述第二氧化硅层的刻蚀工艺利用含有C4F8和O2的气体进行。
CN201410217937.4A 2014-05-21 2014-05-21 自对准双层图形半导体结构的制作方法 Active CN103985629B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410217937.4A CN103985629B (zh) 2014-05-21 2014-05-21 自对准双层图形半导体结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410217937.4A CN103985629B (zh) 2014-05-21 2014-05-21 自对准双层图形半导体结构的制作方法

Publications (2)

Publication Number Publication Date
CN103985629A CN103985629A (zh) 2014-08-13
CN103985629B true CN103985629B (zh) 2017-07-11

Family

ID=51277548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410217937.4A Active CN103985629B (zh) 2014-05-21 2014-05-21 自对准双层图形半导体结构的制作方法

Country Status (1)

Country Link
CN (1) CN103985629B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101963755A (zh) * 2009-06-26 2011-02-02 罗门哈斯电子材料有限公司 自对准间隔物多重图形化方法
CN102089859A (zh) * 2008-07-11 2011-06-08 应用材料公司 用于可适性自对准双图案成型的基于序列内测量的过程调谐
CN102522370A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 接触孔的形成方法
CN103367259A (zh) * 2012-03-29 2013-10-23 力晶科技股份有限公司 半导体线路制作工艺
CN103681293A (zh) * 2012-09-10 2014-03-26 中芯国际集成电路制造(上海)有限公司 自对准双重图形化方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372070C (zh) * 2004-12-10 2008-02-27 上海宏力半导体制造有限公司 可控制栅极结构长度的刻蚀工艺
KR100875660B1 (ko) * 2006-05-02 2008-12-26 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102089859A (zh) * 2008-07-11 2011-06-08 应用材料公司 用于可适性自对准双图案成型的基于序列内测量的过程调谐
CN101963755A (zh) * 2009-06-26 2011-02-02 罗门哈斯电子材料有限公司 自对准间隔物多重图形化方法
CN102522370A (zh) * 2011-12-22 2012-06-27 上海宏力半导体制造有限公司 接触孔的形成方法
CN103367259A (zh) * 2012-03-29 2013-10-23 力晶科技股份有限公司 半导体线路制作工艺
CN103681293A (zh) * 2012-09-10 2014-03-26 中芯国际集成电路制造(上海)有限公司 自对准双重图形化方法

Also Published As

Publication number Publication date
CN103985629A (zh) 2014-08-13

Similar Documents

Publication Publication Date Title
KR101691717B1 (ko) 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법
CN103594336B (zh) 一种双重图形化方法
KR101145336B1 (ko) 반도체 장치의 콘택홀 형성방법
TWI571931B (zh) 半導體裝置的製造方法、用以在半導體薄膜堆疊中形成無瓦解之複數高深寬比溝槽的方法及所形成之半導體裝置
CN108321079B (zh) 半导体结构及其形成方法
JP2014209622A5 (zh)
CN104465386A (zh) 半导体结构的形成方法
CN110211919B (zh) 浅沟槽隔离结构的形成方法及半导体器件的形成方法
US20140349464A1 (en) Method for forming dual sti structure
CN103594337A (zh) 双重图形化方法
CN102222636B (zh) 浅沟槽隔离的制作方法
CN110223956A (zh) 多孔结构及其制作方法
CN103985629B (zh) 自对准双层图形半导体结构的制作方法
CN103996603A (zh) 自对准双层图形半导体结构的制作方法
CN103972058A (zh) 自对准双层图形半导体结构的制作方法
CN104851834B (zh) 一种半导体器件的制备方法
CN106128996A (zh) 一种无缝多晶硅插塞的形成方法
CN107591399B (zh) 半导体结构及其形成方法
CN103928313B (zh) 一种小尺寸图形的制作方法
JP2010098101A (ja) 半導体装置の製造方法
US10504728B2 (en) Manufacturing method of semiconductor device
CN103400795A (zh) 浅沟槽隔离工艺
CN105990130B (zh) 平坦化方法
CN103871886B (zh) 晶体管的形成方法
CN110896029B (zh) 刻蚀方法以及半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant