CN110223956A - 多孔结构及其制作方法 - Google Patents

多孔结构及其制作方法 Download PDF

Info

Publication number
CN110223956A
CN110223956A CN201910387525.8A CN201910387525A CN110223956A CN 110223956 A CN110223956 A CN 110223956A CN 201910387525 A CN201910387525 A CN 201910387525A CN 110223956 A CN110223956 A CN 110223956A
Authority
CN
China
Prior art keywords
window
layer
porous structure
etching
production method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910387525.8A
Other languages
English (en)
Other versions
CN110223956B (zh
Inventor
杨罡
赵祥辉
郑标
曾最新
任连娟
戴健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910387525.8A priority Critical patent/CN110223956B/zh
Publication of CN110223956A publication Critical patent/CN110223956A/zh
Application granted granted Critical
Publication of CN110223956B publication Critical patent/CN110223956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种多孔结构及其制作方法，属于半导体制造领域，该制作方法包括：提供一半导体结构，其包括基底、图形金属层及介质层；形成第一硬掩膜、第二硬掩膜及具有第一窗口及第二窗口的光刻图形层，第二窗口大于第一窗口的径向宽度；基于第一、第二窗口进行第一刻蚀，形成第一、第二转移窗口；基于第一、第二转移窗口进行第二刻蚀，第一转移窗口中的刻蚀停止于图形金属层表面，形成第一深度孔，第二转移窗口中的刻蚀停止于介质层内部，形成第二深度孔。本发明通过制作不同径向宽度的第一窗口及第二窗口，使得不同窗口中的刻蚀速率不同，仅需一次光刻工艺即可获得具有不同深度的多孔结构，大大降低了工艺时间及成本。

Description

多孔结构及其制作方法
技术领域
本发明属于半导体设计制造领域，特别是涉及一种具有不同深度的多孔结构及其制作方法。
背景技术
目前，在半导体器件的制作工艺中，可根据不同需要在基底上形成多层金属互连层，每层金属互连层包括互连线，这就需要对基底上的介质层进行沟槽或通孔的刻蚀，而后在沟槽内形成该互连线。互连线的质量对半导体器件的性能产生非常大的影响。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种多孔结构的制作方法，用于解决现有技术中具有不同深度的多孔结构的刻蚀需要使用多次光罩实现而导致成本较高的问题。
为实现上述目的及其他相关目的，本发明提供一种多孔结构的制作方法，所述多孔结构的制作方法包括以下步骤：提供一半导体结构，所述半导体结构包括依次层叠的基底、图形金属层及介质层；于所述半导体结构上依次形成第一硬掩膜、第二硬掩膜及光刻图形层，所述光刻图形层具有第一窗口及第二窗口，所述第二窗口的径向宽度大于所述第一窗口的径向宽度；基于所述第一窗口及第二窗口进行第一刻蚀，所述第一窗口内的刻蚀停止于所述第一硬掩膜内部，形成第一转移窗口，所述第二窗口中的刻蚀停止于所述第一硬掩膜表面，形成第二转移窗口；基于所述第一转移窗口及所述第二转移窗口进行第二刻蚀，所述第一转移窗口中的刻蚀停止于所述图形金属层表面，形成第一深度孔，所述第二转移窗口中的刻蚀停止于所述介质层内部，形成第二深度孔。
可选地，所述第一刻蚀中，所述第一窗口内的刻蚀速率大于所述第二窗口内的刻蚀速率；所述第二刻蚀中，所述第一转移窗口内的刻蚀速率大于所述第二转移窗口内的刻蚀速率。
可选地，所述半导体结构包括用以引出所述图形金属层的连接通孔区以及用以改善应力分布的应力缓冲区，所述第一深度孔形成于所述连接通孔区，所述第二深度孔形成于所述应力缓冲区。
可选地，所述第一刻蚀与所述第二刻蚀之间还包括步骤：对所述第二硬掩膜内的第一转移窗口及第二转移窗口进行各向同性刻蚀以增大其径向宽度，所述第一深度孔呈双大马士革结构。
进一步地，所述各向同性刻蚀所采用的刻蚀气体包括氧气或循环交替的氧气与氮气或循环交替的氮气与氢气。
进一步地，所述第一转移窗口及第二转移窗口所增大的径向宽度介于1纳米～400纳米之间。
可选地，所述第二窗口的径向宽度为所述第一窗口的径向宽度的5倍～30倍。
进一步地，所述第一窗口的径向宽度介于15纳米～100纳米之间，所述第二窗口的径向宽度介于200纳米～3000纳米之间。
可选地，所述第一刻蚀所采用的刻蚀气体包括C4F6、C4F8、CH2F2及缓冲气体及/或辅助气体，所述C4F6及C4F8的流量均大于所述CH2F2的流量，或者包括C4F6、C4F8、CHF3及缓冲气体及/或辅助气体，其中，所述C4F6及C4F8的流量均大于所述CHF3的流量。
可选地，所述基底包括氮化硅层、掺氮的碳化硅层、掺碳的氧化硅层及多晶硅层中的一种。
可选地，所述介质层包括氧化硅层，所述图形金属层包括图形铜层。
可选地，所述第一硬掩膜包括氮化硅层、掺氮的碳化硅层及掺碳的氧化硅层中的一种。
可选地，所述第二硬掩膜包括依次层叠的氧化硅层、碳材料层、氮氧化硅层及底部抗反射层，或依次层叠的氧化硅层、碳材料层、氮氧化硅层及氮氧化硅层，或依次层叠的氧化硅层、碳材料层、氮氧化硅层及多晶硅层。
本发明还提供一种多孔结构，所述多孔结构采用如上任一方案所述的多孔结构的制作方法所制作。
如上所述，本发明的多孔结构及其制作方法，具有以下有益效果：
本发明通过制作较大径向宽度的第一窗口及较小径向宽度的第二窗口，使得第二窗口内的刻蚀速率大于第二窗口内的刻蚀速率，从而仅需一次光刻工艺即可获得具有不同深度的多孔结构，大大降低了工艺时间及成本。
本发明通过在形成连接通孔的同时，在应力缓冲区形成伪通孔，可以有效改善该多孔结构的应力分布，从而有效提高多孔结构的稳定性及性能，有利于提高后续化学机械研磨等工艺的平坦度和均匀性。
附图说明
图1～图4显示为一种具有不同深度的多孔结构的制作方法各步骤所呈现的结构示意图。
图5～图9显示为本发明实施例的多孔结构的制作方法各步骤所呈现的结构示意图。
元件标号说明
101 第一氧化层
102 图形铜层
103 第二氧化层
104 第一光罩
105 铜通孔
106 第二光罩
107 双大马士革铜通孔
108 伪通孔
201 基底
202 第一介质层
203 图形金属层
204 第二介质层
205 隔离层
206 氮化硅层
207 氧化硅层
208 掺氮的碳化硅层
209 氧化硅层
210 无定型碳材料层
211 氮氧化硅层
212 底部抗反射层
213 光刻图形层
214 第一窗口
215 第二窗口
216 第一转移窗口
217 第二转移窗口
218 第一深度孔
219 第二深度孔
30 第一硬掩膜
40 第二硬掩膜
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图4所示，互连线结构表层包含第一氧化层101、图形铜层102及第二氧化层103，图形铜层102的引出需要制作铜通孔或铜沟槽，在化学机械研磨工艺(CMP)中，由于材料应力分布不同，会在铜区域形成凹陷(dishing)形貌，不利于表面平坦化以及后续膜层厚度均匀性的控制，在相应铜区添加伪通孔(dummy pattern)可以改善应力分布，制作铜通孔及伪通孔的工艺过程包括如下步骤：首先通过制作第一光罩104并通过刻蚀形成铜通孔105，如图1～图2所示；然后制作第二光罩106并刻蚀形双大马士革铜通孔107及伪通孔108如图3～图4所示。上述的制作工艺需要相应增加一张含有伪通孔(dummy pattern)区域的光罩，从而增加一道光罩的显影和刻蚀工艺，会造成工艺步骤和时间的增加，不利于制作成本的降低。
基于以上所述，如图5～图9所示，本实施例提供一种多孔结构的制作方法，所述多孔结构的制作方法包括以下步骤：
如图5所示，首先进行步骤1)，提供一半导体结构，所述半导体结构包括依次层叠的基底201、第一介质层202、图形金属层203及第二介质层204。
所述基底201可以为氮化硅层、掺氮的碳化硅层、掺碳的氧化硅层及多晶硅层中的一种。例如，在本实施例中，所述基底201可以为氮化硅层，需要说明的是，所述基底201可依据实际需求进行配置，并不限于上述所列举的示例。所述基底201的下方还可以包括其他的半导体结构，如制作于半导体衬底中的半导体电路等，此处并未示出，所述第一介质层202、图形金属层203及第二介质层204可以通过导电通孔等与上述的半导体电路连接，以实现所需的互连功能。
所述第一介质层202及所述第二介质层204可以为氧化硅层、氮化硅层、氮氧化硅层、AlSiN、AlN、Al2O3或高K材料层等，其中高k材料层可以为HfO2、HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx、HfLaSiOx的铪基材料，或为ZrO2、La2O3、LaAlO3、Ta2O5、TiO2、Y2O3、CeO2等稀土基高k介质材料，且并不限于此处所列举的示例，在本实施例中，所述第一介质层202及所述第二介质层204选用为氧化硅层，以获得良好的抗漏电性能的同时，降低工艺成本。
所述图形金属层203的材料可以为Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属材料或上述金属材料组成的叠层，在本实施例中，所述图形金属层203为图形铜层。所述图形金属层203的图形可以依据实际需求进行配置，以实现所需的电性互连功能，其可以采用沉积及刻蚀工艺形成，或金属剥离工艺形成，且并不限于此处所列举的示例。
如图5所示，所述图形金属层203与所述第二介质层204之间还可以形成有隔离层205，用于防止所述图形金属层203的扩散，提高器件的稳定性，所述隔离层205例如可以为氮化硅、氮氧化硅等。
需要说明的是，本实施例采用第一介质层202及第二介质层204夹持所述图形金属层203可有效提高所述图形金属层203的机械性能及电学性能，然而，在其他的实施例中，所述第一介质层202也可以省略或替换为其他材料，并不限于此处所举示例。
如图6所示，然后进行步骤2)，于所述半导体结构上依次形成第一硬掩膜30、第二硬掩膜40及光刻图形层213，所述光刻图形层213具有第一窗口214及第二窗口215，所述第二窗口215的径向宽度D2大于所述第一窗口214的径向宽度D1。
在本实施例中，所述半导体结构可以包括用以引出所述图形金属层203的连接通孔区以及用以改善应力分布的应力缓冲区，所述第一窗口214形成于所述连接通孔区，所述第二窗口215形成于所述应力缓冲区，所述第一窗口及第二窗口的俯视形状可以但不限于为圆形等。
例如，所述第一硬掩膜30包括氮化硅层、掺氮的碳化硅层及掺碳的氧化硅层中的一种。所述第二硬掩膜40包括依次层叠的氧化硅层、碳材料层(如无定型碳材料层)、氮氧化硅层及底部抗反射层，或依次层叠的氧化硅层、碳材料层(如无定型碳材料层)、氮氧化硅层及氮氧化硅层，或依次层叠的氧化硅层、碳材料层(如无定型碳材料层)、氮氧化硅层及多晶硅层。
所述第一掩膜层还具有位于所述第二介质层204之上的氮化硅层206及氧化硅层207，以提高其阻挡能力，在本实施例中，所述第一掩膜层包括依次层叠的氧化硅层206、氮化硅层207以及掺氮的碳化硅层208。所述第二掩膜层具有包括依次层叠的氧化硅层209、无定型碳材料层210、氮氧化硅层211及底部抗反射层212，所述底部抗反射层212可有效降低光线的反射，提高其上方光刻图形层213的曝光质量。
所述光刻图形层213可以为具有图形的光刻胶，其可以通过旋涂、曝光及显影工艺制备，所述光刻图形层213具有第一窗口214及第二窗口215，所述第二窗口215的径向宽度D2大于所述第一窗口214的径向宽度D1，例如，所述第二窗口215的径向宽度为所述第一窗口214的径向宽度的5倍～30倍，如所述第二窗口215的径向宽度为所述第一窗口214的径向宽度的10倍、15倍、20倍、25倍等。在一具体的实施过程中，所述第一窗口214的径向宽度可以介于15纳米～100纳米之间，所述第二窗口215的径向宽度可以介于200纳米～3000纳米之间，如所述第一窗口214的径向宽度可以为20纳米等，所述第二窗口215的径向宽度可以为300纳米等，并不限于此处所列举的示例。
如图7所示，接着进行步骤3)，基于所述第一窗口214及第二窗口215进行第一刻蚀，由于所述第二窗口215的径向宽度大于所述第一窗口214的径向宽度，所述第一刻蚀中，所述第一窗口214内的刻蚀速率大于所述第二窗口215内的刻蚀速率，所述第一窗口214内的刻蚀停止于所述第一硬掩膜30内部，形成第一转移窗口216，所述第二窗口215中的刻蚀停止于所述第一硬掩膜30表面，形成第二转移窗口217。
所述第一刻蚀所采用的刻蚀气体包括C4F6、C4F8、CH2F2及缓冲气体，所述C4F6及C4F8的流量均大于所述CH2F2的流量，或者包括C4F6、C4F8、CHF3及缓冲气体，其中，所述C4F6及C4F8的流量均大于所述CHF3的流量，所述第一刻蚀的温度介于15℃～25℃之间，压强介于20mtorr～200mtorr之间，刻蚀时间介于40秒～60秒之间，在一具体的实施过程中，所述第一刻蚀所采用的刻蚀气体按比例份数计为10比例份的C4F8，10比例份的C4F6，5比例份的CH2F2及100比例份的Ar，压强为60mtorr。
所述第一窗口214内的刻蚀停止于所述第一硬掩膜30内部，具体可以为停留在所述第一硬掩膜30的掺氮的碳化硅层208整体厚度的1/4～3/4处，优选为停留在所述掺氮的碳化硅层208整体厚度的1/2处，以利于后续进一步刻蚀转移。
如图8所示，接着进行步骤4)，对所述第二硬掩膜40内的第一转移窗口216及第二转移窗口217进行各向同性刻蚀以增大其径向宽度，以使的所述第一转移窗口216形成双大马士革图案。
例如，所述各向同性刻蚀所采用的刻蚀气体包括氧气或循环交替的氧气与氮气或循环交替的氮气与氢气。所述第一转移窗口216及第二转移窗口217所增大的径向宽度介于1纳米～400纳米之间，如30纳米、50纳米、100纳米、200纳米、250纳米、300纳米等，该尺寸可依据要求而确定，并不限于此处所举示例。
如图9所示，最后进行步骤5)，基于所述第一转移窗口216及所述第二转移窗口217进行第二刻蚀，由于所述第二转移窗口217的径向宽度大于所述第一转移窗口216的径向宽度，所述第二刻蚀中，所述第一转移窗口216内的刻蚀速率大于所述第二转移窗口217内的刻蚀速率，所述第一转移窗口216中的刻蚀停止于所述图形金属层203表面，形成第一深度孔218，所述第一深度孔218呈双大马士革结构，所述第二转移窗口217中的刻蚀停止于所述第二介质层204内部，形成第二深度孔219，其中，所述第一深度孔218形成于所述连接通孔区，所述第二深度孔219形成于所述应力缓冲区，所述第一深度孔218的深度大于所述第二深度孔219的深度。
所述第一转移窗口216内的刻蚀停止于所述第二介质层204内部，具体可以为停留在所述第二介质层204厚度的1/4～3/4处，优选为停留在所述第二介质层204厚度的1/2处，以保证所述第二深度孔219的底部与所述图形金属层203具有良好的隔离，避免后续导电材料填充后造成漏电。
如图9所示，本实施例还提供一种多孔结构，所述多孔结构采用如上方案所述的多孔结构的制作方法所制作，所述第一深度孔218的深度大于所述第二深度孔219的深度，且所述第一深度孔218呈双大马士革结构，所述多孔结构具有若干不同深度的孔，具体仅需一次光刻工艺即可获得。
需要说明的是，本示例后续还应该包括于所述第一深度孔中填充导电材料并进行化学机械研磨工艺去除位于所述第一深度孔以外的导电材料的步骤，所述第二深度孔可以有效改善该多孔结构的应力分布，从而有效提高多孔结构的稳定性及性能，有利于提高后续化学机械研磨等工艺的平坦度和均匀性。
更值得注意的是，本实施例通过设置与所述第一窗口及第二窗口径向宽度不同的更多窗口以及类似的后续刻蚀工艺，可以获得更多具有不同深度的孔，这些方案均应落入本发明所涵盖的保护范围之中。
如上所述，本发明的多孔结构及其制作方法，具有以下有益效果：
本发明通过制作较大径向宽度的第一窗口及较小径向宽度的第二窗口，使得第二窗口内的刻蚀速率大于第二窗口内的刻蚀速率，从而仅需一次光刻工艺即可获得具有不同深度的多孔结构，大大降低了工艺时间及成本。
本发明通过在形成连接通孔的同时，在应力缓冲区形成伪通孔，可以有效改善该多孔结构的应力分布，从而有效提高多孔结构的稳定性及性能，有利于提高后续化学机械研磨等工艺的平坦度和均匀性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种多孔结构的制作方法，其特征在于，所述多孔结构的制作方法包括以下步骤：
提供一半导体结构，所述半导体结构包括依次层叠的基底、图形金属层及介质层；
于所述半导体结构上依次形成第一硬掩膜、第二硬掩膜及光刻图形层，所述光刻图形层具有第一窗口及第二窗口，所述第二窗口的径向宽度大于所述第一窗口的径向宽度；
基于所述第一窗口及第二窗口进行第一刻蚀，所述第一窗口内的刻蚀停止于所述第一硬掩膜内部，形成第一转移窗口，所述第二窗口中的刻蚀停止于所述第一硬掩膜表面，形成第二转移窗口；
基于所述第一转移窗口及所述第二转移窗口进行第二刻蚀，所述第一转移窗口中的刻蚀停止于所述图形金属层表面，形成第一深度孔，所述第二转移窗口中的刻蚀停止于所述介质层内部，形成第二深度孔。
2.根据权利要求1所述的多孔结构的制作方法，其特征在于：所述第一刻蚀中，所述第一窗口内的刻蚀速率大于所述第二窗口内的刻蚀速率；所述第二刻蚀中，所述第一转移窗口内的刻蚀速率大于所述第二转移窗口内的刻蚀速率。
3.根据权利要求1所述的多孔结构的制作方法，其特征在于：所述半导体结构包括用以引出所述图形金属层的连接通孔区以及用以改善应力分布的应力缓冲区，所述第一深度孔形成于所述连接通孔区，所述第二深度孔形成于所述应力缓冲区。
4.根据权利要求1所述的多孔结构的制作方法，其特征在于：所述第一刻蚀与所述第二刻蚀之间还包括步骤：对所述第二硬掩膜内的第一转移窗口及第二转移窗口进行各向同性刻蚀以增大其径向宽度，所述第一深度孔呈双大马士革结构。
5.根据权利要求4所述的多孔结构的制作方法，其特征在于：所述各向同性刻蚀所采用的刻蚀气体包括氧气或循环交替的氧气与氮气或循环交替的氮气与氢气。
6.根据权利要求4所述的多孔结构的制作方法，其特征在于：所述第一转移窗口及第二转移窗口所增大的径向宽度介于1纳米～400纳米之间。
7.根据权利要求1所述的多孔结构的制作方法，其特征在于：所述第二窗口的径向宽度为所述第一窗口的径向宽度的5倍～30倍。
8.根据权利要求7所述的多孔结构的制作方法，其特征在于：所述第一窗口的径向宽度介于15纳米～100纳米之间，所述第二窗口的径向宽度介于200纳米～3000纳米之间。
9.根据权利要求1所述的多孔结构的制作方法，其特征在于：所述第一刻蚀所采用的刻蚀气体包括C4F6、C4F8、CH2F2及缓冲气体及/或辅助气体，所述C4F6及C4F8的流量均大于所述CH2F2的流量，或者包括C4F6、C4F8、CHF3及缓冲气体及/或辅助气体，其中，所述C4F6及C4F8的流量均大于所述CHF3的流量。
10.根据权利要求1所述的多孔结构的制作方法，其特征在于：所述基底包括氮化硅层、掺氮的碳化硅层、掺碳的氧化硅层及多晶硅层中的一种。
11.根据权利要求1所述的多孔结构的制作方法，其特征在于：所述介质层包括氧化硅层，所述图形金属层包括图形铜层。
12.根据权利要求1所述的多孔结构的制作方法，其特征在于：所述第一硬掩膜包括氮化硅层、掺氮的碳化硅层及掺碳的氧化硅层中的一种。
13.根据权利要求1所述的多孔结构的制作方法，其特征在于：所述第二硬掩膜包括依次层叠的氧化硅层、碳材料层、氮氧化硅层及底部抗反射层，或依次层叠的氧化硅层、碳材料层、氮氧化硅层及氮氧化硅层，或依次层叠的氧化硅层、碳材料层、氮氧化硅层及多晶硅层。
14.一种多孔结构，其特征在于，所述多孔结构采用如权利要求1～13任意一项所述的多孔结构的制作方法所制作。
CN201910387525.8A 2019-05-10 2019-05-10 多孔结构及其制作方法 Active CN110223956B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910387525.8A CN110223956B (zh) 2019-05-10 2019-05-10 多孔结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910387525.8A CN110223956B (zh) 2019-05-10 2019-05-10 多孔结构及其制作方法

Publications (2)

Publication Number Publication Date
CN110223956A true CN110223956A (zh) 2019-09-10
CN110223956B CN110223956B (zh) 2020-06-23

Family

ID=67820653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910387525.8A Active CN110223956B (zh) 2019-05-10 2019-05-10 多孔结构及其制作方法

Country Status (1)

Country Link
CN (1) CN110223956B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660664A (zh) * 2019-09-25 2020-01-07 长江存储科技有限责任公司 一种半导体结构及其制作方法
CN113539837A (zh) * 2020-04-17 2021-10-22 长鑫存储技术有限公司 半导体结构引线的制备方法及半导体结构
WO2023016270A1 (zh) * 2021-08-13 2023-02-16 合肥本源量子计算科技有限责任公司 掩模版制备方法、掩模版、约瑟夫森结元件及量子芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142393A (zh) * 2010-01-28 2011-08-03 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN102569178A (zh) * 2012-01-18 2012-07-11 上海华力微电子有限公司 一种利用上掩膜实现高性能铜互连的方法
US20150132919A1 (en) * 2013-11-14 2015-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for forming dual sti structure by using the same
CN106206283A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 沟槽刻蚀方法及第一金属层制造方法
CN107731739A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108074861A (zh) * 2016-11-11 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN109427650A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142393A (zh) * 2010-01-28 2011-08-03 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN102569178A (zh) * 2012-01-18 2012-07-11 上海华力微电子有限公司 一种利用上掩膜实现高性能铜互连的方法
US20150132919A1 (en) * 2013-11-14 2015-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask and method for forming dual sti structure by using the same
CN106206283A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 沟槽刻蚀方法及第一金属层制造方法
CN107731739A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108074861A (zh) * 2016-11-11 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN109427650A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660664A (zh) * 2019-09-25 2020-01-07 长江存储科技有限责任公司 一种半导体结构及其制作方法
CN110660664B (zh) * 2019-09-25 2022-05-17 长江存储科技有限责任公司 一种半导体结构及其制作方法
CN113539837A (zh) * 2020-04-17 2021-10-22 长鑫存储技术有限公司 半导体结构引线的制备方法及半导体结构
CN113539837B (zh) * 2020-04-17 2023-06-23 长鑫存储技术有限公司 半导体结构引线的制备方法及半导体结构
WO2023016270A1 (zh) * 2021-08-13 2023-02-16 合肥本源量子计算科技有限责任公司 掩模版制备方法、掩模版、约瑟夫森结元件及量子芯片

Also Published As

Publication number Publication date
CN110223956B (zh) 2020-06-23

Similar Documents

Publication Publication Date Title
CN106206436B (zh) 用于金属栅极的方法和结构
CN106711042B (zh) 用于半导体中段制程（meol）工艺的方法和结构
US10685838B1 (en) Semiconductor structure providing for an increased pattern density on a substrate and method for forming same
US8093150B2 (en) Methods of manufacturing semiconductor devices and structures thereof
CN110223956A (zh) 多孔结构及其制作方法
CN105575887B (zh) 互连结构的形成方法
EP3531461A1 (en) Fabrication of large height top metal electrodes for sub-60 nm width magnetic tunnel junctions of magnetoresistive random access memory devices
CN109585296A (zh) 半导体装置的形成方法
TWI505359B (zh) 半導體元件及其製造方法
CN108565216B (zh) 双大马士革通孔工艺的返工方法
TW201924042A (zh) 半導體元件及其製造方法
CN116130412A (zh) 刻蚀顶层金属层时避免电弧放电的方法
US9023224B2 (en) Method of forming a spacer patterning mask
CN104078329B (zh) 自对准多重图形的形成方法
CN111613719A (zh) 一种制作磁性随机存储器单元阵列的方法
TWI287258B (en) Method for fabricating semiconductor device
CN106952911B (zh) 鳍式半导体器件的形成方法
CN104733373A (zh) 一种半导体器件的制造方法
US11121313B2 (en) Semiconductor structure and formation method thereof
CN104241114A (zh) 一种半导体器件的制造方法
CN109427650A (zh) 半导体结构及其形成方法
CN104867861B (zh) 一种半导体器件的制作方法
JP2005317583A (ja) 半導体装置およびその製造方法
CN104681483A (zh) 一种半导体器件的制造方法
CN117476549B (zh) 半导体叠层结构的制造方法及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant