CN104867861B - 一种半导体器件的制作方法 - Google Patents

一种半导体器件的制作方法 Download PDF

Info

Publication number
CN104867861B
CN104867861B CN201410062292.1A CN201410062292A CN104867861B CN 104867861 B CN104867861 B CN 104867861B CN 201410062292 A CN201410062292 A CN 201410062292A CN 104867861 B CN104867861 B CN 104867861B
Authority
CN
China
Prior art keywords
layer
interlayer dielectric
dielectric layer
metal
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410062292.1A
Other languages
English (en)
Other versions
CN104867861A (zh
Inventor
张城龙
胡敏达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410062292.1A priority Critical patent/CN104867861B/zh
Publication of CN104867861A publication Critical patent/CN104867861A/zh
Application granted granted Critical
Publication of CN104867861B publication Critical patent/CN104867861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制作方法，所述制作方法包括：提供半导体衬底；在所述半导体衬底上依次形成第一阻挡层、第一层间介电层；在所述第一层间介电层和所述第一阻挡层中，形成第一沟槽；在所述第一沟槽内填充第一金属层；执行第一化学机械研磨工艺，以形成第一金属互连线；回蚀刻所述第一层间介电层，以露出部分所述第一金属互连线；在所述第一层间介电层以及所述第一金属互连线上形成第二阻挡层和第二层间介质层；在所述第二阻挡层和第二层间介质层中形成第二沟槽和通孔以露出所述第一金属互连线；在所述第二沟槽和所述通孔中填充第二金属层。通过此方法避免了通孔底端虎齿现象的出现，提高了器件的可靠性和良品率。

Description

一种半导体器件的制作方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种半导体器件的制作方法。
背景技术
随着集成电路（Integrate Circuit，简称IC）芯片设计与制造工艺的迅猛发展，IC芯片的设计尺寸变得越来越小，这种芯片减薄要求使得芯片制造工艺面临诸多挑战。在半导体IC芯片制造工艺中，两个金属互连层之间由层间介质分隔开来，两个金属互连层之间的电连接通常由通孔来完成。而在形成上部金属互连层之前，需要在层间介质上形成通孔。在半导体工艺制程的节点达到28nm及以下时，往往需要在金属互连层的层间介质上蚀刻一些Kelvin结构的金属通孔，这些通孔称为Kelvin通孔。
详细的，请参考图1A-1F，其为现有的半导体器件制作方法的各步骤相应结构的示意性剖面图。
如图1A所示，首先，在半导体衬底100表面依次形成第一阻挡层110、第一低k层间介电层120、TEOS掩膜层130和硬掩膜层140。
如图1B所示，然后，依次刻蚀所述硬掩膜层140、TEOS掩膜层130、第一低k层间介电层120和第一阻挡层110，以形成第一沟槽150，所述第一沟槽150暴露半导体衬底100的表面。
如图1C所示，随后，在第一沟槽150内以及硬掩膜层140表面形成第一金属层160，所述第一金属层160的材料优选为金属铜。
如图1D所示，接着，执行化学机械研磨工艺，直到硬掩膜层140和TEOS掩膜层130被完全去除，暴露出第一低K层间介电层120的表面，即形成了第一金属互连线170。
如图1E所示，接下来，在第一低k层间介电层120和第一金属互连线170表面形成中间阻挡层111，所述中间阻挡层的材料可选掺氮的碳化硅。
接下来，即可形成与第一金属互连线电连接的第二金属互连线，形成第二金属互连线的步骤与形成第一金属互连线类似。
如图1F所示，首先，在中间阻挡层表面依次形成第二低k层间介电层121，TEOS掩膜层和第二硬掩膜层；然后，刻蚀第二硬掩膜层、TEOS掩膜层和第二低k介电层，形成第二沟槽；接着，刻蚀第二沟槽的底部的第二低k层间介电层，再刻蚀第二沟槽底部的中间阻挡层以及部分第一低k层间介电层，以形成通孔180，所述通孔的截面宽度大于第一沟槽的截面宽度，小于第二沟槽的截面宽度，所述通孔底端位于第一低k介电层内；接着，在第二沟槽和通孔内以及第二硬掩膜层表面形成第二金属层；最后，执行第二化学机械研磨工艺，直至去除第二硬掩膜层，以形成与第一金属互连线电连接的第二金属互连线171。如此，重复上述步骤，即可形成多层金属互连线。在图中通孔的底部出现了凸起190，我们称为虎齿现象（Tiger Tooth）。
然而，在半导体工艺制程的节点达到28nm及以下时，结构设计时通孔底部临界尺寸（BCD）往往大于前一层金属顶部临界尺寸(TCD)，进而导致虎齿现象的出现。虎齿现象的出现会降低金属层与通孔之间EM和TDDB寿命，而且不利于缺口处的金属填充。而现有技术往往通过通孔过刻蚀的方式，来改善这种老虎牙现象，但是这种方式使工艺窗口受到限制。
因此，急需一种新的制造方法，以克服现有技术中的不足。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括下列步骤：
提供半导体衬底；在所述半导体衬底上依次形成第一阻挡层、第一层间介电层；在所述第一层间介电层和所述第一阻挡层中，形成第一沟槽；在所述第一沟槽内填充第一金属层；执行第一化学机械研磨工艺，以形成第一金属互连线；回蚀刻所述第一层间介电层，以露出部分所述第一金属互连线；在所述第一层间介电层以及所述第一金属互连线上形成第二阻挡层和第二层间介电层；在所述第二阻挡层和第二层间介电层中形成第二沟槽和通孔以露出所述第一金属互连线；在所述第二沟槽和所述通孔中填充第二金属层。
优选地，采用等离子体刻蚀法执行所述回蚀刻工艺。
优选地，形成所述通孔的步骤包括，执行过刻蚀工艺去除部分所述第一金属互连线的步骤。
优选地，形成所述第二金属层之后，还包括执行第二化学机械研磨工艺，以形成第二金属互连线的步骤。
优选地，所述通孔底端镶嵌于所述第二阻挡层内。
优选地，所述通孔的截面宽度大于所述第一沟槽的截面宽度，小于所述第二沟槽的截面宽度。
优选地，执行所述回蚀刻工艺的刻蚀深度大于所述过刻蚀步骤的刻蚀深度。
优选地，所述第一层间介电层和所述第二层间介电层为低k介电材料或者超低k介电材料。
优选地，形成所述第一层间介电层后，还包括依次沉积TEOS掩膜层和硬掩膜层的步骤。
优选地，所述硬掩膜层为金属硬掩膜层。
综上所示，根据本发明的制造工艺，有效增大了工艺窗口,避免在通孔底端出现虎齿现象，进而提高了器件的可靠性和良品率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-1F，其为现有的半导体器件制作方法的各步骤相应结构的示意性剖面图；
图2A-图2G为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图3为根据本发明示例性实施例的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的制造工艺。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面将结合剖面示意图对本发明进行更详细的描述，其中标示了本发明的优选实施例，应该理解本领域技术人员可以进行修改在此描述的本发明，而仍然实现本发明的有利效果。
如图2A所示，首先，在半导体衬底200表面依次形成第一阻挡层210、第一层间介电层220、阻挡层211、TEOS掩膜层230和硬掩膜层240。
所述半导体衬底200可以为多层基片（例如，具有覆盖电介质和金属膜的硅衬底）、分级基片、绝缘体上硅基片（SOI）、外延硅基片、部分处理的基片（包括集成电路及其他元件的一部分）。所述半导体衬底200中也可以形成有一层或者多层的金属互连线，所述金属互连线的材料可以为铝、银、铬、钼、镍、钯、铂、钛、钽、铜中的一种或者几种，所述金属互连线的材料优选为铜金属。
所述第一阻挡层210的材料优选为掺氮的碳化硅（NDC），其可以通过化学气相沉积的方式形成。所述掺氮的碳化硅相比于第一层间介电层220的材料而言更为致密，可保护第一层间介电层220不受化学试剂的损伤。可以理解的是，本发明的第一阻挡层210的材料并不局限于掺氮的碳化硅，也可以是其它较为致密、且与第一层间介电层220的介电常数较为接近的材料，例如其它掺氮的硅化物。
其中，所述第一层间介电层的材料，可以为低k介电材料（形成的为低k介电层），也可以为超低k介电材料（形成的为超低k介电层）。在本实施例中，该介电层优选采用超低k介电材料。尤其地，当半导体器件采用工艺节点为32nm及以下的制程时，该介电层优选采用超低k介电材料。一般而言，低k介电材料是指介电常数（k值）小于4的介电材料，超低k介电材料是指介电常数（k值）小于2的介电材料。通常采用化学气相旋涂工艺（SOG）、甩胶技术或化学气相沉积技术制备。
所述阻挡层211材料可以选自掺氮的碳化硅（NDC）或者掺氮的硅化物，其可以通过化学气相沉积的方式形成，优选掺氮的碳化硅（NDC）。作为一个实例，形成阻挡层211的厚度为100埃～1000埃。
所述TEOS掩膜层230材料为由等离子体增强型化学气相沉积工艺制备的TEOS(PETEOS)，采用TEOS作为原料生长氧化硅膜时，因TEOS的表面迁移率大，可避免低密度区域或空洞的产生，可覆盖高宽比大1:1的互连线空间。本实施例中，形成TEOS掩膜层230的厚度为50埃～100埃。由于TEOS硬掩膜层230的等离子体增强沉积工艺是现有技术中常用的硬掩膜工艺，在此不再赘述。
所述硬掩膜层240材料为金属硬掩膜。所述金属硬掩膜层的材料为采用化学气相沉积或者物理气相沉积形成的TaN或者TiN。
接着，在硬掩膜层240上形成三层掩膜结构（Tri-layer）（未示出），优选地，所述PR三层硬掩膜结构由依次形成的底部抗反射涂层（BARC）、低温氧化层（LTO）以及光阻层构成。相比于单独形成一层光阻层而言，利用三层掩膜结构共同做掩膜，可以降低光阻层的厚度，提高光刻分辨率，有利于形成尺寸较小的图形。详细的，首先利用光刻工艺，图形化所述光阻层；然后以图形化的光阻层为掩膜，依次刻蚀低温氧化层和底部抗反射涂层。
随后，如图2B所示，依次刻蚀所述硬掩膜层240、TEOS掩膜层230、阻挡层211、第一层间介电层220和第一阻挡层210，以形成第一沟槽250，所述第一沟槽250暴露半导体衬底200的表面。采用干法刻蚀方法完成所述刻蚀过程，以形成第一沟槽250。干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。
接着，如图2C所示，在第一沟槽250内以及硬掩膜层240表面形成第一金属层260。所述第一金属层260的材料例如是金属铜，可通过物理气相沉积或者电镀的方式形成第一金属层260。
如图2D所示，接下来执行第一化学机械研磨工艺，去除硬掩膜层240、TEOS硬掩膜层230、阻挡层211和部分厚度的第一金属层260，直到暴露第一层间介电层的表面为止，以形成第一金属互连线270，即完成了一层金属互连线的制作工艺。
如图2E所示，接下来回蚀刻所述第一层间介电层，以露出部分所述第一金属互连线。采用干法刻蚀方法完成所述刻蚀过程，干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割，最好通过一个或者多个RIE步骤进行干法蚀刻。作为一个实例，采用等离子体蚀刻。
如图2F所示，接下来，在所述第一层间介电层220和所述第一金属互连线270表面形成第二阻挡层212。所述第二阻挡层212的材料可选掺氮的碳化硅，其可以通过化学气相沉积的方式形成。
接下来，即可形成与第一金属互连线电连接的第二金属互连线，形成第二金属互连线的步骤与形成第一金属互连线类似。
如图2G所示，首先，在第二阻挡层212表面依次形成第二层间介电层221，TEOS硬掩膜层、阻挡层和硬掩膜层；然后，刻蚀硬掩膜层、TEOS硬掩膜层、阻挡层和部分第二层间介电层，形成第二沟槽；接着，刻蚀第二沟槽的底部的第二层间介电层221，去除部分所述第二阻挡层212，执行过刻蚀(OE)工艺去除部分所述第一金属互连线，以形成镶嵌于第二阻挡层212内的通孔280；，所述通孔的截面宽度大于第一沟槽的截面宽度，小于第二沟槽的截面宽度；执行所述回蚀刻工艺的刻蚀深度大于执行过刻蚀步骤的刻蚀深度，同时在执行光刻工艺时，控制套准精度（overlay）＜15nm。按上述步骤及控制方法即能实现本发明提到的镶嵌于第二阻挡层内的通孔。
接着，在第二沟槽和通孔内以及第二硬掩膜层表面形成第二金属层；最后，执行第二化学机械研磨工艺，以形成与第一金属互连线电连接的第二金属互连线271。如此，重复上述步骤，即可形成多层金属互连线。
通过本发明的制作方法所形成的镶嵌在阻挡层内的通孔底端未出现虎齿现象，避免了金属填充空隙的产生，增大了EM和TDDB窗口，进而提高器件的可靠性和良品率。
参照图3，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底；在半导体衬底上依次形成第一阻挡层、第一层间介电层。
在步骤302中，在第一层间介电层和第一阻挡层中，形成第一沟槽；在第一沟槽内填充第一金属层。
在步骤303中，执行第一化学机械研磨工艺，以形成第一金属互连线。
在步骤304中，回蚀刻第一层间介电层，以露出部分第一金属互连线。
在步骤305中，在第一层间介电层以及第一金属互连线上形成第二阻挡层和第二层间介质层。
在步骤306中，在第二阻挡层和第二层间介质层中形成第二沟槽和通孔以露出第一金属互连线。
在步骤307中，在第二沟槽和通孔中填充第二金属层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制作方法，包括：
提供半导体衬底；
在所述半导体衬底上依次形成第一阻挡层、第一层间介电层；
在所述第一层间介电层和所述第一阻挡层中，形成第一沟槽；
在所述第一沟槽内填充第一金属层；
执行第一化学机械研磨工艺，以形成第一金属互连线；
回蚀刻所述第一层间介电层，以露出部分所述第一金属互连线；
在所述第一层间介电层以及所述第一金属互连线上依序形成第二阻挡层和第二层间介电层；
在所述第二阻挡层和第二层间介电层中形成第二沟槽和通孔以露出所述第一金属互连线；
在所述第二沟槽和所述通孔中填充第二金属层，所述通孔中的第二金属层的底部与所述第一层间介电层之间形成有所述第二阻挡层。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，采用等离子体刻蚀法执行所述回蚀刻工艺。
3.如权利要求1所述的半导体器件的制作方法，其特征在于，形成所述通孔的步骤包括，执行过刻蚀工艺去除部分所述第一金属互连线的步骤。
4.如权利要求1所述的半导体器件的制作方法，其特征在于，形成所述第二金属层之后，还包括执行第二化学机械研磨工艺，以形成第二金属互连线的步骤。
5.如权利要求1所述的半导体器件的制作方法，其特征在于，所述通孔底端镶嵌于所述第二阻挡层内。
6.如权利要求1所述的半导体器件的制作方法，其特征在于，所述通孔的截面宽度大于所述第一沟槽的截面宽度，小于所述第二沟槽的截面宽度。
7.如权利要求3所述的半导体器件的制作方法，其特征在于，执行所述回蚀刻工艺的刻蚀深度大于执行所述过刻蚀步骤的刻蚀深度。
8.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一层间介电层和所述第二层间介电层为低k介电材料或者超低k介电材料。
9.如权利要求1所述的半导体器件的制作方法，其特征在于，形成所述第一层间介电层后，还包括依次沉积TEOS掩膜层和硬掩膜层的步骤。
10.如权利要求9所述的半导体器件的制作方法，其特征在于，所述硬掩膜层为金属硬掩膜层。
CN201410062292.1A 2014-02-24 2014-02-24 一种半导体器件的制作方法 Active CN104867861B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410062292.1A CN104867861B (zh) 2014-02-24 2014-02-24 一种半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410062292.1A CN104867861B (zh) 2014-02-24 2014-02-24 一种半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN104867861A CN104867861A (zh) 2015-08-26
CN104867861B true CN104867861B (zh) 2018-03-20

Family

ID=53913611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410062292.1A Active CN104867861B (zh) 2014-02-24 2014-02-24 一种半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN104867861B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614808A (zh) * 2020-12-17 2021-04-06 中国电子科技集团公司第十三研究所 薄膜金属层的刻蚀方法及薄膜金属层的刻蚀结构
CN112967997A (zh) * 2021-02-02 2021-06-15 长江存储科技有限责任公司 后段金属填充方法、填充器件、存储器件及半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239022B1 (en) * 1999-06-29 2001-05-29 Samsung Electronics Co., Ltd. Method of fabricating a contact in a semiconductor device
CN101483150A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种加工硅通孔互连结构的工艺方法
CN102339793A (zh) * 2011-10-29 2012-02-01 上海华力微电子有限公司 一种半导体器件制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786276A (ja) * 1993-06-30 1995-03-31 Nec Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239022B1 (en) * 1999-06-29 2001-05-29 Samsung Electronics Co., Ltd. Method of fabricating a contact in a semiconductor device
CN101483150A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种加工硅通孔互连结构的工艺方法
CN102339793A (zh) * 2011-10-29 2012-02-01 上海华力微电子有限公司 一种半导体器件制作方法

Also Published As

Publication number Publication date
CN104867861A (zh) 2015-08-26

Similar Documents

Publication Publication Date Title
TWI271841B (en) Dual damascene with via liner and method for fabricating the same
TW471107B (en) Dual damascene manufacturing method of porous low-k dielectric material
JPH11168105A (ja) 半導体集積回路の製造方法
TW200809923A (en) Dual-damascene process to fabricate thick wire structure
US20150047891A1 (en) Integrated Circuit Features with Fine Line Space and Methods for Forming the Same
TW201926556A (zh) 半導體製作方法
CN109427669A (zh) 减少半导体制造中接触件深度变化的方法
CN106601665A (zh) 半导体结构及其形成方法
TW200421498A (en) Method for forming thick copper self-aligned dual damascene
TWI292933B (en) Method of manufacturing a semiconductor device having damascene structures with air gaps
TW200303599A (en) Manufacturing method of semiconductor device
JPS59169151A (ja) 半導体装置の製造方法
CN104867861B (zh) 一种半导体器件的制作方法
TW200411770A (en) Method for manufacturing a semiconductor device
WO2007116515A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、並びに配線材料の作製方法
JP2008047582A (ja) 半導体装置の製造方法及び半導体装置
US20130161798A1 (en) Graded density layer for formation of interconnect structures
CN104658967B (zh) 一种半导体器件及其制造方法
CN104282620B (zh) 半导体互连结构的制作方法
JP2001176965A (ja) 半導体装置及びその製造方法
CN102034733A (zh) 互连结构及其形成方法
CN104900583B (zh) 一种半导体器件的制作方法
CN104733373A (zh) 一种半导体器件的制造方法
CN107978515A (zh) 一种半导体器件及其制造方法
TW201250773A (en) Manufacturing method for dual damascene structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant