CN112967997A - 后段金属填充方法、填充器件、存储器件及半导体器件 - Google Patents

后段金属填充方法、填充器件、存储器件及半导体器件 Download PDF

Info

Publication number
CN112967997A
CN112967997A CN202110142524.4A CN202110142524A CN112967997A CN 112967997 A CN112967997 A CN 112967997A CN 202110142524 A CN202110142524 A CN 202110142524A CN 112967997 A CN112967997 A CN 112967997A
Authority
CN
China
Prior art keywords
layer
structural layer
filling
end metal
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110142524.4A
Other languages
English (en)
Inventor
向梦琦
吴友明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110142524.4A priority Critical patent/CN112967997A/zh
Publication of CN112967997A publication Critical patent/CN112967997A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供了一种后段金属的填充方法，通过先在第一结构层上刻蚀得到间隔的多个第一通孔，然后在第一通孔中增加填充物并生长第二结构层，再在第二结构层上刻蚀得到间隔的多个第二通孔，且每个第二通孔对应制作于一个第一通孔处，最后去除第一通孔内的填充物，并向第一通孔和第二通孔填充金属，完成后段金属的填充。本申请后段金属的填充方法由于只进行了一次金属填充，能够减少后段金属填充工艺过程中所需要的制作流程，同时能够降低制作成本，进而减少后段金属中缺陷的发生率。本申请还涉及一种由上述方法制成的后段金属填充器件。

Description

后段金属填充方法、填充器件、存储器件及半导体器件
技术领域
本发明涉及半导体制作技术领域，尤其涉及一种后段金属的填充方法、一种后段金属填充器件、一种存储器件及一种半导体器件。
背景技术
后段(Back End Of Line，BEOL)金属制作工艺中，需要进行两次刻蚀、两次金属沉积和两次化学机械研磨来实现后段金属的制作。该方法涉及到多种工艺步骤，导致其制作成本较高。同时，在制作工艺过程中存在过度刻蚀或刻蚀不足的现象，并在后续进行研磨的过程中容易造成将金属线被磨短的现象，进而导致后段金属制作工艺过程中所制作的通孔的侧面轮廓尺寸发生变化。
发明内容
本申请的目的在于解决现有技术的不足，提出了一种后段金属的填充方法，以减少后段金属填充的制作流程，进而减少后段金属制作的成本以及降低后段金属的缺陷发生率，具体包括如下技术方案：
一种后段金属的填充方法，包括以下步骤：
刻蚀第一结构层以得到间隔的多个第一通孔，并向各个所述第一通孔内添加填充物；
在所述第一结构层和所述填充物上生长第二结构层，刻蚀所述第二结构层以暴露所述填充物，得到间隔的多个第二通孔；
通过所述第二通孔去除所述第一通孔内的所述填充物；
在所述第一通孔和所述第二通孔中填充金属。
可选地，所述刻蚀第一结构层以得到间隔的多个第一通孔，包括：
在所述第一结构层上依次生长碳涂层、第一掩膜层和第一光阻层；
图案化所述第一光阻层；
依次刻蚀所述第一掩膜层、所述碳涂层和所述第一结构层，以得到间隔的多个第一通孔；
去除所述第一光阻层、所述第一掩膜层和所述碳涂层。
可选地，所述依次刻蚀所述第一掩膜层、所述碳涂层和所述第一结构层，还包括：
采用含氟等离子体刻蚀所述第一掩膜层；
采用含氧等离子体刻蚀所述碳涂层；
采用含氟等离子体刻蚀所述第一结构层。
可选地，所述向各个所述第一通孔内添加填充物，包括：
向各个所述第一通孔内添加旋涂碳作为所述填充物。
可选地，所述在所述第一结构层和所述填充物上生长第二结构层，刻蚀所述第二结构层以暴露所述填充物，得到间隔的多个第二通孔，包括：
在所述第一结构层和所述填充物上依次生长第二结构层、第二掩膜层和第二光阻层；
图案化所述第二光阻层；
依次刻蚀所述第二掩膜层和所述第二结构层，以暴露所述填充物，得到间隔的多个第二通孔；
去除所述第二光阻层和所述第二掩膜层。
可选地，所述依次刻蚀所述第二掩膜层和所述第二结构层，还包括：
采用含氟等离子体刻蚀所述第二掩膜层；
采用含氟等离子体刻蚀所述第二结构层。
可选地，所述在所述第一通孔和所述第二通孔中填充金属后，包括：
去除所述第二结构层背离所述第一结构层一侧表面上的金属。
可选地，所述去除所述第二结构层背离所述第一结构层一侧表面上的金属，还包括：
去除所述第二结构层背离所述第一结构层一侧表面上的金属后，去除部分所述第二结构层，以使得位于所述第二结构层表面的金属刻蚀完全。
可选地，在垂直于所述第一结构层的任意截面上，每个所述第二通孔位于其对应的所述第一通孔的上方，且每个所述第二通孔的宽度小于其对应的所述第一通孔的宽度。
可选地，所述第一结构层与所述第二结构层均采用正硅酸乙酯材料制成。
可选地，所述第一结构层的厚度D1满足：880A≤D1≤920A，所述第二结构层的厚度D2满足：1975A≤D2≤2025A。
本申请还涉及一种后段金属填充器件，由上述后段金属的填充方法制成。
本申请还涉及一种存储器件，所述存储器件包含多个存储串和后段金属填充器件，所述多个存储串中每个所述存储串与一个或多个所述后段金属填充器件电连接，其中，所述后段金属填充器件由上述的后段金属的填充方法制成。
本申请还涉及一种半导体器件，所述半导体器件包含多个存储器件和多个CMOS器件，所述存储器件中包括由上述的后段金属的填充方法制成的后段金属填充器件，和/或所述CMOS器件中包括由上述的后段金属的填充方法制成的后段金属填充器件。
本申请提供的后段金属的填充方法，通过先在所述第一结构层上刻蚀得到间隔的多个所述第一通孔，然后在所述第一通孔中增加所述填充物并生长所述第二结构层，再在所述第二结构层上刻蚀得到间隔的多个所述第二通孔，且每个所述第二通孔对应制作于一个所述第一通孔处，最后去除所述第一通孔内的所述填充物，并向所述第一通孔和所述第二通孔填充金属，完成后段金属的填充。本申请后段金属的填充方法由于只进行了一次金属填充，能够减少后段金属填充工艺过程中所需要的制作流程，同时能够降低制作成本，进而减少后段金属中缺陷的发生率。
本申请提供的后段金属填充器件，由上述后段金属的填充方法制成，所述后段金属填充器件能够较好地实现其进行电性连接的功能，并且由于只进行了一次金属填充，能够减少后段金属填充工艺过程中所需要的制作流程，同时能够降低制作成本，进而减少了后段金属中缺陷的发生率。
本申请提供的存储器件，包括多个所述存储串和多个所述后段金属填充器件，且所述存储串和所述后段金属填充器件之间能够形成较好的电性连接，同时能够减少所述存储器件中后段金属的缺陷发生率。
本申请提供的半导体器件，包括多个所述存储器件和多个所述CMOS器件，且所述存储器件和/或所述CMOS器件中包括有所述后段金属填充器件，以使得所述半导体器件具有较好的性能，并能够减少所述半导体器件内部的缺陷发生率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的后段金属填充器件的结构示意图；
图2是本发明提供的后段金属填充器件与第一功能组件的连接示意图；
图3是本发明提供的后段金属填充器件与第一功能组件的另一种实施例的连接示意图；
图4是本发明提供的后段金属的填充方法的流程图；
图5-图8是本发明提供的后段金属填充器件的一种实施例的截面图；
图9是本发明提供的后段金属的填充方法的一种实施例的流程图；
图10和图11是本发明提供的后段金属填充器件的另一种实施例的截面图；
图12-图14是本发明提供的后段金属的填充方法的另一种实施例的流程图；
图15和图16是本发明提供的后段金属填充器件的再一种实施例的截面图；
图17和图18是本发明提供的后段金属的填充方法的再一种实施例的流程图；
图19和图20是本发明提供的后段金属填充器件的其余实施例的截面图；
图21是本发明提供的后段金属的填充方法的一种实施例的流程图。
附图标记说明：
1-后段金属填充器件；2-第一功能组件；10-第一结构层；20-第二结构层；30-填充物；11-第一通孔；12-第一光阻层；13-第一掩膜层；14-碳涂层；21-第二通孔；22-第二光阻层；23-第二掩膜层；201-导体层；202-存储串；203-半导体通道；204-绝缘层；205-字线触点；206-源触点；207-阵列触点；208-单硅晶层；209-导体；210-晶体管；211-触点；212-隔离区；213-掺杂区；214-硅基板。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
此外，以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
请参见图1所示的本申请涉及的一种后段金属填充器件1，该后段金属填充器件1位于第一功能组件2与第二功能组件(图中未示)之间，示例性的，第一功能组件2可以是存储结构，第二功能组件可以是基板，或二者反之。第一功能组件2与第二功能组件之间通过该后段填充器件1实现电性连接。通过本申请所提供的后段金属的填充方法能够在金属填充器件1中形成有两层金属连线，该两层金属连线用于实现第一功能组件2与第二功能组件之间的电性导通，并在第一功能组件2与第二功能组件之间传送电信号。需要说明的是，该后段金属填充器件1为连接于第一功能组件2与第二功能组件之间的部分结构，在另一些实施例中，第一功能组件2与第二功能组件之间还可以包括有其他的层结构。
请参见图2，第一功能组件2可以为阵列晶圆，阵列晶圆内部包括有多个存储串202，以及和后段金属填充器件1相连接的导体层201，存储器件内部还包括有半导体通道203、绝缘层204、字线触点205、源触点206、阵列触点207、单硅晶层208以及导体209等元件，用以实现阵列晶圆与后段金属填充器件1之间的电性导通。请参见图3，第一功能组件2可以为互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)，且CMOS上设有晶体管210和触点211，CMOS的内部设置有隔离区212、掺杂区213以及硅基板214，其中，晶体管210和触点211用以实现后段金属填充器件1与CMOS之间的电信导通。
请配合参见图4所示的后段金属的填充方法的流程图，具体包括如下步骤：
S10、刻蚀第一结构层10以得到间隔的多个第一通孔11，并向各个第一通孔11内添加填充物30；
具体的，请配合参见图5所示的后段金属填充器件1的截面图，在本实施例中，第一结构层10构造于第一功能组件2之上，通过对第一结构层10进行刻蚀，可以得到多个相互间隔的第一通孔11，即得到如图5中的A所示的相互间隔的第一通孔11。具体的，在进行刻蚀的过程中，可以采用含氟等离子体干法刻蚀以得到多个间隔设置的第一通孔11，且多个第一通孔11间隔形成于第一功能组件2上。
刻蚀完成后，在每个第一通孔11内制作填充物30，具体请参见图5中的B所示的填充物30，其中，填充物30可以为易去除的材料，每个第一通孔11被填充物30填满且不存在空隙。可以理解的，多个填充物30也相互间隔地形成于第一功能组件2上，且任意相邻两个第一结构层10的材料之间形成有一个填充物30的结构，多个第一结构层10的材料与多个填充物30的材料交替形成于第一功能组件2上，且第一结构层10的表面能够形成平整的平面，便于后续第二结构层20的生长。
S20、在第一结构层10和填充物30上生长第二结构层20，刻蚀第二结构层20以暴露填充物30，得到间隔的多个第二通孔21；
具体的，请配合参见图6，在本实施例中，第二结构层20生长于第一结构层10和填充物30的上方，即第二结构层20制备于第一结构层10背离第一功能组件2的一侧，并完全覆盖交替的第一结构层10的材料和填充物30的材料上。
对第二结构层20进行刻蚀，使得第二结构层20上能够形成多个间隔设置的第二通孔21，且每个第二通孔21的位置均对应一个第一通孔11的位置设置。也即，请参见图6，每个第二通孔21均位于其对应的一个第一通孔11内的填充物30的上方，每个第二通孔21对应露出至少部分其下方的填充物30。
一种实施例，第一结构层10可以采用正硅酸乙酯材料制备，第二结构层20也可以采用正硅酸乙酯材料制备。采用正硅酸乙酯为原料生长形成第一结构层10和/或第二结构层20，能够使得所形成的后段金属的台阶覆盖性较好，且由正硅酸乙酯制作而成的第一结构层10和/或第二结构层20的表面迁移率大，能够避免低密度区域和/或空洞的产生。
S30、通过第二通孔21去除第一通孔11内的填充物30；
具体的，请配合参见图7，在本实施例中，待第一通孔11和第二通孔21均通过上述步骤刻蚀完成后，利用第二通孔21对应露出的至少部分填充物30的结构，去掉每个第一通孔11内的所有填充物30。去除填充物30的方法可以为等离子体刻蚀。在去掉填充物30之后，本申请后段金属结构上形成有多个一一对应的第一通孔11和第二通孔21的结构，且每个一一对应的第一通孔11和第二通孔21均为贯穿第一结构层10和第二结构层20的通孔结构。也即，在一对对应的第一通孔11和第二通孔21中，第一通孔11和第二通孔21相互连通，且第一通孔11背离二通孔21的一端连通至第一功能组件2处。
S40、在第一通孔11和第二通孔21中填充金属。
具体的，请配合参见图8，在本实施例中，在已经形成的具有多个一一对应的第一通孔11和第二通孔21的结构中填充金属，使得第一通孔11和第二通孔21的内部被金属填满且不具有空隙。因为一对位置对应的第一通孔11和第二通孔21贯穿第一结构层10和第二结构层20，因此填充后的金属形成为第一结构层10和第二结构层20中的金属线，该金属线的相对两端分别连通至第一结构层10背离第二结构层20一侧，以及第二结构层20背离第一结构层10一侧。多根金属线沿第一功能组件2的一个平面方向间隔排列，并以此来完成后段制程中的金属填充并形成如图8中所示的金属连线结构图。
本申请提供的后段金属的填充方法，通过先在第一结构层10上刻蚀得到间隔的多个第一通孔11，然后在第一通孔11中增加填充物30并生长第二结构层20，再在第二结构层20上刻蚀得到间隔的多个第二通孔21，且每个第二通孔21对应制作于一个第一通孔11处，最后去除第一通孔11内的填充物30，并向第一通孔11和第二通孔21填充金属，完成后段金属的填充。本申请后段金属的填充方法由于只进行了一次金属填充，能够减少后段金属填充工艺过程中所需要的制作流程，进而减少后段金属中缺陷的发生率，同时能够降低制作成本。
一种实施例请参见图9，在本申请提供的一种后段金属的填充方法中的步骤S10“刻蚀第一结构层10以得到间隔的多个第一通孔11”，包括：
S11、在第一结构层10上依次生长碳涂层14、第一掩膜层13和第一光阻层12；
S12、图案化第一光阻层12；
S13、依次刻蚀第一掩膜层13、碳涂层14和第一结构层10，以得到间隔的多个第一通孔11；
S14、去除第一光阻层12、第一掩膜层13和碳涂层14。
具体的，请配合参见图10和图11，在本实施例中，在对第一结构层10进行刻蚀前，需要先在第一结构层10上生长具有抗反射作用的涂层。如本实施例中，先后在第一结构层10上生长碳涂层14和第一掩膜层13以形成抗反射的涂层，且碳涂层14位于第一掩膜层13和第一结构层10之间。碳涂层14和第一掩膜层13之间的结合，能够较好地控制曝光时的衬底反射，并能够在刻蚀过程中提供较高的刻蚀选择性。
而对碳涂层14和第一掩膜层13的刻蚀，可以通过在第一掩膜层13上生长第一光阻层12并对第一光阻层12进行图案化来实现。因为第一结构层10可以采用正硅酸乙酯材料制备，本实施例中的第一掩膜层13、碳涂层14、以及第一光阻层12的生长质量较好，进而能够保证后段金属填充器件1的制作良率。可以理解的，基于第一光阻层12图案化后得到的图形先后对第一掩膜层13和碳涂层14进行刻蚀，可以使得刻蚀后的第一掩膜层13和碳涂层14的图案分别与第一光阻层12的图案保持一致，进而再将第一光阻层12的图案通过刻蚀转移至第一结构层10上用于形成第一通孔11的结构。也即，在制作第一光阻层12后，对第一光阻层12的图案化即为对应在第一结构层10上需要形成的多个间隔的第一通孔11的图案。
在刻蚀得到多个间隔的第一通孔11后，通过干法刻蚀去除位于第一结构层10上的所有第一光阻层12、第一掩膜层13和碳涂层14，得到如图5中的A所示的第一结构层10中具有多个相互间隔的第一通孔11的结构。第一光阻层12、第一掩膜层13和碳涂层14可以在同一工序中去除，也可以通过不同的制程依次去除，本申请在此不做特别限定。
需要说明的是，采用碳涂层14和第一掩膜层13共同形成抗反射的涂层能够较好地控制刻蚀过程中光束的反射率。在刻蚀过程中，因为光源的入射角较大，使得较难控制光源入射角的反射率，若仅在第一光阻层12和第一结构层10之间设置第一掩膜层13作为抗反射的涂层，可能导致反射率较高。而刻蚀过程中需要将反射率控制在1％以下，因此，采用在第一光阻层12和第一结构层10之间设置第一掩膜层13和碳涂层14的抗反射的涂层的结构，能够更好的控制刻蚀过程中光束的反射率。
另一方面，为了较好地实现将第一光阻12上的图案转移至第一结构层10上，也需要设置两层抗反射的涂层。由于碳涂层14的材料为旋涂碳，在氧离子刻蚀的条件下，刻蚀碳涂层14的刻蚀速率是刻蚀第一掩膜层13的刻蚀速率的20～30倍。因此，在第一结构层10和第一光阻层12中设置有碳涂层14和第一掩膜层13作为抗反射的涂层，能够使得第一掩膜层13和碳涂层14共同形成硬掩模的结构，并使得刻蚀碳涂层14的刻蚀速率和刻蚀第一结构层10的刻蚀速率相差较大，便于实现第一结构层10上第一通孔11的制作。
一种实施例请参见图12，对于上述步骤S13“依次刻蚀第一掩膜层13、碳涂层14和第一结构层10，以得到间隔的多个第一通孔11”，还包括：
S131、采用含氟等离子体刻蚀第一掩膜层13；
S132、采用含氧等离子体刻蚀碳涂层14；
S133、采用含氟等离子体刻蚀第一结构层10。
具体的，在本实施方式中，在刻蚀第一掩膜层13、碳涂层14和第一结构层10时，首先在含氟的等离子体下将第一光阻层12的图案转移到第一掩膜层13上，然后采用含氧的等离子体将第一掩膜层13上形成的图案转移到碳涂层14上，最后再通过含氟等离子体进行第一结构层10的刻蚀。通过依次对第一掩膜层13、碳涂层14和第一结构层10进行刻蚀，最终能够在第一结构层10上形成多个间隔设置的第一通孔11。也即，碳涂层14的刻蚀气体区别于第一掩膜层13和第一结构层10的刻蚀气体，分别根据第一掩膜层13、第一结构层10和碳涂层14各自的材料特性来采用不同的刻蚀气体，以实现较好地刻蚀效果。
一种实施例请参见图13，在本申请提供的一种后段金属的填充方法中的步骤S10“向各个第一通孔11内添加填充物30”中，包括：
S10a、向各个第一通孔11内添加旋涂碳作为填充物30。
具体的，在本实施例中，旋涂碳(Spin-On-Carbon，SOC)为高碳含量的聚合物，选择在第一通孔11内填充旋涂碳主要是因为旋涂碳具有易去除的性质，便于后续去除第一通孔11内的旋涂碳后，可以在已经完全去除了填充物30的第一通孔11内填充金属，进而得到金属填充的一一对应的第一通孔11和第二通孔21，并以此来实现第二功能组件与第一功能组件2之间的电性导通。
一种实施例请参见图14，在本申请提供的一种后段金属的填充方法中的步骤S20“在第一结构层10和填充物30上生长第二结构层20，刻蚀第二结构层20以暴露填充物30，得到间隔的多个第二通孔21”，包括：
S21、在第一结构层10和填充物30上依次生长第二结构层20、第二掩膜层23和第二光阻层22；
S22、图案化第二光阻层22；
S23、依次刻蚀第二掩膜层23和第二结构层20，以暴露填充物30，得到间隔的多个第二通孔21；
S24、去除第二光阻层22和第二掩膜层23。
具体的，请配合参见图15和图16，在本实施例中，第二通孔21通过刻蚀第二结构层20获得。且因为第二结构层20与第一结构层10的材料可以相同，其具备类似的有益效果，因此第二结构层20还可以采用与第一结构层10类似的方式，制备第二通孔21。在对第二结构层20进行刻蚀前，先在第二结构层20背离第一结构层10的一侧上生长第二掩膜层23，其中，第二掩膜层23也为抗反射的涂层。在第二掩膜层23上生长第二光阻层22后，对第二光阻层22进行图案化，并根据第二光阻层22图案化后得到的图形先后对第二掩膜层23和第二结构层20进行刻蚀。可以理解的是，第二光阻层22经图案化后得到的图案用于形成多个间隔的第二通孔21，在刻蚀得到多个间隔的第二通孔21后，通过干法刻蚀去除位于第二结构层20上的所有第二光阻层22和第二掩膜层23，得到如图6所示的第二结构层20中具有多个相互间隔的第二通孔21的结构。
另一种实施例，与刻蚀第一结构层10的原理类似的，在第二掩膜层23和第二结构层20之间还可以生长一层第二碳涂层(图中未示)，使得在第二结构层20和第二光阻层22之间有由第二掩膜层23和第二碳涂层形成的抗反射的涂层，且增加第二碳涂层后得到的抗反射的涂层能够较好地控制曝光时的衬底反射，且在含氟等离子体刻蚀过程中的刻蚀速度较刻蚀第二光阻层22的刻蚀速度快，以此来在刻蚀过程中提供较高的刻蚀选择性，使得该抗反射的涂层能够达到低于1％的反射率。需要说明的是，第二结构层20和第二掩膜层23中设置有第二碳涂层，使得在去除位于第二结构层20上的所有第二光阻层22和第二掩膜层23后，且在去除第二结构层20和第二掩膜层23之间的第二碳涂层时，可以将第一通孔11中的填充物30进行同步去除。在本实施例中，第二掩膜层23和第二碳涂层共同形成硬掩模以实现在第二结构层20上刻蚀形成第二通孔21。
一种实施例请参见图17，对于上述步骤S23“依次刻蚀第二掩膜层23和第二结构层20”，还包括：
S231、采用含氟等离子体刻蚀第二掩膜层23；
S232、采用含氟等离子体刻蚀第二结构层20。
具体的，在本实施例中，在刻蚀第二掩膜层23和第二结构层20时，首先在含氟的等离子体下将第二光阻层22的图案转移到第二掩膜层23上，再同样通过含氟等离子体进行第二结构层20的刻蚀。通过依次对第二掩膜层23和第二结构层20进行刻蚀，最终能够在第二结构层20上形成多个间隔设置的第二通孔21。
可以理解的，当第二掩膜层23和第二结构层20之间生长有第二碳涂层时，需要依次对第二掩膜层23、第二碳涂层和第二结构层20进行刻蚀，即采用含氟等离子体刻蚀分别对第二掩膜层23和第二结构层20进行刻蚀。对第二碳涂层进行刻蚀时，主要采用含氧的等离子体刻蚀技术，并最终将第二光阻层22上的图案转移到第二结构层20上，得到多个间隔的第二通孔21。
一种实施例请参见图18，在本申请提供的一种后段金属的填充方法中的步骤S40“在第一通孔11和第二通孔21中填充金属”后，还包括如下步骤：
S50、去除第二结构层20背离第一结构层10一侧表面上的金属。
具体的，请配合参见图19和图20，在本实施例中，在第一通孔11和第二通孔21中填充金属后，为保证填充效果以及避免在第一通孔11和第二通孔21形成空隙，需要过度地填充金属，此时会在第二结构层20背离第一结构层10一侧的表面上形成有一层金属层，即形成图19所示的在第二结构层20上方还对应有一层金属层的结构。该金属层结构同时覆盖于多个第二通孔21上，形成了多个第二通孔21中金属线之间的导通。
在完成金属填充后，需要对第二结构层20背离第一结构层10一侧表面上的金属层进行去除，以使得各个第二通孔21及其对应的第一通孔11中的金属线之间形成间隔并绝缘，并使得第二结构层20的表面平整。在本实施例中，填充的金属材料为钨，但不限制于这一种填充材料，填充的金属材料可以为钨、钴、铜、铝和/或硅化物等具有较好的导电性质的材料。
一种实施例请参见图21，对于上述步骤S50“去除第二结构层20背离第一结构层10一侧表面上的金属”，还包括如下实施方式：
S50a、去除第二结构层20背离第一结构10层一侧表面上的金属后，去除部分第二结构层20，以使得位于第二结构层20表面的金属刻蚀完全。
具体的，请继续配合参见图20，在本实施例中，采用化学机械研磨(ChemicalMechanical Planarization，CMP)对第二结构层20背离第一结构10层一侧表面上的金属进行去除，且为了保证对金属层的刻蚀完全，需要同时对部分第二结构层20进行刻蚀去除，避免第二结构层20上残留有部分金属而造成各个金属线之间的短路缺陷。在将金属层刻蚀完成后，形成第一结构层10、第二结构层20和填充的金属线结构。需要说明的是，对比图19和图20中第二通孔21的高度可以看出，在去除第二结构层20背离第一结构10层一侧表面上的金属层时，还同步去除了部分第二结构层20以及位于第二通孔21内部的部分金属。且通过去除部分第二结构层20，能够使得位于第二结构层20背离第一结构10层一侧表面上的金属被刻蚀完全，避免因部分金属残留在第二结构层20背离第一结构层10一侧的表面而造成后段金属填充器件1的良率。
一种实施例，在垂直于第一结构层10的任意截面上，每个第二通孔21位于其对应的第一通孔11的上方，且每个第二通孔21的宽度小于其对应的第一通孔11的宽度。
一种实施例，第一结构层10的厚度D1满足：880A≤D1≤920A，第二结构层20的厚度D2满足：1975A≤D2≤2025A。
具体的，在本实施例中，第一结构层10的厚度设置为880A-920A之间，能够使得第一结构层10内填充的金属能够较好地实现其与第一功能组件2之间的电性连接，同样地，第二结构层20的厚度设置为1975A-2025A之间，能够使得第二结构层20内填充的金属能够较好地实现其与第二功能组件之间的电性连接。可以理解的是，第一结构层10与第二结构层20中填充的金属能够实现第一功能组件2与第二功能组件之间的电性连接，进而实现电信号的传递。
一种实施例，第一光阻层12以及第二光阻层22的厚度d1均需要满足：1980A≤d1≤1220A。
一种实施例，第一掩膜层13以及第二掩膜层23的厚度d2均需要满足：350A≤d2≤370A，且第一掩膜层13和第二掩膜层23均为含硅抗反射涂层，为避免在刻蚀第一结构层10或第二结构层20时，第一光阻层12和第二光阻层22被刻蚀完全，因此需要在第一光阻层12和第一结构层10之间设置第一掩膜层13和碳涂层14，以及在第二光阻层22和第二结构层20之间设置第二掩膜层23。
一种实施例，碳涂层14的厚度d3满足：1670A≤d3≤1730A。
本申请还提出了一种后段金属填充器件1，由上的述后段金属的填充方法制成，该后段金属填充器件1能够较好地实现存储结构与基板之间的电性连接，并由于只进行了一次金属填充，减少了后段金属中缺陷的发生率。
本申请还提出了一种存储器件，包括多个存储串和多个后段金属填充器件1，且存储串和后段金属填充器件1之间能够形成较好的电性连接，同时能够减少存储器件中后段金属的缺陷发生率。
本申请还提出了一种半导体器件，包括多个存储器件和多个CMOS器件，且存储器件和/或CMOS器件中包括有后段金属填充器件1，以使得半导体器件具有较好的性能，并能够减少半导体器件内部的缺陷发生率。
以上是本发明实施例的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明实施例原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (14)

1.一种后段金属的填充方法，其特征在于，包括以下步骤：
刻蚀第一结构层以得到间隔的多个第一通孔，并向各个所述第一通孔内添加填充物；
在所述第一结构层和所述填充物上生长第二结构层，刻蚀所述第二结构层以暴露所述填充物，得到间隔的多个第二通孔；
通过所述第二通孔去除所述第一通孔内的所述填充物；
在所述第一通孔和所述第二通孔中填充金属。
2.如权利要求1中所述的后段金属的填充方法，其特征在于，所述刻蚀第一结构层以得到间隔的多个第一通孔，包括：
在所述第一结构层上依次生长碳涂层、第一掩膜层和第一光阻层；
图案化所述第一光阻层；
依次刻蚀所述第一掩膜层、所述碳涂层和所述第一结构层，以得到间隔的多个第一通孔；
去除所述第一光阻层、所述第一掩膜层和所述碳涂层。
3.如权利要求2中所述的后段金属的填充方法，其特征在于，所述依次刻蚀所述第一掩膜层、所述碳涂层和所述第一结构层，还包括：
采用含氟等离子体刻蚀所述第一掩膜层；
采用含氧等离子体刻蚀所述碳涂层；
采用含氟等离子体刻蚀所述第一结构层。
4.如权利要求1中所述的后段金属的填充方法，其特征在于，所述向各个所述第一通孔内添加填充物，包括：
向各个所述第一通孔内添加旋涂碳作为所述填充物。
5.如权利要求1中所述的后段金属的填充方法，其特征在于，所述在所述第一结构层和所述填充物上生长第二结构层，刻蚀所述第二结构层以暴露所述填充物，得到间隔的多个第二通孔，包括：
在所述第一结构层和所述填充物上依次生长第二结构层、第二掩膜层和第二光阻层；
图案化所述第二光阻层；
依次刻蚀所述第二掩膜层和所述第二结构层，以暴露所述填充物，得到间隔的多个第二通孔；
去除所述第二光阻层和所述第二掩膜层。
6.如权利要求5中所述的后段金属的填充方法，其特征在于，所述依次刻蚀所述第二掩膜层和所述第二结构层，还包括：
采用含氟等离子体刻蚀所述第二掩膜层；
采用含氟等离子体刻蚀所述第二结构层。
7.如权利要求1-6任一项所述的后段金属的填充方法，其特征在于，所述在所述第一通孔和所述第二通孔中填充金属后，包括：
去除所述第二结构层背离所述第一结构层一侧表面上的金属。
8.如权利要求7所述的后段金属的填充方法，其特征在于，所述去除所述第二结构层背离所述第一结构层一侧表面上的金属，还包括：
去除所述第二结构层背离所述第一结构层一侧表面上的金属后，去除部分所述第二结构层，以使得位于所述第二结构层表面的金属刻蚀完全。
9.如权利要求1-6任一项所述的后段金属的填充方法，其特征在于，在垂直于所述第一结构层的任意截面上，每个所述第二通孔位于其对应的所述第一通孔的上方，且每个所述第二通孔的宽度小于其对应的所述第一通孔的宽度。
10.如权利要求1-6任一项所述的后段金属的填充方法，其特征在于，所述第一结构层与所述第二结构层均采用正硅酸乙酯材料制成。
11.如权利要求1-6任一项所述的后段金属的填充方法，其特征在于，所述第一结构层的厚度D1满足：880A≤D1≤920A，所述第二结构层的厚度D2满足：1975A≤D2≤2025A。
12.一种后段金属填充器件，其特征在于，由上述权利要求1-11任一项所述的后段金属的填充方法制成。
13.一种存储器件，其特征在于，所述存储器件包含多个存储串和后段金属填充器件，所述多个存储串中每个所述存储串与一个或多个所述后段金属填充器件电连接，其中，所述后段金属填充器件由权利要求1-11任一项所述的后段金属的填充方法制成。
14.一种半导体器件，其特征在于，所述半导体器件包含存储器件和CMOS器件，所述存储器件中包括由权利要求1-11任一项所述的后段金属的填充方法制成的后段金属填充器件，和/或所述CMOS器件中包括由权利要求1-11任一项所述的后段金属的填充方法制成的后段金属填充器件。
CN202110142524.4A 2021-02-02 2021-02-02 后段金属填充方法、填充器件、存储器件及半导体器件 Pending CN112967997A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110142524.4A CN112967997A (zh) 2021-02-02 2021-02-02 后段金属填充方法、填充器件、存储器件及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110142524.4A CN112967997A (zh) 2021-02-02 2021-02-02 后段金属填充方法、填充器件、存储器件及半导体器件

Publications (1)

Publication Number Publication Date
CN112967997A true CN112967997A (zh) 2021-06-15

Family

ID=76271814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110142524.4A Pending CN112967997A (zh) 2021-02-02 2021-02-02 后段金属填充方法、填充器件、存储器件及半导体器件

Country Status (1)

Country Link
CN (1) CN112967997A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040175934A1 (en) * 2003-03-04 2004-09-09 International Business Machines Corporation Method for improving etch selectivity effects in dual damascene processing
CN101459107A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 形成浅沟槽隔离结构及刻蚀方法
CN103515222A (zh) * 2012-06-25 2014-01-15 中芯国际集成电路制造(上海)有限公司 顶层金属层沟槽的刻蚀方法
CN103606533A (zh) * 2013-11-13 2014-02-26 上海华力微电子有限公司 一种通孔优先铜互连制作方法
CN104576503A (zh) * 2013-10-28 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104752324A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN104867861A (zh) * 2014-02-24 2015-08-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN104934364A (zh) * 2014-03-19 2015-09-23 中芯国际集成电路制造(上海)有限公司 互连层的制作方法及半导体器件的制作方法
US20180040511A1 (en) * 2016-08-04 2018-02-08 Globalfoundries Inc. Methods of forming a through-substrate-via (tsv) and a metallization layer after formation of a semiconductor device
US20200070151A1 (en) * 2018-08-28 2020-03-05 International Business Machines Corporation Method to create multilayer microfluidic chips using spin-on carbon as gap fill and spin-on glass tone inversion
CN111599748A (zh) * 2020-05-27 2020-08-28 合肥晶合集成电路有限公司 互连结构的制造方法
CN111696917A (zh) * 2020-07-15 2020-09-22 华虹半导体(无锡)有限公司 金属互连结构的刻蚀方法
CN111755334A (zh) * 2019-03-27 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040175934A1 (en) * 2003-03-04 2004-09-09 International Business Machines Corporation Method for improving etch selectivity effects in dual damascene processing
CN101459107A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 形成浅沟槽隔离结构及刻蚀方法
CN103515222A (zh) * 2012-06-25 2014-01-15 中芯国际集成电路制造(上海)有限公司 顶层金属层沟槽的刻蚀方法
CN104576503A (zh) * 2013-10-28 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN103606533A (zh) * 2013-11-13 2014-02-26 上海华力微电子有限公司 一种通孔优先铜互连制作方法
CN104752324A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN104867861A (zh) * 2014-02-24 2015-08-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN104934364A (zh) * 2014-03-19 2015-09-23 中芯国际集成电路制造(上海)有限公司 互连层的制作方法及半导体器件的制作方法
US20180040511A1 (en) * 2016-08-04 2018-02-08 Globalfoundries Inc. Methods of forming a through-substrate-via (tsv) and a metallization layer after formation of a semiconductor device
US20200070151A1 (en) * 2018-08-28 2020-03-05 International Business Machines Corporation Method to create multilayer microfluidic chips using spin-on carbon as gap fill and spin-on glass tone inversion
CN111755334A (zh) * 2019-03-27 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111599748A (zh) * 2020-05-27 2020-08-28 合肥晶合集成电路有限公司 互连结构的制造方法
CN111696917A (zh) * 2020-07-15 2020-09-22 华虹半导体(无锡)有限公司 金属互连结构的刻蚀方法

Similar Documents

Publication Publication Date Title
CN109065547B (zh) 三维存储器的制作方法
KR0179292B1 (ko) 반도체소자의 다층배선 형성방법
JP4860189B2 (ja) 半導体メモリ素子の金属配線形成方法
KR20020034635A (ko) 다마신 구조의 게이트 전극이 형성된 반도체 소자 및 그의형성방법
KR100832016B1 (ko) 랜딩플러그콘택을 구비한 반도체소자의 제조 방법
KR100492898B1 (ko) 반도체 소자 제조 방법
KR20040052353A (ko) 반도체 소자 제조방법
CN112967997A (zh) 后段金属填充方法、填充器件、存储器件及半导体器件
JP4498568B2 (ja) 自己整列コンタクトをもつ半導体素子の製造方法
KR100827436B1 (ko) 서로 다른 다공성 특성을 갖는 다층의 평탄화층을 이용하여반도체 기판 상에 듀얼 다마신 배선 구조를 형성하는 방법
CN110021603B (zh) 半导体结构及其形成方法
KR100221583B1 (ko) 반도체 소자의 금속 층간 절연막 형성 방법
US7550389B1 (en) Dual damascene method of forming a metal line of semiconductor device
KR100317327B1 (ko) 반도체 소자의 제조방법
KR101036159B1 (ko) 듀얼 다마신 방법을 이용한 금속 배선 형성 방법
KR100390892B1 (ko) 반도체 소자의 제조방법
KR20050066192A (ko) 반도체소자의 콘택 형성방법
KR100320437B1 (ko) 반도체 소자의 제조방법
KR20040057490A (ko) 반도체소자 제조 방법
KR100967022B1 (ko) 반도체 소자의 금속배선 및 그의 형성 방법
KR20090116062A (ko) 반도체 소자의 랜딩 플러그 컨택 형성방법
KR20050063048A (ko) 반도체소자의 엠아이엠 캐패시터 형성방법
KR100876759B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100843869B1 (ko) 반도체 소자의 제조 방법
KR0170910B1 (ko) 반도체 소자의 비아콘택 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination