KR0170910B1 - 반도체 소자의 비아콘택 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 비아콘택 형성방법에 관한 것으로, 반도체기판 상부에 층간절연막을 형성하고 그 상부에 하부금속층 및 반사방지막을 순차적으로 형성한 다음, 마스크를 이용한 식각공정으로 콘택 플러그 형상의 하부금속층을 형성하고 전체표면상부에 금속층간절연막을 형성한 다음, CMP 공정으로 상기 하부금속층을 노출시키고 상기 하부금속층에 접속되는 상부금속층을 형성하여 안정된 비아콘택을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체 소자의 비아콘택 형성방법

제1a도 내지 제1d도는 종래기술에 따른 반도체소자의 비아콘택 형성방법을 도시한 단면도.

제2a도 내지 제2d도는 본 발명의 실시예에 따른 반도체소자의 비아콘택 형성방법을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1,11 : 층간절연막 2,12 : 하부금속층

3,13 : 반사방지막 4 : 하부금속 플러그

5 : 금속층간절연막 6,16 : 상부금속층

17 : 제1금속층간절연막 18 : SOG막

19 : 제2금속층간절연막 20 : 비아콘택홀

본 발명은 고집적 반도체소자의 제조에서 필수적인 다층배선 형성에 필요한 비아 콘택형성 방법에 관한 것으로 특히 하부 금속층 형성시 상부금속과 콘택될 부위에 하부 금속 플러그를 형성한 후 금속층간의 절연을 위한 금속층간 절연막을 증착하고 씨.엠.피.(CMP:Chemical Mechanical Polishing, 이하에서 CMP라 함)로 하부 금속 플러그 위의 금속 층간 절연막을 제거한 후 상부 금속 배선층을 형성하는 방법에 관한 것이다.

종래의 비아콘택 형성방법은 제1금속배선을 형성하고 전체표면상부를 에스.오.지(SOG:Spin On Glass, 이하에서 SOG라 함) 막을 층간절연막으로하여 평탄화시킨다. 그리고, 비아콘택마스크(도시안됨)를 이용한 식각공정으로 상기 제1금속배선을 노출시키는 비아콘택홀을 형성한다. 그리고, 상기 비아콘택홀을 통하여 상기 제1금속배선에 접속되는 제2금속배선을 형성한다.

그러나, 상기 종래기술은 콘택홀 형성후에 노출되는 상기 제1금속배선이 상기 SOG막에 함유되어 있는 수분으로 인하여 부식되는 경우가 발생된다. 그리고, 이러한 현상은 비아콘택홀의 단차비가 커져 상부금속층인 제2금속배선의 단차 피복성이 나쁠수록 반도체소자에 치명적으로 작용한다.

이와 같은 현상들을 개선하기 위하여 SOG에치백 기술, 또는 비아홀 측벽에 스페이서를 형성하는 기술 등이 제안되고 있으나 소자의 집적도 증가에 따른 비아콘택홀의 크기가 작아지고 단차비가 증가하여 상부금속의 단차피복성이 나빠지는데에 대한 근본적인 해결책이 되지 못하여 반도체소자의 수율 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.

제1a도 내지 제1d도는 종래의 방법에 의한 반도체소자의 비아콘택 형성 방법을 도시한 단면도이다.

제1a도를 참조하면, 반도체기판 상부에 형성된 층간 절연막(11) 상부에 하부금속층(12)를 증착한다. 그리고, 상기 하부금속층(12) 상부에 반사방지막(13)을 형성한다. 그리고, 제1금속배선마스크(도시안됨)를 이용한 식각공정으로 상기 반사방지막(13)과 하부금속층(12)을 식각한다.

제1b도를 참조하면, 하부금속층(12)을 SOG 막(도시안됨)으로부터 보호하기 위해 제1금속층간절연막(17)을 증착하고 평탄화를 위한 SOG막(18)을 증착한다. 그리고, 상기 SOG막(18) 상부에 제2금속층간절연막(19)을 형성한다.

제1c도를 참조하면, 비아콘택마스크(도시안됨)를 이용한 식각공정으로 상기 반사방지막(13)을 노출시키는 비아콘택홀(20)을 형성한다. 이때, 상기 비아콘택홀(20) 측벽의 SOG막(18)이 노출되고 반도체소자의 집적도가 증가함에 따라 상기 비아콘택홀(20)의 크기가 줄어들어 상기 비아콘택홀(20)의 단차비가 증가하게 된다.

제1d도를 참조하면, 상기 비아콘택홀(20) 저부의 반사방지막(13)을 제거한다. 그리고, 상기 비아콘택홀(20)을 통하여 상기 하부금속층(12)에 접속되는 상부금속층(16)을 형성한다.

이때, 상기 SOG막(18)과 상부금속층(16)이 상기 비아콘택홀(20) 측벽에서 직접 접촉되고 상기 비아콘택홀(20)의 단차비가 증가함에 따라 상기 상부금속층(16)의 단차 피복성이 나빠져 결국 비아 콘택의 열화의 원인이 되고 있다.

따라서, 본 발명은 종래기술의 문제점을 해결하기위하여, 상부금속층과 하부금속층을 콘택홀 없이 접속시키되, SOG막과 금속층과의 접촉을 방지하여 안정된 비아콘택을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 비아콘택 형성방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위한 본 발명인 반도체소자의 비아콘택 형성방법의 특징은, 단위 셀이 구비된 반도체기판 상부에 금속배선을 형성하기위한 층간절연막을 증착하는 공정과, 상기 층간절연막 상부에 하부금속층을 형성하는 공정과, 상기 하부금속층 상부에 반사방지막을 형성하는 공정과, 마스크를 이용한 식각공정으로 상기 반사방지막과 하부금속층을 순차적으로 식각하여 콘택플러그 형상의 하부금속층을 형성하는 공정과, 전체표면상부에 금속층간절연막을 형성하는 공정과, CMP 공정으로 상시 콘택플러그 형상 상부의 상기 금속층간절연막을 제거하는 공정과, 상기 하부금속층에 접속되는 상부금속층을 형성하는 공정을 포함하는데 있다.

또한 상기 금속층간절연막은 테오스(TEOS:Tetra Ethyl Ortho Silicate, 이하에서 TEOS라 함) 산화막으로 형성되는 것이다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

제2a도 내지 제2d도는 본 발명의 실시예에 따른 반도체소자의 비아콘택 형성방법을 도시한 단면도이다.

제2a도를 참조하면, 층간절연막(1) 위에 하부금속층(2)을 증착하고 그 위에 반사방지막(3)을 형성한 후 사진·식각공정을 거쳐 상기 하부금속층(2)을 완성한다. 이때, 상기 하부금속층(2)의 두께는 충분히 두껍게 증착한다.

제2b도를 참조하면, 상기 하부금속층(2)을 사진·식각 공정을 거쳐 상부금속층(도시안됨)과 콘택될 부위만 남기고 일정두께 식각해주어 하부금속플러그(4)를 형성한다.

제2c도를 참조하면, 전체표면상부에 금속층간절연막(5)을 하부금속플러그(4)의 두께 이상 증착한다. 이때, 상기 금속층간절연막(5)은 TEOS 산화막, 과잉 실리콘 산화막(silicon-rich oxide), 산화질화막 또는 질화막으로 형성된 것이다.

제2d도를 참조하면, 상기 금속층간절연막(5)을 CMP를 이용하여 상기 하부금속플러그(4) 위의 상기 금속층간절연막(5)을 제거하여 상기 금속층간절연막(5)의 상부표면에 상기 하부금속플러그(4)가 드러나도록 한다. 계속적으로, 상기 반사방지막(3)을 제거한 후 상부 금속배선층(6)을 형성한다.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 비아콘택 형성방법은, 하부금속층 상측을 하부금속플러그 형태로 형성하고 금속층간절연막을 증착후 CMP로 하부금속플러그 위에 있는 금속층간절연막을 제거한 다음, 상기 하부금속층에 접속되는 상부금속층을 형성함으로써 안정된 비아콘택을 형성하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 잇점이 있다.

Claims (2)

1. 단위 셀이 구비된 반도체기판 상부에 금속배선을 형성하기위한 층간절연막을 증착하는 공정과, 상기 층간절연막 상부에 하부금속층을 형성하는 공정과, 상기 하부금속층 상부에 반사방지막을 형성하는 공정과, 마스크를 이용한 식각공정으로 상기 반사방지막과 하부금속층을 순차적으로 식각하여 콘택플러그 형상의 하부금속층을 형성하는 공정과, 전체표면상부에 금속층간절연막을 형성하는 공정과, CMP 공정으로 상기 콘택플러그 형상 상부의 상기 금속층간절연막을 제거하는 공정과, 상기 하부금속층에 접속되는 상부금속층을 형성하는 공정을 포함하는 반도체소자의 비아콘택 형성방법.
2. 제1항에 있어서, 상기 금속층간절연막은 TEOS 산화막으로 형성되는 것을 특징으로하는 반도체소자의 비아콘택 형성방법.