CN103606533A - 一种通孔优先铜互连制作方法 - Google Patents

一种通孔优先铜互连制作方法 Download PDF

Info

Publication number
CN103606533A
CN103606533A CN201310566557.7A CN201310566557A CN103606533A CN 103606533 A CN103606533 A CN 103606533A CN 201310566557 A CN201310566557 A CN 201310566557A CN 103606533 A CN103606533 A CN 103606533A
Authority
CN
China
Prior art keywords
photoresist
film
spun
hard mask
carbon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310566557.7A
Other languages
English (en)
Inventor
毛智彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310566557.7A priority Critical patent/CN103606533A/zh
Publication of CN103606533A publication Critical patent/CN103606533A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种通孔优先铜互连制作方法，包括：提供硅基衬底，并依次沉积低k值介质层、硬掩模薄膜，且在硬掩模薄膜上依次涂布第一旋涂碳薄膜和第一光刻胶；曝光和显影在第一光刻胶中，并形成第一通孔；在硬掩模薄膜中形成第二通孔；在硬掩模薄膜上依次涂布第二旋涂碳薄膜和第二光刻胶；曝光和显影在第二光刻胶中，并形成第一金属槽；在低k值介质层中形成通孔和金属槽；实现导线金属和通孔金属填充。本发明通过使用第一旋涂碳薄膜和第二旋涂碳薄膜，并结合可形成硬膜之第一光刻胶和第二光刻胶，不仅减少了工艺材料和工艺步骤，提高了光刻工艺能力，并可以满足刻蚀后图形结构均匀度的要求，而且有效的提高产能和减少制作成本。

Description

一种通孔优先铜互连制作方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种通孔优先铜互连制作方法。
背景技术
进入到130nm技术节点之后，受到铝的高电阻特性的限制，铜互连逐渐替代铝互连成为金属互连的主流。由于铜的干法刻蚀工艺不易实现，铜导线的制作方法不能像铝导线那样通过刻蚀金属层而获得。现在广泛采用的铜导线的制作方法是称作大马士革工艺的镶嵌技术。大马士革镶嵌结构铜互连可以通过多种工艺方法实现。其中，沟槽优先双大马士革工艺是实现金属导线和通孔铜填充一次成形的方法之一。
请参阅图9（a）～图9（e），图9（a）～图9（e）所示为现有沟槽优先双大马士革工艺流程示意图。所述现有沟槽优先双大马士革工艺，包括：
在衬底硅片20上沉积低介电常数介质层21，并在所述低介电常数介质层21上涂布所述第一光阻层22；
通过第一光刻和刻蚀，在所述低介电常数介质层21中形成所述通孔结构23；
在所述低介电常数介质层21上涂布所述第二光阻层24；
通过第二光刻和刻蚀，在所述通孔结构23上形成所述金属槽结构25；
继续后续金属沉积和金属化学机械研磨，完成所述金属导线251和所述金属通孔231填充。
同时，随着半导体芯片的集成度不断提高，晶体管的特征尺寸不断缩小，对光刻工艺的挑战也越来越大。传统的光刻工艺通常采用以高分子材料为主体的有机抗反射薄膜（Bottom Anti-reflective Coating,BARC）来提高光刻工艺的能力。
请参阅图10、图11，图10所示为衬底硅片、有机抗反射薄膜和光阻层的结构图示。图11所示为有机抗反射薄膜与反射率的关系曲线。显然地，所述有机抗反射薄膜26可以有效地减少衬底对所述光阻层27的反射率，进而提高了光刻工艺能力。通过调整有机抗反射薄膜26之厚度还可以扩大刻蚀工艺的可调适范围，提高刻蚀后图形结构的均匀度。
但是，在进入45nm技术节点之后，以传统高分子材料为主体的有机抗反射薄膜26越来越难以满足光刻工艺和刻蚀后图形结构均匀度的要求。一方面，高端光刻胶需要更低反射率的衬底，另一方面当衬底表面凹凸不平时，需要较厚的抗反射薄膜26来平滑衬底表面。然而，较厚的传统有机抗反射薄26很难提供较低的反射率。
另外，新的替代材料包括旋涂碳和利用等离子增强化学气相沉积（PlasmaEnhanced Chemical Vapor Deposition,PECVD）方法制作的无定形碳薄膜是替代传统的有机抗反射薄膜的新材料。较所述无定形碳薄膜，所述旋涂碳薄膜不需要额外的机台，具有成本低、成膜速度快、平滑凹凸衬底能力强等优点，而且可以提供较低的反射率，尤其是在膜厚度较厚的条件下。
请参阅图12，图12所示为衬底硅片、旋涂碳薄膜、含硅硬掩模薄膜和光阻的结构示意图。在PECVD中，通常采用旋涂碳薄膜28和旋涂含硅硬掩模薄膜29搭配替代传统的有机抗反射薄膜26。利用旋涂碳薄膜28和旋涂含硅硬掩模薄膜29的抗刻蚀能力之差，可以使用较厚的旋涂碳薄膜28。较厚的旋涂碳薄膜28可以有效地平滑凹凸不平的衬底表面，很好地满足光刻工艺和刻蚀后图形结构均匀度的要求。
作为本领域技术人员，容易理解地，现有工艺采用旋涂碳薄膜28和含硅硬掩模薄膜29搭配虽然解决了传统的有机抗反射薄膜26的厚膜高反射率问题。但是，带来了材料成本增加和刻蚀工艺复杂的问题。如何减少材料和简化工艺，以利于大规模量产成为本领域亟待解决的技术问题之一。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种通孔优先铜互连制作方法。
发明内容
本发明是针对现有技术中，所述传统的沟槽优先双大马士革工艺之材料成本增加和刻蚀工艺复杂等缺陷提供一种通孔优先铜互连制作方法。
为实现本发明之目的，本发明提供一种通孔优先铜互连制作方法，所述通孔优先铜互连制作方法包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上依次沉积所述低k值介质层、硬掩模薄膜，且在所述硬掩膜薄膜上依次涂布所述第一旋涂碳薄膜和可形成硬膜之第一光刻胶；
执行步骤S2：曝光和显影在所述第一光刻胶中，并形成所述第一通孔；
执行步骤S3：依次以所述第一光刻胶和所述第一旋涂碳薄膜为刻蚀掩模，在所述硬掩模薄膜中形成所述第二通孔，并去除多余的所述第一旋涂碳薄膜；
执行步骤S4：在所述硬掩模薄膜上依次涂布第二旋涂碳薄膜和可形成硬膜之第二光刻胶；
执行步骤S5：曝光和显影在所述第二光刻胶中，并形成所述第一金属槽；
执行步骤S6：依次以所述第二光刻胶、第二旋涂碳薄膜和所述硬掩模薄膜为刻蚀掩模，并在所述低k值介质层中形成所述通孔和所述金属槽；
执行步骤S7：进行所述金属沉积和所述化学机械研磨工艺，实现所述导线金属和所述通孔金属填充。
可选地，所述低k值介质层的介电常数k＜3。
可选地，所述可形成硬膜之第一光刻胶和所述可形成硬膜之第二光刻胶为含硅烷基（Silyl）、硅烷氧基（Siloxyl）和笼形硅氧烷（Silsesquioxane）的光刻胶。
可选地，所述硬掩模薄膜为氧化硅、氮化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽的其中之一，或者其组合膜层。
可选地，所述硬掩模薄膜的膜层厚度范围为0～50nm。
可选地，所述硬掩模薄膜的膜层厚度范围为5～35nm。
可选地，所述第一旋涂碳薄膜和所述第二旋涂碳薄膜的厚度范围均为10～500nm。
可选地，所述第一旋涂碳薄膜和所述第二旋涂碳薄膜的厚度范围均为80～350nm。
综上所述，本发明通过使用所述第一旋涂碳薄膜和所述第二旋涂碳薄膜，并结合可形成硬膜之第一光刻胶和第二光刻胶实现沟槽优先铜互连制作工艺，不仅减少了工艺材料和工艺步骤，提高了光刻工艺能力，并可以满足刻蚀后图形结构均匀度的要求，而且有效的提高产能和减少制作成本。
附图说明
图1所示为本发明通孔优先铜互连制作方法之流程图；
图2～图8所示为本发明通孔优先铜互连制作方法的阶段性结构示意图；
图9（a）～图9（e）所示为现有通孔优先双大马士革工艺流程示意图；
图10所示为衬底硅片、有机抗反射薄膜和光阻层的结构图示；
图11所示为有机抗反射薄膜与反射率的关系曲线；
图12所示为衬底硅片、旋涂碳薄膜、含硅硬掩模薄膜和光阻的结构示意图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
请参阅图1，图1所示为本发明通孔优先铜互连制作方法之流程图。所述通孔优先铜互连制作方法，包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上依次沉积所述低k值介质层、硬掩模薄膜，且在所述硬掩模薄膜上依次涂布所述第一旋涂碳薄膜和可形成硬膜之第一光刻胶；
执行步骤S2：曝光和显影在所述第一光刻胶中，并形成所述第一通孔；
执行步骤S3：依次以所述第一光刻胶和所述第一旋涂碳薄膜为刻蚀掩模，在所述硬掩模薄膜中形成所述第二通孔，并去除多余的所述第一旋涂碳薄膜；
执行步骤S4：在所述硬掩模薄膜上依次涂布所述第二旋涂碳薄膜和可形成硬膜之第二光刻胶；
执行步骤S5：曝光和显影在所述第二光刻胶中，并形成所述第一金属槽；
执行步骤S6：依次以所述第二光刻胶、第二旋涂碳薄膜和所述硬掩模薄膜为刻蚀掩模，并在所述低k值介质层中形成所述通孔和所述金属槽；
执行步骤S7：进行所述金属沉积和所述化学机械研磨工艺，实现所述导线金属和所述通孔金属填充。
作为本发明的具体实施方式，优选地，所述低k值介质层的介电常数k＜3。所述可形成硬膜之第一光刻胶和所述可形成硬膜之第二光刻胶包括但不限于含硅烷基（Silyl）、硅烷氧基（Siloxyl）和笼形硅氧烷（Silsesquioxane）的光刻胶。所述硬掩模薄膜包括但不限于氧化硅、氮化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽的其中之一，或者其组合膜层。所述硬掩模薄膜的膜层厚度范围为0～50nm。更优选地，所述硬掩模薄膜的膜层厚度范围为5～35nm。所述第一旋涂碳薄膜和所述第二旋涂碳薄膜的厚度范围均为10～500nm。更优选地，所述第一旋涂碳薄膜和所述第二旋涂碳薄膜的厚度范围均为80～350nm。
为更直观的揭露本发明之技术方案，并凸显本发明之有益效果，现以沟槽优先铜互连工艺为例进行阐述。
请参阅图2～图9，并结合参阅图1，图2～图9所示为本发明通孔优先铜互连制作方法的制作阶段性结构示意图。所述通孔优先铜互连制作方法，包括：
执行步骤S1：提供硅基衬底10，并在所述硅基衬底10上依次沉积所述低k值介质层11、硬掩模薄膜12，且在所述硬掩模薄膜12上依次涂布所述第一旋涂碳薄膜13和可形成硬膜之第一光刻胶14；
执行步骤S2：曝光和显影在所述第一光刻胶14中，并形成所述第一通孔141；
执行步骤S3：依次以所述第一光刻胶14和所述第一旋涂碳薄膜13为刻蚀掩模，在所述硬掩模薄膜12中形成所述第二通孔121，并去除多余的所述第一旋涂碳薄膜13；
执行步骤S4：在所述硬掩模薄膜12上依次涂布所述第二旋涂碳薄膜15和可形成硬膜之第二光刻胶16；
执行步骤S5：曝光和显影在所述第二光刻胶16中，并形成所述第一金属槽161；
执行步骤S6：依次以所述第二光刻胶16、第二旋涂碳薄膜15和所述硬掩模薄膜12为刻蚀掩模，并在所述低k值介质层11中形成所述通孔17和所述金属槽18；
执行步骤S7：进行所述金属沉积工艺和所述化学机械研磨工艺，在所述通孔17和所述金属槽18内实现所述导线金属181和所述通孔金属171填充。
作为本发明的具体实施方式，优选地，所述低k值介质层11的介电常数k＜3。所述可形成硬膜之第一光刻胶14和所述可形成硬膜之第二光刻胶16包括但不限于含硅烷基（Silyl）、硅烷氧基（Siloxyl）和笼形硅氧烷（Silsesquioxane）的光刻胶。所述硬掩模薄膜12包括但不限于氧化硅、氮化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽的其中之一，或者其组合膜层。所述硬掩模薄膜12的膜层厚度范围为0～50nm。更优选地，所述硬掩模薄膜12的膜层厚度范围为5～35nm。所述第一旋涂碳薄膜13和所述第二旋涂碳薄膜15的厚度范围均为10～500nm。更优选地，所述第一旋涂碳薄膜13和所述第二旋涂碳薄膜15的厚度范围均为80～350nm。
综上所述，本发明通过使用所述第一旋涂碳薄膜和所述第二旋涂碳薄膜，并结合可形成硬膜之第一光刻胶和第二光刻胶实现沟槽优先铜互连制作工艺，不仅减少了工艺材料和工艺步骤，提高了光刻工艺能力，并可以满足刻蚀后图形结构均匀度的要求，而且有效的提高产能和减少制作成本。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。

Claims (8)

1.一种通孔优先铜互连制作方法，其特征在于，所述通孔优先铜互连制作方法包括：
执行步骤S1：提供硅基衬底，并在所述硅基衬底上依次沉积所述低k值介质层、硬掩模薄膜，且在所述硬掩模薄膜上依次涂布第一旋涂碳薄膜和可形成硬膜之第一光刻胶；
执行步骤S2：曝光和显影在所述第一光刻胶中，并形成所述第一通孔；
执行步骤S3：依次以所述第一光刻胶和所述第一旋涂碳薄膜为刻蚀掩模，在所述硬掩模薄膜中形成所述第二通孔，并去除多余的所述第一旋涂碳薄膜；
执行步骤S4：在所述硬掩模薄膜上依次涂布所述第二旋涂碳薄膜和可形成硬膜之第二光刻胶；
执行步骤S5：曝光和显影在所述第二光刻胶中，并形成所述第一金属槽；
执行步骤S6：依次以所述第二光刻胶、第二旋涂碳薄膜和所述硬掩模薄膜为刻蚀掩模，并在所述低k值介质层中形成所述通孔和所述金属槽；
执行步骤S7：进行所述金属沉积和所述化学机械研磨工艺，实现所述导线金属和所述通孔金属填充。
2.如权利要求1所述的通孔优先铜互连制作方法，其特征在于，所述低k值介质层的介电常数k＜3。
3.如权利要求1所述的通孔优先铜互连制作方法，其特征在于，所述可形成硬膜之第一光刻胶和所述可形成硬膜之第二光刻胶为含硅烷基（Silyl）、硅烷氧基（Siloxyl）和笼形硅氧烷（Silsesquioxane）的光刻胶。
4.如权利要求1所述的通孔优先铜互连制作方法，其特征在于，所述硬掩模薄膜为氧化硅、氮化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽的其中之一，或者其组合膜层。
5.如权利要求4所述的通孔优先铜互连制作方法，其特征在于，所述硬掩模薄膜的膜层厚度范围为0～50nm。
6.如权利要求4所述的通孔优先铜互连制作方法，其特征在于，所述硬掩模薄膜的膜层厚度范围为5～35nm。
7.如权利要求1所述的通孔优先铜互连制作方法，其特征在于，所述第一旋涂碳薄膜和所述第二旋涂碳薄膜的厚度范围均为10～500nm。
8.如权利要求7所述的通孔优先铜互连制作方法，其特征在于，所述第一旋涂碳薄膜和所述第二旋涂碳薄膜的厚度范围均为80～350nm。
CN201310566557.7A 2013-11-13 2013-11-13 一种通孔优先铜互连制作方法 Pending CN103606533A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310566557.7A CN103606533A (zh) 2013-11-13 2013-11-13 一种通孔优先铜互连制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310566557.7A CN103606533A (zh) 2013-11-13 2013-11-13 一种通孔优先铜互连制作方法

Publications (1)

Publication Number Publication Date
CN103606533A true CN103606533A (zh) 2014-02-26

Family

ID=50124749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310566557.7A Pending CN103606533A (zh) 2013-11-13 2013-11-13 一种通孔优先铜互连制作方法

Country Status (1)

Country Link
CN (1) CN103606533A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112967997A (zh) * 2021-02-02 2021-06-15 长江存储科技有限责任公司 后段金属填充方法、填充器件、存储器件及半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971424A (zh) * 2005-07-30 2007-05-30 三星电子株式会社 半导体结构及使用其形成光刻胶图形和半导体图形的方法
KR100874655B1 (ko) * 2007-07-20 2008-12-17 금호석유화학 주식회사 스핀 온 카본 하드마스크용 축중합체 및 이의 제조방법과축중합체를 포함하는 스핀 온 카본 하드마스크 조성물 및이를 이용한 반도체 소자의 패턴 형성 방법
CN101335198A (zh) * 2007-06-29 2008-12-31 海力士半导体有限公司 形成半导体器件的精细图案的方法
KR20090000428A (ko) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20090061639A1 (en) * 2007-08-31 2009-03-05 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN102315163A (zh) * 2011-09-28 2012-01-11 上海华力微电子有限公司 超低介电常数薄膜铜互连的制作方法
CN102738076A (zh) * 2012-07-27 2012-10-17 上海华力微电子有限公司 通孔优先铜互连制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971424A (zh) * 2005-07-30 2007-05-30 三星电子株式会社 半导体结构及使用其形成光刻胶图形和半导体图形的方法
KR20090000428A (ko) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN101335198A (zh) * 2007-06-29 2008-12-31 海力士半导体有限公司 形成半导体器件的精细图案的方法
KR100874655B1 (ko) * 2007-07-20 2008-12-17 금호석유화학 주식회사 스핀 온 카본 하드마스크용 축중합체 및 이의 제조방법과축중합체를 포함하는 스핀 온 카본 하드마스크 조성물 및이를 이용한 반도체 소자의 패턴 형성 방법
US20090061639A1 (en) * 2007-08-31 2009-03-05 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN102315163A (zh) * 2011-09-28 2012-01-11 上海华力微电子有限公司 超低介电常数薄膜铜互连的制作方法
CN102738076A (zh) * 2012-07-27 2012-10-17 上海华力微电子有限公司 通孔优先铜互连制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112967997A (zh) * 2021-02-02 2021-06-15 长江存储科技有限责任公司 后段金属填充方法、填充器件、存储器件及半导体器件

Similar Documents

Publication Publication Date Title
CN104037121B (zh) 通过镶嵌工艺形成气隙
US9099400B2 (en) Semiconductor device manufacturing methods
US9349595B2 (en) Methods of manufacturing semiconductor devices
CN104658964B (zh) 通孔的形成方法
CN102800628A (zh) 防止图形倒塌的双大马士革结构制备方法
CN107481969B (zh) 一种通孔的形成方法
TW202236417A (zh) 金屬光阻上的缺陷校正
US20160049365A1 (en) Interconnect structure
US20160358811A1 (en) Interconnect structure
US8822333B2 (en) Method of manufacturing a tungsten plug
CN103066014B (zh) 一种铜/空气隙的制备方法
CN102931131A (zh) 一种形成第一铜金属层的方法
CN103606533A (zh) 一种通孔优先铜互连制作方法
CN103617963A (zh) 一种沟槽优先铜互连制作方法
CN103187362B (zh) 具有空气间隙的双镶嵌大马士革结构器件的制作方法
CN102820260A (zh) 提高通孔图形性能表现的方法
CN103646912A (zh) 通孔优先铜互连制作方法
CN104112702B (zh) 在半导体制造中降低超低k介电层损伤的方法
CN103681475A (zh) 沟槽优先铜互连制作方法
CN102881650B (zh) 一种双大马士革结构的制作方法
CN113035769A (zh) 半导体结构的制备方法及半导体结构
CN103378128A (zh) 钝化层结构及其形成方法、刻蚀方法
CN102891103B (zh) 一种制备顶层金属互联工艺刻蚀中间停止层的方法
CN103545244A (zh) 大马士革结构的制作方法
CN104392959A (zh) 双大马士革结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140226

RJ01 Rejection of invention patent application after publication