CN103996603A - 自对准双层图形半导体结构的制作方法 - Google Patents

自对准双层图形半导体结构的制作方法 Download PDF

Info

Publication number
CN103996603A
CN103996603A CN201410253257.8A CN201410253257A CN103996603A CN 103996603 A CN103996603 A CN 103996603A CN 201410253257 A CN201410253257 A CN 201410253257A CN 103996603 A CN103996603 A CN 103996603A
Authority
CN
China
Prior art keywords
layer
silicon oxide
oxide layer
etching
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410253257.8A
Other languages
English (en)
Inventor
崇二敏
黄君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410253257.8A priority Critical patent/CN103996603A/zh
Publication of CN103996603A publication Critical patent/CN103996603A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种自对准双层图形半导体结构的制作方法，包括：提供半导体衬底，在所述半导体衬底上形成第一氧化硅层、多晶硅层；在所述多晶硅层上形成第二氧化硅层，所述第二氧化硅层作为核心图形层；在所述第二氧化硅层上依次形成抗反射层和光刻胶层，所述光刻胶层定义了核心图形；以所述光刻胶层为掩膜对所述抗反射层和第二氧化硅层进行刻蚀，将所述核心图形的图案转移至所述第二氧化硅层上，所述多晶硅层上留下的第二氧化硅层具有垂直形貌，在所述留下的第二氧化硅层两侧形成具有垂直形貌的氮化硅层；以所述具有垂直形貌的氮化硅层为掩膜对多晶硅层和第一氧化硅层进行刻蚀，形成具有垂直形貌的自对准双层图形结构。

Description

自对准双层图形半导体结构的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种自对准双层图形半导体结构的制作方法。
背景技术
在20nm及其以下节点，自对准双层图形(SADP)工艺已经被应用于有源区域(AA)和多晶硅(Poly)等关键半导体层次的制作。
请参考图1-图7所示的现有技术的自对准双层图形半导体结构的制作方法剖面结构示意图。请参考图1，首先，提供半导体衬底10，在所述半导体衬底10上依次形成氮化硅层11、核心图形层13、硬掩膜层17、抗反射层14和光刻胶层15，所述核心图形层13的材质为无定型碳(APF)，所述硬掩膜层17的材质为SiOC。
然后，参考图2并结合图1，以所述光刻胶层15为掩膜进行刻蚀工艺，将未被光刻胶层15覆盖的抗反射层14去除，保留的抗反射层14作为后续工艺的掩膜，该工艺步骤将消耗一部分光刻胶层15。接着以所述保留的抗反射层14为掩膜，进行刻蚀工艺，对所述硬掩膜层17进行刻蚀工艺，将未被所述保留的抗反射层14覆盖的硬掩膜层17去除，保留的部分硬掩膜层17将作为后续工艺步骤的掩膜。经过该工艺步骤，光刻胶层15和抗反射层14被消耗完毕。
接着，继续参考图2，以所述保留的部分硬掩膜层17为掩膜进行刻蚀工艺，将未被所述保留的部分硬掩膜层17覆盖的部分核心图形层13去除，将图形转移至保留的部分核心图形层13中，该保留的部分核心图形层13将作为后续刻蚀工艺的掩膜层。在刻蚀核心图形层13时，需要考虑硬掩膜层17与核心图形层13之间的刻蚀选择比，所述刻蚀工艺需要对核心图形层13和硬掩膜层17具有较高的刻蚀选择比，以使得硬掩膜层17对核心图形层13的刻蚀工艺具有足够的阻挡。为了获得上述刻蚀选择比，现有技术通常利用SO2和O2混合气体在较为洁净的反应腔体中对核心图形层13进行刻蚀；利用O2和碳的等离子体反应生成CO或者CO2来对核心图形层13进行刻蚀。但是上述工艺过程的缺点是氧气和碳的反应更倾向于各向同性的化学反应；因此在整个刻蚀过程中，所述核心图形层13由上而下在等离子体中暴露的时间越来越少，导致核心图形层13的侧向受到O2损伤自上而下减少，最终形成一个正梯形形貌的核心图形层13。
接着，请参考图3去除所述掩膜层17，所述保留的核心图形层13将作为后续刻蚀工艺的掩膜使用。
然后，请参考图4，利用原子层沉积工艺，形成覆盖核心图形层13和氮化硅层11表面的氧化硅层16。所述核心图形层13两侧的氧化硅层16将保留形成侧墙结构，而覆盖于核心图形层13顶部以及氮化硅层11表面的氧化硅层16被去除。由于核心图形层13的形状为正梯形，因此，位于核心图形层13两侧的氧化硅层16呈现倾斜状。
接着，请参考图5，对所述氧化硅层16进行刻蚀工艺，去除位于核心图形层13顶部以及氮化硅层11表面的氧化硅层16，保留位于核心图形层13两侧的氧化硅层16，保留于核心图形层13两侧的氧化硅层16具有倾斜状的形貌。该保留于核心图形层13两侧的氧化硅层16作为后续刻蚀工艺的掩膜。
接着，请参考图6，并结合图5，进行刻蚀工艺，去除核心图形层13。所述保留于核心图形层13两侧的氧化硅层16的形貌形成如图6所示的梯形。接着，以所述保留于核心图形层13两侧的氧化硅层16为掩膜，对下方的氮化硅层11进行刻蚀工艺，去除未被所述保留于核心图形层13两侧的氧化硅层16覆盖的氮化硅层11，保留的氮化硅层11即为自对准双层图形结构。由于该保留于核心图形层13两侧的氧化硅层16为倾斜状，其形貌影响了所述自对准双层图形结构的形貌，使得该自对准双层图形结构的形貌和尺寸不稳定。
因此，需要对现有技术进行改进，以获得具有稳定形貌和尺寸的自对准双层图形半导体结构。
发明内容
本发明解决的问题提供一种自对准双层图形半导体结构的制作方法，能够形成具有稳定形貌和尺寸的双层图形半导体结构。
为解决上述问题，本发明提供一种自对准双层图形半导体结构的制作方法，包括：
提供半导体衬底，在所述半导体衬底上形成第一氧化硅层、多晶硅层；
在所述多晶硅层上形成第二氧化硅层，所述第二氧化硅层作为核心图形层；
在第二氧化硅层上依次形成抗反射层和光刻胶层，所述光刻胶层定义了核心图形；
以所述光刻胶层为掩膜对所述抗反射层和第二氧化硅层进行刻蚀，将所述核心图形的图案转移至所述第二氧化硅层上，所述多晶硅层上保留的第二氧化硅层具有垂直形貌；
去除所述光刻胶层和抗反射层；
在所述保留的第二氧化硅层上形成氮化硅层，所述氮化硅层覆盖所述第二氧化硅层以及所述多晶硅层的表面；
进行刻蚀工艺，保留位于第二氧化硅层两侧的氮化硅层，将多晶硅层表面以及第二氧化硅层上方的氮化硅层去除；
去除所述保留的第二氧化硅层；
以所述位于第二氧化硅层两侧的氮化硅层为掩膜，对所述多晶硅层、第一氧化硅层进行刻蚀工艺，形成具有垂直形貌的自对准双层图形结构。
可选地，所述以所述光刻胶层为掩膜对所述抗反射层和第二氧化硅层进行刻蚀工艺为干法刻蚀工艺，在对抗反射层进行刻蚀后，未被光刻胶层覆盖的抗反射层将被去除，剩余的抗反射层作为刻蚀第二氧化硅层的掩膜。
可选地，所述抗反射层的干法刻蚀工艺的刻蚀气体包括：CF4、CHF3和O2，所述第二氧化硅层作为刻蚀抗反射层的停止层。
可选地，所述第二氧化硅层的刻蚀工艺利用含有C4F8、O2的混合气体进行，多晶硅层作为刻蚀停止层。
可选地，所述抗反射层和光刻胶层利用干法刻蚀工艺去除，所述干法刻蚀工艺的刻蚀气体包括O2气体。
可选地，所述氮化硅层利用原子层沉积工艺制作，所述氮化硅层的厚度范围为10-30纳米。
可选地，所述将多晶硅层表面以及第二氧化硅层上方的氮化硅层去除为利用干法刻蚀工艺进行，所述干法刻蚀工艺利用含有CF4、CHF3的混合气体进行。
可选地，所述去除所述保留的第二氧化硅层通过湿法刻蚀工艺进行，所述湿法刻蚀工艺利用氢氟酸溶液进行。
可选地，所述氢氟酸溶液的浓度范围为40％-58％。
可选地，所述多晶硅层、第一氧化硅层的刻蚀工艺包括：
多晶硅刻蚀层刻蚀工艺步骤，利用含有CF4、SF6、N2、O2的混合气体对多晶硅层进行刻蚀；
第一氧化硅层刻蚀工艺步骤，利用CF4气体对所述第一氧化硅层进行刻蚀工艺，将所述位于第二氧化硅层两侧的氮化硅层的图形转移至刻蚀后的多晶硅层中；
氮化硅层刻蚀工艺步骤，利用含有热磷酸溶液去除所述多晶硅层顶部的氮化硅层，形成所述自对准双层图形结构。
与现有技术相比，本发明具有以下优点：
本发明的方法通过在半导体衬底上形成第一氧化硅层、多晶硅层，利用第二氧化硅层作为核心图形层，在进行光刻工艺将光刻胶的图形转移至该第二氧化硅层(即核心图形层)时，能够形成具有垂直形貌的第二氧化硅层，该第二氧化硅层(即核心图形层)两侧的氮化硅层也能够具有垂直形貌，从而能够保证以该第二氧化硅层两侧的氮化硅层为掩膜对多晶硅层和第一氧化硅层进行的刻蚀工艺，最终形成的自对准双层图形结构也具有垂直形貌。因而本发明通过半导体衬底上形成的各种膜层的优化搭配，能够利用现有的成熟工艺技术形成具有垂直形貌的自对准双层图形结构。
附图说明
图1-图7是现有技术的自对准双层图形半导体结构的制作方法剖面结构示意图；
图8-图14是本发明一个实施例的自对准双层图形半导体结构的制作方法剖面结构示意图。
具体实施方式
现有技术由于在以光刻胶层为掩膜对核心图形层进行刻蚀时，由于核心图形层的材质为无定型碳，为了保证该核心图形层与下方的氮化硅层以及上方的硬掩膜层之间的刻蚀选择比，采用SO2和O2混合气体作为刻蚀气体，而导致最终形成的核心图形层的侧壁的形貌为倾斜状，在氮化硅层上方形成的核心图形层呈现正梯形形貌，也导致了在核心图形层两侧的氧化硅层的倾斜形貌，最终使得以该核心图形层两侧的氧化硅层为掩膜形成的自对准双层图形的尺寸和形貌不稳定。
为解决上述问题，本发明提供一种自对准双层图形半导体结构的制作方法，包括：
提供半导体衬底，在所述半导体衬底上形成第一氧化硅层、多晶硅层；
在所述多晶硅层上形成第二氧化硅层，所述第二氧化硅层作为核心图形层；
在第二氧化硅层上依次形成抗反射层和光刻胶层，所述光刻胶层定义了核心图形；
以所述光刻胶层为掩膜对所述抗反射层和第二氧化硅层进行刻蚀，将所述核心图形的图案转移至所述第二氧化硅层上，所述多晶硅层上保留的第二氧化硅层具有垂直形貌；
去除所述光刻胶层和抗反射层；
在所述保留的第二氧化硅层上形成氮化硅层，所述氮化硅层覆盖所述第二氧化硅层以及所述多晶硅层的表面；
进行刻蚀工艺，保留位于第二氧化硅层两侧的氮化硅层，将多晶硅层表面以及第二氧化硅层上方的氮化硅层去除；
去除所述保留的第二氧化硅层；
以所述位于第二氧化硅层两侧的氮化硅层为掩膜，对所述多晶硅层、第一氧化硅层进行刻蚀工艺，形成具有垂直形貌的自对准双层图形结构。
下面结合具体的实施例对本发明的技术方案进行详细的说明。为了更好地说明本发明的技术方案，请参考图8-图14所示的本发明一个实施例的自对准双层图形半导体结构的制作方法剖面结构示意图。
首先，请参考图8，提供半导体衬底100，在所述半导体衬底100上形成第一氧化硅层101、多晶硅层102。所述第一氧化硅层101利用炉管工艺制作。所述炉管工艺与现有技术相同，在此不做赘述。所述多晶硅层102利用现有的化学气相沉积工艺制作。
接着，继续参考图8，所述多晶硅层102上形成第二氧化硅层103，所述第二氧化硅层103作为核心图形层。所述第二氧化硅层103与下方的多晶硅层102以及在后续的工艺步骤中形成的抗反射层104之间具有较高的刻蚀选择比，并且在刻蚀所述第二氧化层103(即核心图形层)的时候，能够避免形成化学性的各向同性刻蚀，进而形成具有垂直形貌的核心图形，有利于最终形成具有稳定形貌和尺寸的自对准双层图形结构。
本发明正是通过第二氧化硅层103、多晶硅层102、抗反射层104的膜层搭配，使得该第二氧化硅层103与多晶硅层102、第二氧化硅层103与抗反射层104之间具备较高的刻蚀选择比，在后续容易利用现有的刻蚀工艺形成垂直形貌，最终保证形成具有垂直形貌的自对准双层图形结构，具体将在本发明后续步骤中进行详细说明。
接着，继续参考图8，在所述第二氧化硅层103上依次形成抗反射层104和光刻胶层105，所述光刻胶层105定义了核心图形。所述光刻胶层105和抗反射层104利用现有的光刻工艺制作。
在后续的工艺步骤中，将以所述光刻胶层105为掩膜对所述抗反射层104和第二氧化硅层103进行刻蚀，将光刻胶层105定义的核心图形的图案转移至所述第二氧化硅层103上，最终保留于所述多晶硅层102上的第二氧化硅层103将具有垂直形貌(请参考图9)。
然后，请参考图9，并结合图8，以所述光刻胶层105为掩膜对所述抗反射层104和第二氧化硅层103进行刻蚀，将所述光刻胶层105的核心图形的图案转移至所述第二氧化硅层103上，最终所述多晶硅层102上保留的第二氧化硅层103具有垂直形貌。
具体地，作为一个实施例，所述以所述光刻胶层105为掩膜对所述抗反射层104和第二氧化硅层103进行刻蚀工艺为干法刻蚀工艺。在以光刻胶层105为掩膜，对抗反射层104进行刻蚀后，未被光刻胶层105覆盖的抗反射层104将被去除，剩余的抗反射层104将作为刻蚀第二氧化硅层103时的掩膜。
作为一个实施例，所述抗反射层104的干法刻蚀工艺的刻蚀气体包括：CF4、CHF3和O2，所述第二氧化硅层103作为刻蚀抗反射层的停止层。
本发明所述第二氧化硅层103的刻蚀工艺利用含有C4F8、O2的混合气体进行，对所述第二氧化硅层103进行刻蚀工艺时，所述第二氧化硅层103下方的多晶硅层102作为刻蚀停止层。
由于所述多晶硅层102与第二氧化硅层103之间以及第二氧化硅层103与抗反射层104之间具有较高的刻蚀选择比，因此能够利用现有的刻蚀工艺对第二氧化硅层103进行刻蚀，并且在多晶硅层102上保留的第二氧化硅层103具有垂直形貌。
然后，继续参考图9(结合图8)，利用含O2的气体进行刻蚀工艺，去除所述光刻胶层105和抗反射层104。
至此，在多晶硅层102上形成具有垂直形貌的第二氧化硅层103，该第二氧化硅层103的垂直形貌有利于后续步骤的进行，有利于在保留的第二氧化硅层103两侧形成具有垂直形貌的氮化硅层以及有利于最终形成具有垂直形貌的自对准双层图形结构。
接着，参考图10，在所述保留的第二氧化硅层103上形成氮化硅层106，所述氮化硅层106覆盖所述第二氧化硅层103以及所述多晶硅层102的表面。
本实施例中，所述氮化硅层106利用原子层沉积工艺制作，所述氮化硅层106的厚度范围为10-30纳米。作为一个实施例，所述氮化硅层106的厚度为20纳米。
由于所述保留的第二氧化硅层103具有垂直形貌，因此，在该保留的第二氧化硅层103两侧形成的氮化硅层106也具有垂直形貌，避免了现有技术由于核心图形层的形貌为倾斜造成的氮化硅层的倾斜形貌。
接着，请参考图11，进行刻蚀工艺，保留位于第二氧化硅层两侧的氮化硅层106，将多晶硅层102表面以及位于保留的第二氧化硅层103上方的氮化硅层106去除，在所述保留的第二氧化硅层103的两侧形成垂直形貌的氮化硅层106，该位于第二氧化硅层103两侧的氮化硅层106将作为后续工艺步骤掩膜。所述刻蚀工艺为干法刻蚀工艺，本实施例中，所述刻蚀工艺利用含有CF4和CHF3的混合气体进行。
然后，请参考图12，并结合图11，进行刻蚀工艺，去除所述留下的第二氧化硅层103。所述刻蚀工艺为湿法刻蚀工艺，所述湿法刻蚀工艺利用氢氟酸溶液进行。氢氟酸溶液对所述第二氧化硅层103和下方的多晶硅层102具有较高的刻蚀选择比，能够将第二氧化硅层较为干净的去除，并且使得位于第二氧化硅层两侧的氮化硅层106仍然具有垂直形貌。所述氢氟酸溶液的浓度范围为40％-58％，本发明所述的氢氟酸溶液的浓度是指氢氟酸与纯水混合形成的氢氟酸溶液中氢氟酸的体积百分比。优选的，所述氢氟酸溶液的浓度范围为40％-58％，本实施例中，所述氢氟酸溶液的浓度为49％。在该浓度范围下，氢氟酸溶液能较为快速而干净的将第二氧化硅层去除，并且保留于第二氧化硅层两侧的氮化硅层106仍然为垂直形貌。
接着，以所述位于第二氧化硅层两侧的氮化硅层106为掩膜，对所述多晶硅层102、第一氧化硅层101进行刻蚀工艺，形成具有垂直形貌的自对准双层图形结构。
具体地，上述刻蚀工艺包括：
参考图13，执行多晶硅刻蚀层刻蚀工艺步骤，利用含有CF4、SF6、N2、O2的混合气体对多晶硅层102进行刻蚀；执行第一氧化硅层刻蚀工艺步骤，利用CF4气体对所述第一氧化硅层101进行刻蚀工艺，将所述位于第二氧化硅层两侧的氮化硅层106的图形转移至刻蚀后的多晶硅层102上；参考图14并结合图13，执行氮化硅层刻蚀工艺步骤，利用热磷酸溶液对位于所述多晶硅层102顶部的所述氮化硅层106进行刻蚀工艺，形成所述自对准双层图形结构。所述热磷酸溶液的温度范围为150-175摄氏度，优选的，所述热磷酸溶液的温度范围为160-170摄氏度，本实施例中，所述热磷酸溶液的温度为165摄氏度。在该温度范围下，热磷酸溶液能较为快速而干净的将多晶硅层102顶部的氮化硅层106去除，使得形成的自对准双层图形结构仍然具有垂直形貌。
综上，本发明的方法通过在半导体衬底上形成第一氧化硅层、多晶硅层，利用第二氧化硅层作为核心图形层，在进行光刻工艺将光刻胶的图形转移至该第二氧化硅层时，能够形成具有垂直形貌的第二氧化硅层，该第二氧化硅层两侧的氮化硅层也能够具有垂直形貌，从而能够保证以该第二氧化硅层两侧的氮化硅层为掩膜对多晶硅层和第一氧化硅层进行的刻蚀工艺，最终形成的自对准双层图形结构也具有垂直形貌。因而本发明通过半导体衬底上形成的各种膜层的优化搭配，能够利用现有的成熟工艺技术形成具有垂直形貌的自对准双层图形结构。
因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种自对准双层图形半导体结构的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成第一氧化硅层、多晶硅层；
在所述多晶硅层上形成第二氧化硅层，所述第二氧化硅层作为核心图形层；
在第二氧化硅层上依次形成抗反射层和光刻胶层，所述光刻胶层定义了核心图形；
以所述光刻胶层为掩膜对所述抗反射层和第二氧化硅层进行刻蚀，将所述核心图形的图案转移至所述第二氧化硅层上，所述多晶硅层上保留的第二氧化硅层具有垂直形貌；
去除所述光刻胶层和抗反射层；
在所述保留的第二氧化硅层上形成氮化硅层，所述氮化硅层覆盖所述第二氧化硅层以及所述多晶硅层的表面；
进行刻蚀工艺，保留位于第二氧化硅层两侧的氮化硅层，将多晶硅层表面以及第二氧化硅层上方的氮化硅层去除；
去除所述保留的第二氧化硅层；
以所述位于第二氧化硅层两侧的氮化硅层为掩膜，对所述多晶硅层、第一氧化硅层进行刻蚀工艺，形成具有垂直形貌的自对准双层图形结构。
2.如权利要求1所述的自对准双层图形半导体结构的制作方法，其特征在于，所述以所述光刻胶层为掩膜对所述抗反射层和第二氧化硅层进行刻蚀工艺为干法刻蚀工艺，在对抗反射层进行刻蚀后，未被光刻胶层覆盖的抗反射层将被去除，剩余的抗反射层作为刻蚀第二氧化硅层的掩膜。
3.如权利要求2所述的自对准双层图形半导体结构的制作方法，其特征在于，所述抗反射层的干法刻蚀工艺的刻蚀气体包括：CF4、CHF3和O2，所述第二氧化硅层作为刻蚀抗反射层的停止层。
4.如权利要求2所述的自对准双层图形半导体结构的制作方法，其特征在于，所述第二氧化硅层的刻蚀工艺利用含有C4F8、O2的混合气体进行，多晶硅层作为刻蚀停止层。
5.如权利要求1所述的自对准双层图形半导体结构的制作方法，其特征在于，所述抗反射层和光刻胶层利用干法刻蚀工艺去除，所述干法刻蚀工艺的刻蚀气体包括O2气体。
6.如权利要求1所述的自对准双层图形半导体结构的制作方法，其特征在于，所述氮化硅层利用原子层沉积工艺制作，所述氮化硅层的厚度范围为10-30纳米。
7.如权利要求1所述的自对准双层图形半导体结构的制作方法，其特征在于，所述将多晶硅层表面以及第二氧化硅层上方的氮化硅层去除为利用干法刻蚀工艺进行，所述干法刻蚀工艺利用含有CF4、CHF3的混合气体进行。
8.如权利要求1所述的自对准双层图形半导体结构的制作方法，其特征在于，所述去除所述保留的第二氧化硅层通过湿法刻蚀工艺进行，所述湿法刻蚀工艺利用氢氟酸溶液进行。
9.如权利要求1所述的自对准双层图形半导体结构的制作方法，其特征在于，所述氢氟酸溶液的浓度范围为40％-58％。
10.如权利要求1所述的自对准双层图形半导体结构的制作方法，其特征在于，所述多晶硅层、第一氧化硅层的刻蚀工艺包括：
多晶硅刻蚀层刻蚀工艺步骤，利用含有CF4、SF6、N2、O2的混合气体对多晶硅层进行刻蚀；
第一氧化硅层刻蚀工艺步骤，利用CF4气体对所述第一氧化硅层进行刻蚀工艺，将所述位于第二氧化硅层两侧的氮化硅层的图形转移至刻蚀后的多晶硅层中；
氮化硅层刻蚀工艺步骤，利用含有热磷酸溶液去除所述多晶硅层顶部的氮化硅层，形成所述自对准双层图形结构。
CN201410253257.8A 2014-06-09 2014-06-09 自对准双层图形半导体结构的制作方法 Pending CN103996603A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410253257.8A CN103996603A (zh) 2014-06-09 2014-06-09 自对准双层图形半导体结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410253257.8A CN103996603A (zh) 2014-06-09 2014-06-09 自对准双层图形半导体结构的制作方法

Publications (1)

Publication Number Publication Date
CN103996603A true CN103996603A (zh) 2014-08-20

Family

ID=51310723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410253257.8A Pending CN103996603A (zh) 2014-06-09 2014-06-09 自对准双层图形半导体结构的制作方法

Country Status (1)

Country Link
CN (1) CN103996603A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910260A (zh) * 2017-11-14 2018-04-13 扬州扬杰电子科技股份有限公司 一种多晶硅回刻方法
CN110459465A (zh) * 2019-08-30 2019-11-15 上海华力微电子有限公司 自对准双层图形的形成方法
CN111367003A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 光学器件制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910260A (zh) * 2017-11-14 2018-04-13 扬州扬杰电子科技股份有限公司 一种多晶硅回刻方法
CN111367003A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 光学器件制作方法
CN110459465A (zh) * 2019-08-30 2019-11-15 上海华力微电子有限公司 自对准双层图形的形成方法
CN110459465B (zh) * 2019-08-30 2022-03-04 上海华力微电子有限公司 自对准双层图形的形成方法

Similar Documents

Publication Publication Date Title
US10685838B1 (en) Semiconductor structure providing for an increased pattern density on a substrate and method for forming same
CN104701158B (zh) 自对准双重图形的形成方法
JP2009540539A (ja) Ｓｉに直角切断を作り出すために適したウェットエッチング、およびその結果得られる構造
CN104465386A (zh) 半导体结构的形成方法
TW201604953A (zh) 半導體裝置的製造方法、用以在半導體薄膜堆疊中形成無瓦解之複數高深寬比溝槽的方法及所形成之半導體裝置
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
CN103972076A (zh) 一种自对准双层图形的形成方法
CN103594337A (zh) 双重图形化方法
CN102222636B (zh) 浅沟槽隔离的制作方法
CN103996603A (zh) 自对准双层图形半导体结构的制作方法
CN104637807B (zh) 应用自对准双构图技术制作半导体器件的方法
CN103035506B (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
CN103972058A (zh) 自对准双层图形半导体结构的制作方法
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
CN105374680A (zh) 半导体结构的形成方法
CN103824770A (zh) 降低硅凹陷的光阻去除工艺
US20080124935A1 (en) Two-step process for manufacturing deep trench
CN103187254A (zh) 一种双层多晶硅栅的制造方法
CN103972078A (zh) 一种自对准双层图形的形成方法
CN102867742B (zh) 一种消除形貌变形的等离子刻蚀方法
CN103985629A (zh) 自对准双层图形半导体结构的制作方法
CN106298494B (zh) 一种多晶硅刻蚀方法
CN103928313A (zh) 一种小尺寸图形的制作方法
CN104425223B (zh) 图形化方法
CN103400795A (zh) 浅沟槽隔离工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140820