CN107910260A - 一种多晶硅回刻方法 - Google Patents
一种多晶硅回刻方法 Download PDFInfo
- Publication number
- CN107910260A CN107910260A CN201711120397.8A CN201711120397A CN107910260A CN 107910260 A CN107910260 A CN 107910260A CN 201711120397 A CN201711120397 A CN 201711120397A CN 107910260 A CN107910260 A CN 107910260A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- layer
- carve
- return
- returned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 94
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 230000001590 oxidative effect Effects 0.000 claims abstract description 14
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 238000013329 compounding Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 68
- 239000007789 gas Substances 0.000 description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000002365 multiple layer Substances 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009790 rate-determining step (RDS) Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种多晶硅回刻方法，涉及晶片生产技术领域，尤其涉及一种多晶硅的回刻方法。提供了一种在回刻过程中速率均匀、多晶硅中间和边缘距离小、多晶残留少的多晶硅回刻方法。包括如下步骤：1）在硅本体表面生长氧化层，在氧化层表面生长多晶硅层；2）多晶硅层表面生长自然氧化层；3）回刻自然氧化层，采用cf4回刻氧化层；4）回刻多晶硅层；5）回刻硅本体上沟槽内的多晶硅层，完毕。本发明保持了在整个回刻过程中的回刻速率相对均匀，避免在回刻时对硅本体的损伤，同时能够有效减少多晶硅的残留，产品废品率低。
Description
技术领域
本发明涉及晶片生产技术领域，尤其涉及一种多晶硅的回刻方法。
背景技术
目前在多晶硅加工工艺中针对多晶硅的回刻工艺，一般采用同一组分的气体完成整个回刻过程，在回刻过程中出现中间回刻快两边回刻慢或者中间回刻慢两边回刻快的情形，也就是说在回刻过程中回刻速率均匀性差，这就会导致在多晶硅回刻过程中出现多晶硅中间的氧化层和边缘的氧化层之间的距离过大最终导致边缘或中间存在较多的多晶残留影响后续加工过程中金属填充有空洞，最终导致产品报废。例如国家知识产权局2012-5-23公开的一项发明专利申请（CN 102468128 A，深沟槽多晶硅形成方法）公开了一种深沟槽多晶硅形成方法，包括步骤：在形成深沟槽后，循环淀积多晶硅和离子注入形成多层多晶硅，直至多层多晶硅填满深沟槽；对多层多晶硅进行回刻，用以去除深沟槽外部区域的多晶硅。在多层多晶硅回刻工艺中采用多晶硅回刻和自然氧化层回刻循环重复回刻的方式，即当多晶硅回刻到含有自然氧化层的位 置时，插入一步自然氧化层回刻工艺。其主要步骤是循环生长氧化层再循环回刻，在实际回刻时仍然采用同一组分的气体回刻，也就是说在实际回刻过程中仍然会出现回刻不均匀的问题。
发明内容
本发明针对以上问题，提供了一种在回刻过程中速率均匀、多晶硅中间和边缘距离小、多晶残留少的多晶硅回刻方法。
本发明的技术方案是：一种多晶硅回刻方法，包括如下步骤：
1）在硅本体表面生长氧化层，在氧化层表面生长多晶硅层；
2）多晶硅层表面生长自然氧化层；
3）回刻自然氧化层，采用cf4回刻氧化层；
4）回刻多晶硅层；
5）回刻硅本体上沟槽内的多晶硅层，完毕。
所述步骤4）中回刻多晶硅层的具体实现方法是：
4.1）采用SF6、CF4和Ar的复配回刻多晶硅层；
4.2）采用CL2和HBR的复配回刻多余的多晶硅层；
所述步骤5）本体上沟槽内的多晶硅层的具体实现方法是：
采用CL2和HBR的复配回刻在沟槽内多晶硅层。
所述SF6、CF4和Ar的流量比是7：9:20。
所述Cl2和HBr的流量比是1:1。
采用终点检测的方法控制步骤4.1）的回刻结束的条件。
所述步骤4.1）回刻的时间为55s，步骤4.2）回刻的时间为50s。
所述步骤5的回刻的时间为90s。
本发明中采用SF6、CF4和Ar的复配回刻多晶硅层；SF6、CF4和AR的复配在多晶硅回刻时回刻的速率高，能够达到8000A/min，由于工艺限制，在整个多晶硅回刻过程中晶片中间回刻的速度要小于周边回刻的速度，也就是说在利用F6、CF4和AR的复配回刻的过程中多晶硅层会形成中间高两边低与步骤4.2）配合，保持了在整个回刻过程中的回刻速率相对均匀，避免在回刻时对硅本体的损伤，同时能够有效减少多晶硅的残留，产品废品率低。在复配的气体中添加Ar（氩气）使得SF6和CF4混合更加均匀流畅，提高加工效率同时能够使得气体流量计量更加准确。采用CL2和HBR的复配，其回刻的速率能达到3000A/min，比利用SF6、CF4和AR的复配的速率低，在回刻过程中会使得多晶硅层出现中间低两边高的情形，与步骤4.1）中利用F6、CF4和AR的复配回刻的过程中多晶硅层会形成中间高两边低互补，在整个回刻过程中维持多晶硅层的平整，也就是保持了在整个回刻过程中的回刻速率相对均匀，避免在回刻时对硅本体的损伤，同时能够有效减少多晶硅的残留，产品废品率低。
附图说明
图1是本发明工作状态示意图一，
图2是本发明工作状态示意图二，
图3是本发明工作状态示意图三；
图4是本发明工作状态示意图四。
具体实施方式
本发明如图所示，一种多晶硅回刻方法，包括如下步骤：
1）在硅本体表面生长氧化层，在氧化层表面生长多晶硅层；在晶片加工时由于晶片性能的需要需要在晶片表面进行氧化形成氧化层，再在晶片的沟槽内填充多晶硅形成阴极和阳极，由于工艺限制，在生长完成后需要回刻掉多余的多晶硅层和氧化层。
2）多晶硅层表面生长自然氧化层；由于空气的氧化作用会在多晶硅表面形成一层自然氧化层，再多晶硅回刻开始前需要对自然氧化层进行处理。
3）回刻自然氧化层，采用cf4回刻氧化层，；将自然氧化层回刻掉，为回刻做准备。
4）回刻多晶硅层；回刻过程中多晶硅层形成曲面多晶硅层中间比两边厚。
5）回刻硅本体上沟槽内的多晶硅层，完毕。回刻过程中利用另一种组分的气体回刻剩余的多晶硅层和少量的氧化层，用于弥补步骤4）中回刻的误差，使多晶硅层在回刻过程中相对平整，也就是保持了在整个回刻过程中的回刻速率相对均匀，避免在回刻时对硅本体的损伤，同时能够有效减少多晶硅的残留，产品废品率低。
所述步骤4）中回刻多晶硅层的具体实现方法是：
4.1）采用SF6、CF4和Ar的复配回刻多晶硅层；SF6、CF4和AR的复配在多晶硅回刻时回刻的速率高，能够达到8000A/min，由于工艺限制，在整个多晶硅回刻过程中晶片中间回刻的速度要小于周边回刻的速度，也就是说在利用F6、CF4和AR的复配回刻的过程中多晶硅层会形成中间高两边低与步骤4.2）配合，保持了在整个回刻过程中的回刻速率相对均匀，避免在回刻时对硅本体的损伤，同时能够有效减少多晶硅的残留，产品废品率低。在复配的气体中添加Ar（氩气）使得SF6和CF4混合更加均匀流畅，提高加工效率同时能够使得气体流量计量更加准确。
4.2）采用CL2和HBR的复配回刻多余的多晶硅层；采用CL2和HBR的复配，其回刻的速率能达到3000A/min，比利用SF6、CF4和AR的复配的速率低，在回刻过程中会使得多晶硅层出现中间低两边高的情形，与步骤4.1）中利用F6、CF4和AR的复配回刻的过程中多晶硅层会形成中间高两边低互补，在整个回刻过程中维持多晶硅层的平整，也就是保持了在整个回刻过程中的回刻速率相对均匀，避免在回刻时对硅本体的损伤，同时能够有效减少多晶硅的残留，产品废品率低。
所述步骤5）本体上沟槽内的多晶硅层的具体实现方法是：
采用CL2和HBR的复配回刻在沟槽内多晶硅层。在硅本体上的沟槽内也填充有多晶硅层，在回刻过程中采用速率较慢的气体复配，回刻速度慢，便于终点检测，能够方便的控制回刻深度，同时Cl2和HBR不会与氧化层发生化学反应，在回刻多晶硅层时不会与氧化层发生反应，保证氧化层表面平整，提高晶片良品率。
所述SF6、CF4和Ar的流量比是7：9:20。采用这一配比配置的气体回刻速率快，能够达到8000A/min且晶片中间部分的回刻速度小于周边的回刻速度，形成拱形，与其他步骤配合，在整个过程中保持多晶硅层的平整，保证了晶片的回刻质量，降低废品率。
所述Cl2和HBr的流量比是1:1。CL2与HBR复配的气体在回刻过程中回刻速率慢，仅有3000A/min在刻回刻过程中，利用这种气体回刻晶片，中间回刻的速率快，四周回刻速率慢，从而在多晶硅层形成凹形，与其他步骤配合在整个多晶硅层回刻过程中保持多晶硅层表面的相对平整，保证回刻速率均匀。同时由于采用这种组分的气体回刻速率慢，便于清理残余在硅本体上的多晶硅层，同时CL2和HBr不会和氧化层发生反应，保证氧化层的平整，便于回刻在硅本体上的沟槽内的多晶硅层，提高加工效率和良品率。
采用终点检测的方法控制步骤4.1）的回刻结束的条件。
所述步骤4.1）回刻的时间为55s，步骤4.2）回刻的时间为50s。比现有技术回刻时间用时短，提高了加工效率，且在整个回刻过程中采用两种不同配方的气体，确保在回刻过程中回刻均匀均匀。
所述步骤5的回刻的时间为90s。
Claims (7)
1.一种多晶硅回刻方法，包括如下步骤：
1）在硅本体表面生长氧化层，在氧化层表面生长多晶硅层；
2）多晶硅层表面生长自然氧化层；
3）回刻自然氧化层，采用cf4回刻氧化层；
4）回刻多晶硅层；
5）回刻硅本体上沟槽内的多晶硅层，完毕；
其特征在于，所述步骤4）中回刻多晶硅层的具体实现方法是：
4.1）采用SF6、CF4和Ar的复配回刻多晶硅层；
4.2）采用CL2和HBR的复配回刻多余的多晶硅层。
2.根据权利要求1所述的一种多晶硅回刻方法，其特征在于，所述步骤5）本体上沟槽内的多晶硅层的具体实现方法是：
采用CL2和HBR的复配回刻在沟槽内多晶硅层。
3.根据权利要求1或2所述的一种多晶硅回刻方法，其特征在于，所述SF6、CF4和Ar的流量比是7：9:20。
4.根据权利要求1或2所述的一种多晶硅回刻方法，其特征在于，所述Cl2和HBr的流量比是1:1。
5.根据权利要求1所述的一种多晶硅回刻方法，其特征在于，采用终点检测的方法控制步骤4.1）的回刻结束的条件。
6.根据权利要求1所述的一种多晶硅回刻方法，其特征在于，所述步骤4.1）回刻的时间为55s，步骤4.2）回刻的时间为50s。
7.根据权利要求1所述的一种多晶硅回刻方法，其特征在于，所述步骤5的回刻的时间为90s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711120397.8A CN107910260A (zh) | 2017-11-14 | 2017-11-14 | 一种多晶硅回刻方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711120397.8A CN107910260A (zh) | 2017-11-14 | 2017-11-14 | 一种多晶硅回刻方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107910260A true CN107910260A (zh) | 2018-04-13 |
Family
ID=61845152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711120397.8A Pending CN107910260A (zh) | 2017-11-14 | 2017-11-14 | 一种多晶硅回刻方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107910260A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110634730A (zh) * | 2019-09-27 | 2019-12-31 | 扬州扬杰电子科技股份有限公司 | 一种沟槽肖特基多晶硅沉积后栅氧中断返工方法 |
| CN117690787A (zh) * | 2024-02-02 | 2024-03-12 | 苏州同冠微电子有限公司 | 沟槽型半导体器件的多晶回刻方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1164761A (zh) * | 1996-05-08 | 1997-11-12 | 三星电子株式会社 | 半导体器件制造工艺中的等离子体蚀刻法 |
| CN1848383A (zh) * | 2005-12-02 | 2006-10-18 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种去除多晶硅刻蚀工艺中残留聚合物的方法 |
| CN101126161A (zh) * | 2006-08-15 | 2008-02-20 | 上海华虹Nec电子有限公司 | 超厚多晶硅回刻的方法 |
| CN102386078A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 用于制作多晶硅栅结构的方法 |
| CN102479691A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及mos晶体管的形成方法 |
| CN103377904A (zh) * | 2012-04-28 | 2013-10-30 | 上海华虹Nec电子有限公司 | 一种多晶硅沟槽回刻蚀方法 |
| CN103972076A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972056A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972058A (zh) * | 2014-05-21 | 2014-08-06 | 上海华力微电子有限公司 | 自对准双层图形半导体结构的制作方法 |
| CN103972078A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972077A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103996603A (zh) * | 2014-06-09 | 2014-08-20 | 上海华力微电子有限公司 | 自对准双层图形半导体结构的制作方法 |
| CN105428299A (zh) * | 2014-08-22 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 一种深槽隔离结构的制作方法 |
-
2017
- 2017-11-14 CN CN201711120397.8A patent/CN107910260A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1164761A (zh) * | 1996-05-08 | 1997-11-12 | 三星电子株式会社 | 半导体器件制造工艺中的等离子体蚀刻法 |
| CN1848383A (zh) * | 2005-12-02 | 2006-10-18 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种去除多晶硅刻蚀工艺中残留聚合物的方法 |
| CN101126161A (zh) * | 2006-08-15 | 2008-02-20 | 上海华虹Nec电子有限公司 | 超厚多晶硅回刻的方法 |
| CN102386078A (zh) * | 2010-09-03 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 用于制作多晶硅栅结构的方法 |
| CN102479691A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极及mos晶体管的形成方法 |
| CN103377904A (zh) * | 2012-04-28 | 2013-10-30 | 上海华虹Nec电子有限公司 | 一种多晶硅沟槽回刻蚀方法 |
| CN103972076A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972056A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972078A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972077A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 一种自对准双层图形的形成方法 |
| CN103972058A (zh) * | 2014-05-21 | 2014-08-06 | 上海华力微电子有限公司 | 自对准双层图形半导体结构的制作方法 |
| CN103996603A (zh) * | 2014-06-09 | 2014-08-20 | 上海华力微电子有限公司 | 自对准双层图形半导体结构的制作方法 |
| CN105428299A (zh) * | 2014-08-22 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 一种深槽隔离结构的制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 田文超: "《电子封装、微机电与微系统》", 31 January 2012 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110634730A (zh) * | 2019-09-27 | 2019-12-31 | 扬州扬杰电子科技股份有限公司 | 一种沟槽肖特基多晶硅沉积后栅氧中断返工方法 |
| CN117690787A (zh) * | 2024-02-02 | 2024-03-12 | 苏州同冠微电子有限公司 | 沟槽型半导体器件的多晶回刻方法 |
| CN117690787B (zh) * | 2024-02-02 | 2024-05-07 | 苏州同冠微电子有限公司 | 沟槽型半导体器件的多晶回刻方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2378543A2 (en) | Method of forming semiconductor patterns | |
| CN107910260A (zh) | 一种多晶硅回刻方法 | |
| CN104022066B (zh) | 一种形成浅沟槽隔离的方法 | |
| CN102117761B (zh) | 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法 | |
| CN102610554A (zh) | 一种提高高深宽比浅沟槽隔离填充特性的方法 | |
| CN107731741B (zh) | 一种改善接触孔插塞氧化物凹陷的工艺方法 | |
| JP2006190703A (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| CN110223916A (zh) | 一种硅晶片的平面抛光方法和一种硅晶片的加工方法 | |
| CN107611027A (zh) | 一种改善深硅刻蚀侧壁粗糙度的方法 | |
| CN101894786A (zh) | 浅沟槽隔离制备方法 | |
| CN107706145B (zh) | 隔离沟槽薄膜填充结构、半导体存储器件及制备方法 | |
| CN105239056B (zh) | 一种原子层沉积设备以及方法 | |
| CN110854019A (zh) | 半导体制造方法 | |
| CN105374737B (zh) | 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法 | |
| CN109003894B (zh) | 一种改善双重图形刻蚀芯模顶端圆角的工艺方法 | |
| CN103928290B (zh) | 晶圆边缘的刻蚀方法 | |
| CN104916532B (zh) | 栅极氧化层的制备方法 | |
| CN107742608A (zh) | 双重图形侧墙掩膜刻蚀工艺 | |
| CN104576346B (zh) | 沟槽型mos器件中沟槽栅的制备方法 | |
| CN105244259A (zh) | 一种多重图形化掩膜层的结构及制作方法 | |
| CN101447424B (zh) | Sti结构的制备方法 | |
| JP4302971B2 (ja) | 半導体装置の製造方法 | |
| JP6315665B2 (ja) | Ｉｉｉ族窒化物半導体層およびｉｉｉ族窒化物半導体基板の製造方法 | |
| CN108054092B (zh) | 一种多晶硅填充方法 | |
| CN213692044U (zh) | 一种用于tvs隔离的沟槽结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180413 |