CN104576346B - 沟槽型mos器件中沟槽栅的制备方法 - Google Patents

沟槽型mos器件中沟槽栅的制备方法 Download PDF

Info

Publication number
CN104576346B
CN104576346B CN201310521754.7A CN201310521754A CN104576346B CN 104576346 B CN104576346 B CN 104576346B CN 201310521754 A CN201310521754 A CN 201310521754A CN 104576346 B CN104576346 B CN 104576346B
Authority
CN
China
Prior art keywords
groove
drift angle
photoresist
gate oxide
groove drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310521754.7A
Other languages
English (en)
Other versions
CN104576346A (zh
Inventor
郭晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310521754.7A priority Critical patent/CN104576346B/zh
Publication of CN104576346A publication Critical patent/CN104576346A/zh
Application granted granted Critical
Publication of CN104576346B publication Critical patent/CN104576346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Abstract

本发明公开了一种沟槽型MOS器件中沟槽栅的制备方法，包括以下步骤：1)在需要制作沟槽栅的硅片上形成沟槽；2)光刻胶的涂布和烘烤；3)用曝光、显影的方法去除沟槽顶角处的光刻胶，获得图形化的光刻胶；4)进行离子注入，然后去除图形化的光刻胶；5)栅氧化层的生长，在沟槽顶角处获得较沟槽顶角其他地方更厚的栅氧化层；6)多晶硅的填充；7)经由光刻和刻蚀的方法形成最终所需的由多晶硅、栅氧化层以及沟槽顶角处更厚的栅氧化层组成的沟槽栅结构。本发明方法形成的沟槽栅结构在沟槽顶角处具有较厚的栅氧化层，可以解决传统方法中由于在沟槽顶角处电场集中而导致的击穿电压降低的问题，提高了整个器件最终的击穿电压。

Description

沟槽型MOS器件中沟槽栅的制备方法
技术领域
本发明涉及半导体集成电路制造工艺，尤其涉及一种沟槽型MOS器件中沟槽栅的制备方法。
背景技术
传统的平面型MOS(金属氧化物半导体)器件中，其MOS晶体管的源极、栅极和漏极都位于硅片的水平面上，不仅占用的面积大，而且导通电阻和功耗也较大，无法满足功率器件小型化和低功耗化的要求。而沟槽型MOS器件巧妙地将晶体管的栅极形成于垂直于硅片表面的沟槽内，从而使导通通道转移到硅片的纵向方向，这样做有三个优点：(1)缩小器件面积，进一步提高器件集成密度，(2)有效降低了导通电阻和功耗，(3)基本消除了空穴在P阱的横向流动，有效地抑制了pnpn闩锁效应(pnpn闩锁效应是指当器件的工作电流比闩锁临界电流大时，器件的寄生pnpn管会导通，而此时实际控制器件的MOS管可能还没导通，因此就无法由外电路通过MOS管来控制器件的关断)。因此沟槽型MOS器件被普遍应用于功率器件。
在沟槽型MOS器件制造工艺中，晶体管的栅极在沟槽内部形成，用来控制MOS器件的开与关，因此沟槽栅的制作是非常关键和重要的工艺，图1是传统沟槽栅的结构，其制备工艺主要包括以下步骤：(1)在需要制作沟槽栅的硅片100上经由光刻和刻蚀的方法形成沟槽200；(2)使用湿法清洗或牺牲氧化的方法去除沟槽200表面的缺陷和杂质；(3)栅氧化层400的生长；(4)多晶硅500的填充；(5)经由光刻和刻蚀的方法形成最终所需的由多晶硅500和栅氧化层400组成的沟槽栅结构。在上述方法中，因为步骤(1)所形成的沟槽顶角600很尖锐(90°直角)，电荷容易在此累积并形成较密集的电场(尖端放电)，在施加同样的外部电压的情况下，容易在沟槽顶角600处发生电击穿(Break down)而形成漏电，而在沟槽的侧壁和底部因为没有电场的累积而不容易发生击穿，因此沟槽顶角600处的击穿电压(BV:Breakdown Voltage)通常都会小于沟槽的侧壁和底部的击穿电压，这个较小的击穿电压也决定了整个器件的击穿电压。因此在传统工艺中，往往因为在尖锐的沟槽顶角600处容易发生电击穿而降低了整个器件的击穿电压。
发明内容
本发明解决的技术问题是提供一种沟槽型MOS器件中沟槽栅的制备方法，通过增加一步光刻和注入的方法，在沟槽顶角处获得较厚的栅氧化层，从而提高沟槽顶角处的击穿电压，以解决传统沟槽栅结构中因尖锐沟槽顶角而导致的击穿电压降低的问题，提高整个器件最终的击穿电压。
为解决上述技术问题，本发明提供一种沟槽型MOS器件中沟槽栅的制备方法，包括以下步骤：
（1）在需要制作沟槽栅的硅片上经由光刻和刻蚀的方法形成沟槽；
（2）光刻胶的涂布和烘烤；
（3）用曝光、显影的方法去除沟槽顶角处的光刻胶，获得图形化的光刻胶；
（4）进行离子注入，然后去除图形化的光刻胶；
（5）栅氧化层的生长，在沟槽顶角处获得较沟槽顶角其他地方更厚的栅氧化层；
（6）多晶硅的填充；
（7）经由光刻和刻蚀的方法形成最终所需的由多晶硅、栅氧化层以及沟槽顶角处更厚的栅氧化层组成的沟槽栅结构。
在步骤(1)中，所述沟槽是以光刻胶图形为掩膜刻蚀硅片形成，或以介质膜图形为掩膜刻蚀硅片形成。
在步骤(2)中，所述光刻胶涂布之后要能完全覆盖步骤(1)中所述沟槽的底部和侧面、以及所述硅片的表面；所述光刻胶的涂布采用旋涂或喷涂的方式，所述光刻胶涂布之后沟槽表面光刻胶的厚度c比沟槽顶角处光刻胶的厚度d要大（见图3（B））。
在步骤(3)中，所述的曝光是指用带沟槽图形掩膜版的普通曝光，或所述的曝光是指不用掩膜版的浅层曝光；当使用带沟槽图形掩膜版进行普通曝光时，经显影后所形成的光刻胶沟槽图形的关键尺寸b比步骤(1)所形成的沟槽的关键尺寸a大5%-20%（见图3（C））；当使用不带掩膜版的浅层曝光时，经显影后，沟槽顶角的光刻胶会被完全去除，但沟槽表面光刻胶因为厚度较大，只能部分去除，在沟槽表面剩余的光刻胶厚度为c-d；当使用不用掩膜版的浅层曝光时，其曝光能量为正常曝光能量的20%-60%。
在步骤(4)中，所述的离子注入以图形化的光刻胶为注入掩模，所述的离子注入为磷、砷、硅中的任意一种离子或包含上述任意一种离子的注入，注入能量为50keV-500keV，注入剂量为1E13-1E16个/cm2，优选地，在所述的离子注入过程中硅片表面与入射的离子束保持45±10°的角度，同时硅片维持旋转状态；可以通过倾斜硅片工件台和/或倾斜入射的离子束来实现所述45±10°的角度。
在步骤(5)中，在所述栅氧化层生长之前，使用湿法清洗的方法去除沟槽表面的缺陷和杂质，所述的湿法清洗包括：用氢氟酸去除沟槽表面的自然氧化层，用氢氧化铵和过氧化氢去离子水的混合液去除沟槽表面的颗粒和有机物杂质，以及用盐酸和过氧化氢去离子水的混合液去除沟槽表面的金属杂质；所述栅氧化层使用热氧化法生长，其生长温度为750-1100℃，所述栅氧化层在沟槽顶角处以外的其他地方的厚度为50-5000纳米，且所述栅氧化层在沟槽顶角处的厚度大于所述栅氧化层在沟槽顶角处以外的其他地方的厚度。
在步骤(6)中，所述的多晶硅被用作为沟槽栅的导电电极，使用化学气相淀积方法在沟槽内填充多晶硅。
在步骤(7)中，在所述光刻之前，采用干法回刻或化学机械研磨的方法对步骤(6)所形成的多晶硅进行平坦化处理。
和现有技术相比，本发明具有以下有益效果：在传统工艺中沟槽形成后分别增加一步光刻和离子注入过程，通过光刻的方法露出沟槽顶角处的硅，而离子注入主要有两个效果：一是增加沟槽顶角处硅的热氧化速率，从而在沟槽顶角处获得较沟槽顶角其他地方更厚的栅氧化层；二是离子束的轰击也能在一定程度上去除沟槽顶角处的硅，从而达到圆滑沟槽顶角的效果。优选地，当使用旋转倾斜离子注入时，这两个效果将更明显。因此，采用本发明方法形成的沟槽栅结构在沟槽顶角处具有较厚的栅氧化层，同时又能获得圆滑的沟槽顶角，从而提高沟槽顶角处的击穿电压，可以解决传统方法中由于在沟槽顶角处电场集中而导致的击穿电压降低的问题，提高了整个器件最终的击穿电压。
附图说明
图1是传统的沟槽型MOS器件中的沟槽栅结构示意图；
图2是本发明的沟槽型MOS器件中沟槽栅的制备方法流程图；
图3(A)-图3(G)是本发明的沟槽型MOS器件中沟槽栅的制备方法中每个步骤的断面示意图；其中，图3(A)是本发明方法的步骤(1)完成后的示意图；图3(B)是本发明方法的步骤(2)完成后的示意图；图3(C)是本发明方法的步骤(3)完成后的示意图；图3(D-1)是本发明方法的步骤(4)的过程示意图；3(D)是本发明方法的步骤(4)完成后的示意图；图3(E)是本发明方法的步骤(5)完成后的示意图；图3(F)是本发明方法的步骤(6)完成后的示意图；图3(G)是本发明方法的步骤(7)完成后的示意图。
附图标记说明如下：
100-硅片，200-沟槽，300-光刻胶，301-图形化的光刻胶，400-栅氧化层，401-沟槽顶角处的栅氧化层，500-多晶硅，600-尖锐的沟槽顶角，601-注入后的沟槽顶角，700-离子束，a-沟槽的关键尺寸，b-光刻胶沟槽图形的关键尺寸，c-沟槽表面光刻胶的厚度，d-沟槽顶角处光刻胶的厚度，α-等离子体束与硅片表面的倾角，e-沟槽顶角处栅氧化层的厚度，f-沟槽顶角处以外的其他地方的栅氧化层的厚度。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图2和图3(A)-图3(G)所示，本发明公开了一种沟槽型MOS器件中沟槽栅的制备方法，其特征是沟槽顶角处具有较厚的栅氧化层，包括以下步骤：
(1)如图3(A)所示，在需要制作沟槽栅的硅片100上经由光刻和刻蚀的方法形成沟槽200：所述沟槽200是以光刻胶图形(图中未示出)为掩膜刻蚀硅片形成，或以介质膜图形(图中未示出)为掩膜刻蚀硅片形成，优选地，本实施例采用以光刻胶图形为掩膜，经过干法刻蚀硅片100的基底硅，去除光刻胶以后获得如图3(A)所示的沟槽200。
(2)如图3(B)所示，光刻胶300的涂布和烘烤：通过调节涂布程序，使所述光刻胶300涂布之后要能完全覆盖步骤(1)中所述沟槽200的底部和侧面、以及所述硅片100的表面，当所需要填充的沟槽200较浅时(如小于50微米)，所述涂布可以使用旋涂的方式，当所需要填充的沟槽200较深时(如大于50微米)，所述涂布可以使用喷涂的方式，所述光刻胶300涂布之后沟槽200表面光刻胶的厚度c比沟槽200顶角处光刻胶的厚度d要大。
(3)如图3(C)所示，用曝光、显影的方法去除沟槽顶角600处的光刻胶300，获得图形化的光刻胶301：所述的曝光是指用带沟槽图形掩膜版(图中未示出)的普通曝光，经显影后所形成的光刻胶沟槽图形的关键尺寸b比步骤(1)所形成的沟槽的关键尺寸a大5%-20%；可选地，所述的曝光也可以是不用掩膜版的浅层曝光，所谓浅层曝光，是指使光刻胶在厚度方向进行部分曝光，一般通过将曝光能量设置为普通曝光能量的20%-60%来实现。如图3(B)所示，由于光刻胶300的流动性，涂胶后沟槽200上表面的光刻胶厚度c比沟槽顶角600处光刻胶的厚度d要大，经过不带掩膜版的浅层曝光、显影后，沟槽顶角600处的光刻胶会被完全去除，但沟槽200上表面和沟槽200里面的光刻胶因为厚度较大，只能部分去除，理论上，在沟槽200上表面剩余的光刻胶厚度为c-d。
(4)如图3(D)所示，进行离子注入，然后去除图形化的光刻胶301：所述的离子注入以图形化的光刻胶301为注入掩模，所注入的离子为磷、砷、硅中的任意一种离子或包含上述任意一种离子，注入能量为50keV-500keV，注入剂量为1E13-1E16个/cm2。为了使沟槽顶角600获得较均匀的离子注入，优选地，在所述的离子注入过程中使硅片100表面与入射的离子束700保持45±10°的角度(如图3(D-1)中的α所示)，同时硅片100维持旋转状态；可以通过倾斜硅片工件台和/或倾斜入射的离子束700来实现所述的角度。经上述步骤后，再去除图形化的光刻胶301后就可获得注入后的沟槽顶角601。离子注入主要有两个效果：一是增加沟槽顶角处硅的热氧化速率，从而在沟槽顶角处获得较沟槽顶角其他地方更厚的栅氧化层；二是离子束的轰击也能在一定程度上去除沟槽顶角处的硅，从而达到圆滑沟槽顶角的效果，因此如图3(D)所示，注入后的沟槽顶角601比注入前的沟槽顶角600（见图3(C)）显得更圆滑。
(5)如图3(E)所示，栅氧化层400的生长:为了获得高质量的栅氧化层400，一般在生长栅氧化层400之前，可以使用湿法清洗方法去除沟槽200表面的缺陷和杂质，所述的湿法清洗包括用氢氟酸去除沟槽200表面的自然氧化层、用SC1溶液(氢氧化铵/过氧化氢去离子水的混合液)去除沟槽200表面的颗粒和有机物杂质以及用SC2溶液(盐酸/过氧化氢去离子水的混合液)去除沟槽200表面的金属杂质。所述栅氧化层400使用热氧化法生长，其生长温度为750-1100℃，所述栅氧化层400在注入后的沟槽顶角601处以外的其他地方(也即未进行离子注入的地方，包括沟槽200上表面、侧壁和底部)的厚度f为50-5000纳米。由于注入后的沟槽顶角601处的硅的氧化速率大于其他未离子注入区域的硅的氧化速率，因此在上述热氧化过程中，注入后的沟槽顶角601处的栅氧化层401的厚度e比沟槽顶角处以外的其他地方的栅氧化层厚度f要大。
(6)如图3(F)所示，多晶硅500的填充:所述的多晶硅500被用作为沟槽栅的导电电极，可以使用业界常用的CVD(化学气相淀积)方法淀积。
(7)如图3(G)所示，经由光刻和刻蚀的方法形成最终所需的由多晶硅500、栅氧化层400以及沟槽顶角处更厚的栅氧化层401组成的沟槽栅结构：在所述光刻之前，可选地，采用干法回刻或化学机械研磨的方法对步骤(6)所形成的多晶硅500进行平坦化处理,以提高光刻工艺的DOF(Depth of Focus：聚焦深度)。
由此可见，通过使用本发明的方法，在传统工艺中沟槽200形成后分别增加一步光刻和注入过程，通过光刻的方法露出沟槽顶角600处的硅，再通过注入的方法提高沟槽顶角600处硅的氧化速率，形成注入后的沟槽顶角601，从而在沟槽顶角处获得较沟槽顶角其他地方更厚的栅氧化层401，优选地，当使用旋转倾斜注入时，这种效果将更明显。因此采用本发明方法形成的沟槽栅结构在沟槽顶角处具有较厚的栅氧化层，提高了沟槽顶角处的击穿电压，可以解决传统方法中由于在沟槽顶角处电场集中而导致的击穿电压降低的问题，提高了整个器件最终的击穿电压。

Claims (13)

1.一种沟槽型MOS器件中沟槽栅的制备方法，其特征在于，包括以下步骤：
(1)在需要制作沟槽栅的硅片上经由光刻和刻蚀的方法形成沟槽；
(2)光刻胶的涂布和烘烤；
(3)用曝光、显影的方法去除沟槽顶角处的光刻胶，获得图形化的光刻胶；所述的曝光是指用带沟槽图形掩膜版的普通曝光；
(4)进行离子注入，然后去除图形化的光刻胶；
(5)栅氧化层的生长，在沟槽顶角处获得较沟槽顶角其他地方更厚的栅氧化层；
(6)多晶硅的填充；
(7)经由光刻和刻蚀的方法形成最终所需的由多晶硅、栅氧化层以及沟槽顶角处更厚的栅氧化层组成的沟槽栅结构。
2.根据权利要求1所述的方法，其特征在于，在步骤(1)中，所述沟槽是以光刻胶图形为掩膜刻蚀硅片形成，或以介质膜图形为掩膜刻蚀硅片形成。
3.根据权利要求1所述的方法，其特征在于，在步骤(2)中，所述光刻胶涂布之后要能完全覆盖步骤(1)中所述沟槽的底部和侧面、以及所述硅片的表面；所述光刻胶的涂布采用旋涂或喷涂的方式，所述光刻胶涂布之后沟槽表面光刻胶的厚度(c)比沟槽顶角处光刻胶的厚度(d)要大。
4.根据权利要求1所述的方法，其特征在于，在步骤(3)中,经显影后所形成的光刻胶沟槽图形的关键尺寸(b)比步骤(1)所形成的沟槽的关键尺寸(a) 大5%-20%。
5.根据权利要求1所述的方法，其特征在于，在步骤(4)中，所述的离子注入以图形化的光刻胶为注入掩模，所述的离子注入为磷、砷、硅中的任意一种离子或包含上述任意一种离子的注入，注入能量为50keV-500keV，注入剂量为1E13-1E16个/cm2。
6.根据权利要求5所述的方法，其特征在于，在步骤(4)中，在所述的离子注入过程中硅片表面与入射的离子束保持45±10°的角度，同时硅片维持旋转状态。
7.根据权利要求6所述的方法，其特征在于，在步骤(4)中，通过倾斜硅片工件台和/或倾斜入射的离子束来实现所述45±10°的角度。
8.根据权利要求1所述的方法，其特征在于，在步骤(5)中，在所述栅氧化层生长之前，使用湿法清洗的方法去除沟槽表面的缺陷和杂质。
9.根据权利要求8所述的方法，其特征在于，在步骤(5)中，所述的湿法清洗包括：用氢氟酸去除沟槽表面的自然氧化层，用氢氧化铵和过氧化氢去离子水的混合液去除沟槽表面的颗粒和有机物杂质，以及用盐酸和过氧化氢去离子水的混合液去除沟槽表面的金属杂质。
10.根据权利要求1所述的方法，其特征在于，在步骤(5)中，所述栅氧化层使用热氧化法生长，其生长温度为750-1100℃。
11.根据权利要求1或10所述的方法，其特征在于，在步骤(5)中，所述栅氧化层在沟槽顶角处以外的其他地方的厚度（f）为50-5000纳米，且所述栅氧化层在沟槽顶角处的厚度（e）大于所述栅氧化层在沟槽顶角处以外的其他地方的厚度（f）。
12.根据权利要求1所述的方法，其特征在于，在步骤(6)中，所述的多晶硅被用作为沟槽栅的导电电极，使用化学气相淀积方法在沟槽内填充多晶硅。
13.根据权利要求1所述的方法，其特征在于，在步骤(7)中，在所述光刻之前，采用干法回刻或化学机械研磨的方法对步骤(6)所形成的多晶硅进行平坦化处理。
CN201310521754.7A 2013-10-29 2013-10-29 沟槽型mos器件中沟槽栅的制备方法 Active CN104576346B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310521754.7A CN104576346B (zh) 2013-10-29 2013-10-29 沟槽型mos器件中沟槽栅的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310521754.7A CN104576346B (zh) 2013-10-29 2013-10-29 沟槽型mos器件中沟槽栅的制备方法

Publications (2)

Publication Number Publication Date
CN104576346A CN104576346A (zh) 2015-04-29
CN104576346B true CN104576346B (zh) 2017-08-08

Family

ID=53092128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310521754.7A Active CN104576346B (zh) 2013-10-29 2013-10-29 沟槽型mos器件中沟槽栅的制备方法

Country Status (1)

Country Link
CN (1) CN104576346B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074800B (zh) * 2016-11-16 2020-01-14 株洲中车时代电气股份有限公司 碳化硅半导体基材沟槽栅蚀刻方法
US20200176452A1 (en) * 2018-12-04 2020-06-04 Nanya Technology Corporation Memory device and method of forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621020A (ja) * 1992-07-06 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
US6265317B1 (en) * 2001-01-09 2001-07-24 Taiwan Semiconductor Manufacturing Company Top corner rounding for shallow trench isolation
TW480658B (en) * 2001-05-23 2002-03-21 United Microelectronics Corp Manufacturing method for shallow trench isolation structure
CN101383325A (zh) * 2007-09-07 2009-03-11 东部高科股份有限公司 半导体器件及其制造方法
CN102593038A (zh) * 2011-01-17 2012-07-18 上海华虹Nec电子有限公司 浅沟槽隔离的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806163B2 (en) * 2002-07-05 2004-10-19 Taiwan Semiconductor Manufacturing Co., Ltd Ion implant method for topographic feature corner rounding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621020A (ja) * 1992-07-06 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
US6265317B1 (en) * 2001-01-09 2001-07-24 Taiwan Semiconductor Manufacturing Company Top corner rounding for shallow trench isolation
TW480658B (en) * 2001-05-23 2002-03-21 United Microelectronics Corp Manufacturing method for shallow trench isolation structure
CN101383325A (zh) * 2007-09-07 2009-03-11 东部高科股份有限公司 半导体器件及其制造方法
CN102593038A (zh) * 2011-01-17 2012-07-18 上海华虹Nec电子有限公司 浅沟槽隔离的制造方法

Also Published As

Publication number Publication date
CN104576346A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
JP6499654B2 (ja) シリコン基板上に堆積されたマスクの選択的エッチング方法
CN103824764A (zh) 一种沟槽型mos器件中沟槽栅的制备方法
US20160372573A1 (en) Method for manufacturing injection-enhanced insulated-gate bipolar transistor
CN104733313B (zh) 鳍式场效应晶体管的形成方法
CN103839791B (zh) 应用于沟槽型mos器件的沟槽栅的制备方法
CN1812062A (zh) 形成半导体结构的方法
CN104282543A (zh) 应用于沟槽型mos器件的沟槽栅及其制备方法
CN104576346B (zh) 沟槽型mos器件中沟槽栅的制备方法
CN103972293B (zh) 侧墙结构、侧墙结构的制备方法、cmos器件
CN102479694A (zh) 一种金属栅极及mos晶体管的形成方法
CN102683184B (zh) 一种离子注入阻挡层的制作方法
CN1315173C (zh) 具有沟槽形式的装置隔离层的半导体装置的制造方法
CN104779164B (zh) 一种提高沟槽型vdmos栅氧层击穿电压的方法
CN116013773A (zh) 一种dpt功率器件制造方法
CN104347378A (zh) 一种应用于沟槽型mos器件的沟槽栅的制备方法
CN103137622B (zh) 一种用于高压集成电路的半导体器件及其制造方法
CN100369204C (zh) 利用双镶嵌工艺来制造t型多晶硅栅极的方法
CN109427540A (zh) 半导体器件及其形成方法
CN104916686A (zh) 一种vdmos器件及其制造方法
CN107275400A (zh) 半导体结构及其形成方法
CN106449761B (zh) 半导体器件的形成方法
CN101452905B (zh) 自对准接触孔层间膜及制作方法、接触孔刻蚀的方法
CN105336773B (zh) 鳍式场效应晶体管及其形成方法
CN113257743B (zh) 半导体器件、制作方法及三维存储器
CN106935502A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant