JP2001519097A - プレーナトレンチの製造方法 - Google Patents

プレーナトレンチの製造方法

Info

Publication number
JP2001519097A
JP2001519097A JP54556198A JP54556198A JP2001519097A JP 2001519097 A JP2001519097 A JP 2001519097A JP 54556198 A JP54556198 A JP 54556198A JP 54556198 A JP54556198 A JP 54556198A JP 2001519097 A JP2001519097 A JP 2001519097A
Authority
JP
Japan
Prior art keywords
trench
layer
insulating
polysilicon
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP54556198A
Other languages
English (en)
Inventor
ソデルバルグ,アンデルス,カール,シバート
オグレン,ニルス,オラ
スヨデイン,エルンスト,ハカン
ザックリッソン,オロフ,ミカエル
Original Assignee
テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲツト エル エム エリクソン(パブル) filed Critical テレフオンアクチーボラゲツト エル エム エリクソン(パブル)
Publication of JP2001519097A publication Critical patent/JP2001519097A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/763Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 トレンチのエッジの領域内に余分のポリ半導体物質、例えばポリシリコン20または窒化物または酸化物を備えているトレンチ構造の上のトポグラフィを改良する方法であり、必要ならば、これに続く前記余分の物質の酸化が、高い機械的応力の領域の発生を防止する。

Description

【発明の詳細な説明】 プレーナトレンチの製造方法 発明の技術上の分野 この発明は、実質的に平坦な表面を有する半導体製品におけるトレンチに関す る。 関連技術の説明 集積回路内の種々の構成要素を互いに絶縁するために、充填されたトレンチ構 造が開発されてきた。充填トレンチを形成する多くの異なった方法が存在する。 充填トレンチを作るための最も普通な方法は、ウルフ,S.、「VLSI時代の ためのシリコン加工第II巻」、ISBN−0−961672−4−5、45−5 6頁、1990年、ラティスプレス、USAに記述されている。その主要ステッ プは、ウエハ上に絶縁すべき各構成要素を取り巻くシリコン基板へ、トレンチを エッチングすることである。それからこのトレンチ内とシリコン基板に絶縁酸化 物層が沈積されて、周囲からこの構成要素を絶縁する。それからこのトレンチ構 造をすっかり充填するのに十分な厚みまでポリシリコンをウエハ全体に沈積して 、このトレンチを充填する。こうしてこのポリシリコンもまたトレンチの間のシ リコン基板の平坦な表面上の酸化物層の上に沈積される。それから、平坦な表面 上の酸化物層を露出するために、このポリシリコンをエッチングして除去する。 トレンチの上のポリシリコンも、いくらかこのエッチングにより除去される。こ れにより、絶縁ポリシリコンのトレンチで取り囲まれた島の形の構成要素が残さ れる。複数の構成要素の逐次的な層を形成するために、集積回路の各逐次的な層 が、1つの実質的に平坦な表面に構築されることが望ましい。しかしながら、実 際上は、トレンチの上のいくらかのポリシリコンを除去することは、下向きに垂 直なステップを残す。通常、トレンチの酸化物の壁は、トレンチの内側へ向かっ て下へ傾いた傾斜の頂上を有する。これにより、前記トレンチ内の前記実質的に 平坦なポリシリコン充填物内のポリシリコンの厚みは、それがトレンチの壁に近 づくと減少する。それからポリシリコンが酸化されて、トレンチの上に絶縁酸化 カバ ーを形成する。この酸化の間に、ポリシリコンの薄い被覆しかないトレンチエッ ジに近い領域内のシリコン基板も酸化されるかもしれない。これは、この領域に 高い機械的ストレスを生ずる。後続の加工は、熱により生成した酸化物を除去す るために、しばしば湿式エッチングを用いる。酸化物への湿式エッチングの腐蝕 速度は、酸化物内の機械的応力に大きく依存する。これは、高い機械的応力の領 域が、トレンチのエッジに沿った溝に至る他の領域よりも、深く腐蝕されること を意味する。更なる加工の間に、これらの溝が導電物質に深く満たされるので、 その後の不用物質除去の加工の効果がなくなり、溝の中に余分な導電物質のかす (string)が残る可能性がある。特にトレンチの上に置かれた導体に接触 するほどこれらのかすが高い場合に、これらのかすが短絡などの問題を引き起こ す。 要約 この発明の1つの目的は、従来のトレンチ表面よりも平坦なトレンチ表面を生 成することである。この発明のもう1つの目的は、トレンチのエッジに沿った溝 の中に残る余分な導電物質を除去する方法を提供することである。 この発明に従ってこの目的は、トレンチのエッジに沿って溝が発生するのを防 止するために、エッジに沿ってトレンチ物質の余分の量を供給することにより達 成される。シリコンに基づく加工の場合、これは、ポリシリコン、酸化物、窒化 物、などの層をトレンチ充填物質へ沈積して、それからこれを等方性腐食、すな わち、水平方向よりも垂直方向へ著しく速く前記の層を冒すエッチング加工によ り、前記トレンチ物質を腐蝕し返すことにより行われる。これにより、トレンチ のエッジに沿って余分に物質が残る。この加工は、トレンチ内のポリシリコン上 に酸化物層が生成する以前および以後に実行し得る。酸化物または窒化物のよう な非酸化物質の場合は、エッチング後の余分な物質の厚さは、下向きの垂直ステ ップの高さとほぼ同一である。ポリシリコンの場合は、沈積されるポリシリコン の厚さは、好ましくは、後続の酸化の間に余分のポリシリコンの全てが酸化され て、その結果の酸化物がステップとほぼ同一の高さになるように選択される。ト レンチのエッジに沿った酸化物、窒化物、またはポリシリコンのかすの余分物質 は、下にあるシリコンを酸化から保護するが、これはさもなければ酸化されて高 い機械的応力の領域を生成したであろう。高い機械的応力の領域が存在しないの で、後続の湿式エッチングは、一層均一に進行して、トレンチのエッジにおける 望ましくない溝が回避される。トレンチを充填するために余分物質として同一タ イプの物質を使用することにより、酸化後にトレンチ内に生ずる機械的応力が一 層少なくなる。 トレンチのエッジに近いポリシリコン物質の余分厚さの酸化はまた、トレンチ 壁に近くで一層厚い酸化物層を提供する。余分のポリシリコンのかすのために正 しい寸法を選択することにより、周囲の酸化物層と実質的に同一厚さのトレンチ のエッジにおける酸化物層を生成可能であり、この方法で、一層平坦な表面を達 成できる。沈積温度を適当に選ぶことにより、沈積されるシリコンの粒のサイズ を調節することができ、すなわち、580℃での沈積はアモルファスシリコンを 生成し、600℃での沈積は微結晶シリコンを生成し、620℃での沈積は多結 晶シリコンを生成する。アモルファスシリコンは微結晶シリコンよりも迅速に酸 化し、微結晶シリコンは多結晶シリコンよりも迅速に酸化する。従って、トレン チ物質と余分物質の相対的な酸化比率を調節して、余分物質の沈積温度を調節す ることにより、希望するトレンチの横断面プロファイルを形成できる。 この発明により形成されるトレンチ形成は、多くの長所を有する。一つの明白 な長所は、トレンチの上の表面がもはや垂直のステップを有さないことであり、 このことは、望ましくない物質がトレンチ内で捕捉されて後で問題を起こす危険 を減少する。もう1つの利点は、酸化物または窒化物が沈積された後またはポリ シリコンが沈積されてこの発明による方法で腐蝕し返されて後に、一層なめらか で平坦な表面が達成されることである。更なる長所は、トレンチ内の機械的応力 が減少することである。 図面の簡単な説明 添付の図面を参照しながら、この発明により形成されるトレンチ構造の実施例 により、以下にこの発明を一層詳細に説明する。 図1aないし図1hは、先行技術によるトレンチを形成中の横断面の諸段階を 示す。 図2aないし図2iは、この発明の実施例によるトレンチの形成中の横断面の 諸段階を示す。 実施例の詳細な説明 図1aはトレンチを製造する公知の方法における第1段階を示す。平坦な表面 3を有するウエハのシリコン基板2の中へ、トレンチ1が腐蝕されている。平坦 な表面の上の絶縁層4は、例えば2酸化シリコン、窒化シリコン、またはこれら の化合物であって、トレンチ1のエッチングの間じゅう、マスキングとして働く 。 図1bにおいて、第2絶縁層9は、例えば2酸化シリコン、窒化シリコン、ま たはこれらの化合物であって、トレンチ1内または第1絶縁酸化物層4上に生成 されている。第1絶縁層4が平坦な表面3から除去された後に、絶縁層9を沈積 することも可能である。図1cにおいて、ポリシリコン層6はシリコン基板2の 実質上全体の上に沈積されており、またトレンチ1内でトレンチ1をあふれるの に充分な厚みまで沈積されている。窪みすなわち垂直に下向きのステップ8’が 、トレンチ1の上にある。 図1dにおいて、シリコン基板2の実質的に平坦な表面上の第2絶縁層9を露 出するために、ポリシリコン層6を腐蝕済みである。この第2絶縁層は腐食に対 して抵抗力を有する。これにより、絶縁酸化物の壁9とポリシリコン6のコアを 有するトレンチ1により分離されたシリコン基板2の島が残る。第2絶縁層6を 露出するために、ウエハ表面からポリシリコン6を腐食し去ると、下向きに垂直 なステップ8が、トレンチ1の上に残る。これは、ポリシリコン層6の過度な腐 蝕により引き起こされる。この過度な腐蝕は、平坦な表面3上のポリシリコンを 全て除去するのを確実にするために必要である。 トレンチ1内に残っているポリシリコン6の表面をそれから酸化して、図1e に示すようにトレンチの上に絶縁酸化物カバー10を形成する。シリコン基板2 は、トレンチ1の酸化物の壁がトレンチの内側で下向きに傾く斜面の頂上を有す る領域12において、ポリシリコン6の薄いカバーのみを有する。酸化加工の間 じゅうに、シリコン基板2もまた酸化され得るし、特に、酸化のステップ以前に 、前記カバーの酸化物が薄い領域で、酸化され得る。これは、領域12およびこ れらのこれらの領域に近い酸化物9、同10の中に、高い機械的応力を生成する 。 これに続く加工はしばしば湿式エッチングを使用して、熱により生成された酸 化物を除去することにより、平坦な表面3上の絶縁層9が薄くなるか、または完 全に除去されるようにする。絶縁層4がそれでも存在する場合は、すくなくとも それが部分的に薄くされることも考えられる。酸化物についての湿式エッチング の腐蝕速度は、その酸化物内の機械的応力に大きく左右される。これは、高い機 械的応力の領域12内の酸化物が、その他の表面よりも深く腐蝕されることを意 味する。図1fに示すように、これはトレンチ1のエッジに沿った不規則な溝1 4になるかもしれない。 導体物質16の沈積を含む次の加工の間に、図1gに示すように、これらの溝 14は導電物質16で充填される。望ましくない導電物質16を除去するための その後の加工の持続時間は、溝14の底にある導電物質を全て除去するには不充 分であり、図1hに示すように、余分な導電物質のかす18が溝の中に残される かもしれない。特にこれらのかすが後続の処理中にトレンチ上に置かれる導体に 接触するほどこれらのかすが高い場合に、これらのかす18は短絡などの問題を 起こすかもしれない。 図2aないし図2dに図示するように、平坦なトレンチの形成について、この 発明による方法の実施例において、例えば図1aないし図1dに関して上述した ような従来の仕方で基板内にトレンチが腐蝕される。例として、シリコン基板、 絶縁物質として2酸化シリコン、充填物質としてポリシリコンを使用する実施例 により、この発明を説明する。例えば炭化珪素または他の3族または5族の物質 を使用することが考えられるし、または基板に適した他の物質、および絶縁物質 は、酸化物、珪化物など、およびそれらの組み合わせのようなあらゆる適当な化 合物であり得る。更にトレンチ充填物質はポリシリコンに限定されず、例えばア モルファスシリコン、微結晶シリコン、または結晶シリコンの化合物であり得る 。シリコン以外の物質を使用することに基づいた基板内にトレンチ構造を形成す る場合は、適当な属性を有する他の充填物質を使用することが当然可能である。 図2eにおいて、トレンチを充填するのに使用したのと同一のタイプの物質( この例ではポリシリコン)の余分の合わせ目20が、いずれかの適当な方法でト レンチのエッジに沿って敷かれているのが見られる。そうした方法の一例は、例 えば0.3−0.8Tmの厚さtのシリコンを最初にウエハ全体の上に沈積す ることである。フィルム21はまた、トレンチ1内のポリシリコン6上および下 向きの垂直ステップ8の側面へ直接に沈積されて、これによりフィルム21の沈 積後に、複数の垂直ステップ8は互いに2tだけ接近する。このフィルム21の 厚さtは、トレンチの下向きの垂直ステップの高さhによって決まる。このフィ ルム21は、図2eに破線により示されている。それからフィルム21は、主と して垂直方向に腐蝕する等方性腐蝕により、距離tを腐蝕し返される。これは、 平坦な表面上の酸化物層4および/または同9と、トレンチの中央のポリシリコ ンを露出するが、フィルム21の垂直な厚さが最大であるトレンチのエッジに沿 ったポリシリコン20の余分の合わせ目を残す。 この発明の好ましい実施例において、フィルム21の厚さtと等方性腐蝕の持 続時間を計算して、シーム20内のポリシリコンの酸化後に、でき上る酸化物層 がシリコン表面3を覆う絶縁酸化物層の厚さと実質的に等しい厚さを有するよう にエキストラのシーム20に厚さdを与える。ポリシリコン6と同20のトポグ ラフィは、今やポリシリコンの薄い覆いだけの領域が無くなっている。それから 、図2fに示すように、露出されたポリシリコン6と同20からトレンチ1上に 絶縁酸化物カバー22を形成するために、在来の仕方でウエハを酸化する。領域 12内に利用できるポリシリコン物質がこれ以上無いので、領域12内でシリコ ン基板が酸化されず、従って高い機械的応力の領域は発生しない。酸化以前のポ リシリコン層の厚さが均一であればあるほど、一層均一な酸化物層になる。ポリ シリコン20の余分の合わせ目の形状と寸法を変化させることにより、実質的に 平坦で、周囲の基板の露出表面と同一平面上の酸化物層を生成することができる 。更に、沈積温度を適当に選択することにより、沈積されるシリコンの粒のサイ ズを調節できる、すなわち、580℃での沈積はアモルファスシリコンを生成す るが、一方、600℃での沈積は微結晶シリコンを生成し、また620℃での沈 積は多結晶シリコンを生成する。アモルファスシリコンは微結晶シリコンよりも 迅速に酸化し、微結晶シリコンは多結晶シリコンよりも迅速に酸化する。従って 、トレンチ物質と余分物質の相対的な酸化比率を調節して、余分物質の沈積温度 を調節することにより、希望するトレンチ横断面プロファイルを形成することが できる。 図2gに示すように、高い機械的応力の領域が存在しないために、熱による酸 化物の湿式エッチングバックの間に全然溝が形成されない。 図2hと図2iに示すように、導電物質16の後続の充填は全て、一層均一な 深さを有し、また導電物質16の除去は、望ましくない導電物質のかすを残さず に、遂行し得る。 このによる方法の第2実施例において、図2aないし図2dを参照して上述し た方法を使用して、トレンチが形成される。それからトレンチ内のポリシリコン 6が酸化されて、余分の合わせ目の物質がトレンチのエッジに沿って敷かれる以 前にシリコンの層を形成する。酸化シリコンのこの層は、更なる加工に関してス トップ層として作用して、トレンチ内で下に横たわるポリシリコンが後続の加工 段階で腐蝕または酸化されることを防止する。ポリシリコンは、好ましくは、8 00℃ないし900℃の範囲の比較的低温で酸化される。 この発明の第3の実施例において、ポリシリコンの代わりに、酸化物の更なる 層がトレンチの壁を含むウエハ全体の上に沈積されるが、これは、ポリシリコン でトレンチを充填するステップと、これに続くポリシリコンのエッチングバック が遂行された後に行われる。この更なる層の深さは、トレンチの垂直な高さと後 述するシームに必要とされる高さによって決まる。それからこの酸化物層は、主 として垂直方向に腐蝕する等方性腐蝕により以前の酸化物層へ腐蝕し返され、こ うして前述のように、トレンチのエッジに沿って余分の合わせ目の物質を残す。 余分の合わせ目の厚さ(およびこうして沈積された酸化物層の厚さ)は、トレン チのエッジに沿った残存酸化物層の厚さ(高さ)が、もともとの絶縁酸化物層の 厚さに等しくなるように選択され、また、ポリシリコンの薄い覆いを有するトレ ンチエッジのいずれかの領域を覆うのに充分なだけの量を、複数のトレンチ壁が 互いの方へ移動するように選択される。余分の合わせ目の各々の厚さが最大トレ ンチ幅の半分より大きい場合は、トレンチはこれらの合わせ目により完全に充填 される。等方性エッチングバックの後に、周囲の露出表面と実質的に同一平面上 のトレンチ表面が生成される。酸化物のこれらの余分の合わせ目は、ウエハの後 続の加工の間じゅうに酸化されず、従って、トレンチのエッジ付近に起こる高い 機械的応力を防止する。 この発明の第4の実施例において、窒化物の更なる層が、この発明の第3実施 例において指摘した更なる酸化物層と置き換えられる。第3実施例について説明 したのと類似の仕方で、ウエハ上にこの窒化物層が沈積されて、続いて腐蝕し返 される。 この発明の全ての実施例において、絶縁層はあらゆる適当な物質から作ること ができ、それには酸化物、窒化物、または基板物質に類似のものが含まれる。 この発明による方法は、基板上に能動構成要素が生成された後に、また耐腐蝕 物質と耐酸化物質で覆うことにより、それらが腐蝕と酸化から保護された後に、 好ましくは遂行される。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),OA(BF,BJ,CF ,CG,CI,CM,GA,GN,ML,MR,NE, SN,TD,TG),AP(GH,GM,KE,LS,M W,SD,SZ,UG,ZW),EA(AM,AZ,BY ,KG,KZ,MD,RU,TJ,TM),AL,AM ,AT,AU,AZ,BA,BB,BG,BR,BY, CA,CH,CN,CU,CZ,DE,DK,EE,E S,FI,GB,GE,GH,GM,GW,HU,ID ,IL,IS,JP,KE,KG,KP,KR,KZ, LC,LK,LR,LS,LT,LU,LV,MD,M G,MK,MN,MW,MX,NO,NZ,PL,PT ,RO,RU,SD,SE,SG,SI,SK,SL, TJ,TM,TR,TT,UA,UG,UZ,VN,Y U,ZW (72)発明者 スヨデイン,エルンスト,ハカン スウェーデン国,クニブスタ,スタファン スベーゲン 30 (72)発明者 ザックリッソン,オロフ,ミカエル スウェーデン国,リムボ,ロブビク 8593

Claims (1)

  1. 【特許請求の範囲】 1. 平坦な表面(3)を有する半導体物質(2)の基板(2)内にトレンチ を製造する方法であって、 マスク(4)により基板(2)の平坦な表面(3)内のトレンチ(1)の希望 する位置をマスクするステップと、 前記平坦な表面(3)内に希望する深さのトレンチ(1)を腐蝕するステップ と、 前記基板(2)の露出した表面の一部または全部を加工して第1絶縁層(9) を形成するステップと、 前記第1絶縁層(9)上に絶縁物質の第2層(6)を沈積し、前記絶縁物質の 第2層(6)は前記トレンチ(1)の幅に等しいかまたはこれよりも大きい厚さ を有するステップと、 前記平坦な平面(3)上に前記第1絶縁層(9)が露出されるが、前記トレン チ(1)は尚前記絶縁物質(6)の前記第2層を含んでいるときまで、前記絶縁 物質の第2層(6)を腐蝕し返すステップを含んでなり、 それによりトレンチ(1)の上に高さhの実質的に垂直な下向きのステップ( 8)が形成され、 前記ウエハ(2)上の前記露出された表面とトレンチ(1)内の前記第2層( 6)の上に、前記絶縁物質(6)と同一のタイプの物質の絶縁フィルム(21) を沈積するステップと、 トレンチ(1)のエッジの領域内の前記トレンチ(1)内の前記絶縁物質の第 2層(6)に残存する前記絶縁フィルム(21)の深さdが、前記ステップ(8 )に実質的に等しいか、またはこれより小さくなるように、前記絶縁フィルム( 21)を等方的に腐蝕し返すステップを特徴とする、前記方法。 2. 前記ウエハ(2)の前記露出された表面およびトレンチ(1)内の前記 第2層(6)の上に、前記絶縁物質(6)と同一のタイプの絶縁物質(21)を 沈積する以前に、トレンチ(1)内の前記第2層を酸化するステップを含んでな ることを特徴とする請求項1記載の方法。 3. 前記半導体物質(2)は、周期表の3族または5族からのものである請 求項1または請求項2記載の方法。 4. 前記半導体物質(2)はシリコンを含んでなることを特徴とする前項ま での請求項のいずれかに記載の方法。 5. 前記絶縁物質(21)および絶縁物質の第2層(6)は、ポリ半導体物 質、アモルファス半導体物質、微結晶半導体物質、または1つまたはそれ以上の 結晶半導体化合物を含んでなることを特徴とする前項までの請求項のいずれかに 記載の方法。 6. 前記第1絶縁層(9)は半導体物質の酸化物であることを特徴とする前 項までの請求項のいずれかに記載の方法。 7. 前記マスク(4)は下にある表面を腐蝕されることおよび酸化されるこ とから保護する半導体物質の酸化物であることを特徴とする前項までの請求項の いずれかに記載の方法。 8. 前記腐蝕し返される絶縁フィルム(21)を酸化する更なるステップを 特徴とする前項までの請求項のいずれかに記載の方法。 9. 酸化される以前の前期絶縁層(21)の厚さは、完全に酸化された後に その結果の酸化物層(22)が前記露出された平坦な表面(3)と実質的に同一 平面内にあるように調節されることを特徴とする請求項8記載の方法。 10. 前記絶縁層(21)は、絶縁物質(6)の前記第2層の構造よりも一 層迅速に酸化される構造で沈積されることを特徴とする前項までの請求項のいず れかに記載の方法。 11. 請求項1ないし請求項10のいずれかに記載の方法により製造される ことを特徴とする半導電基板内のトレンチ。
JP54556198A 1997-03-26 1998-03-23 プレーナトレンチの製造方法 Abandoned JP2001519097A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9701154A SE520115C2 (sv) 1997-03-26 1997-03-26 Diken med plan ovansida
SE9701154-8 1997-03-26
PCT/SE1998/000528 WO1998043293A1 (en) 1997-03-26 1998-03-23 Method for producing planar trenches

Publications (1)

Publication Number Publication Date
JP2001519097A true JP2001519097A (ja) 2001-10-16

Family

ID=20406360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54556198A Abandoned JP2001519097A (ja) 1997-03-26 1998-03-23 プレーナトレンチの製造方法

Country Status (9)

Country Link
EP (1) EP1018156A1 (ja)
JP (1) JP2001519097A (ja)
KR (1) KR100374455B1 (ja)
CN (1) CN1110848C (ja)
AU (1) AU6753998A (ja)
CA (1) CA2285627A1 (ja)
SE (1) SE520115C2 (ja)
TW (1) TW356579B (ja)
WO (1) WO1998043293A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028357A (ja) * 2006-07-24 2008-02-07 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP2010165751A (ja) * 2009-01-13 2010-07-29 Mitsubishi Electric Corp 薄膜太陽電池の製造方法
CN102468176A (zh) * 2010-11-19 2012-05-23 上海华虹Nec电子有限公司 超级结器件制造纵向区的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498383B2 (en) * 2001-05-23 2002-12-24 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation
US6461936B1 (en) * 2002-01-04 2002-10-08 Infineon Technologies Ag Double pullback method of filling an isolation trench
CN103822735A (zh) * 2012-11-16 2014-05-28 无锡华润上华半导体有限公司 一种压力传感器用晶片结构及该晶片结构的加工方法
CN107507773B (zh) * 2016-06-14 2021-09-17 格科微电子(上海)有限公司 优化cmos图像传感器晶体管结构的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2207281B (en) * 1987-07-24 1992-02-05 Plessey Co Plc A method of providing refilled trenches
US5175122A (en) * 1991-06-28 1992-12-29 Digital Equipment Corporation Planarization process for trench isolation in integrated circuit manufacture
US5561073A (en) * 1992-03-13 1996-10-01 Jerome; Rick C. Method of fabricating an isolation trench for analog bipolar devices in harsh environments
US5627092A (en) * 1994-09-26 1997-05-06 Siemens Aktiengesellschaft Deep trench dram process on SOI for low leakage DRAM cell
US5683945A (en) * 1996-05-16 1997-11-04 Siemens Aktiengesellschaft Uniform trench fill recess by means of isotropic etching

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028357A (ja) * 2006-07-24 2008-02-07 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP2010165751A (ja) * 2009-01-13 2010-07-29 Mitsubishi Electric Corp 薄膜太陽電池の製造方法
JP4717122B2 (ja) * 2009-01-13 2011-07-06 三菱電機株式会社 薄膜太陽電池の製造方法
CN102468176A (zh) * 2010-11-19 2012-05-23 上海华虹Nec电子有限公司 超级结器件制造纵向区的方法

Also Published As

Publication number Publication date
CN1257609A (zh) 2000-06-21
AU6753998A (en) 1998-10-20
CA2285627A1 (en) 1998-10-01
SE9701154D0 (sv) 1997-03-26
WO1998043293A1 (en) 1998-10-01
KR100374455B1 (ko) 2003-03-04
CN1110848C (zh) 2003-06-04
TW356579B (en) 1999-04-21
SE520115C2 (sv) 2003-05-27
SE9701154L (sv) 1998-09-27
EP1018156A1 (en) 2000-07-12
KR20010005591A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
JP3245004B2 (ja) 半導体製造方法、ゲート・スタック製造方法、及び半導体装置
JP2604631B2 (ja) 半導体装置の製造方法
JPH10509285A (ja) 縮小したフィーチャーサイズのためのダマスクプロセス
JPH0650759B2 (ja) 高度に平面化された集積回路構造を作るための方法
JP2001519097A (ja) プレーナトレンチの製造方法
EP0564136A1 (en) Method for planarization of an integrated circuit
US4696098A (en) Metallization technique for integrated circuit structures
JP2618460B2 (ja) 電気接続体の形成方法
US8461046B2 (en) Process for producing a metallization level and a via level and corresponding integrated circuit
US6063693A (en) Planar trenches
JP3761462B2 (ja) 反応性イオンエッチング時に生じるノッチング低減方法
KR100364260B1 (ko) 반도체 집적 회로의 제조 방법
JPH0682660B2 (ja) 導電性スタツドを形成する方法
JPH02143527A (ja) 配線形成方法
JP4770079B2 (ja) 半導体装置の製造方法
JPH0969495A (ja) 半導体装置の製造方法
EP0302647A1 (en) Aluminum plug using insulating sidewall space
TW200834659A (en) Method of fabricating semiconductor device
JPH0653334A (ja) 半導体装置の製造方法
CN115799161B (zh) 半导体结构及其制备方法
JP2000260873A (ja) 半導体装置のコンタクト又は配線の形成方法
KR100328557B1 (ko) 반도체 소자의 금속배선 형성방법
JP2985204B2 (ja) 半導体装置の製造方法
TW415024B (en) Fabrication of dual damascene
TW201104794A (en) Method for forming a semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050131

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070215