KR20010005591A - 평면 트렌치의 제조 방법 - Google Patents

평면 트렌치의 제조 방법 Download PDF

Info

Publication number
KR20010005591A
KR20010005591A KR1019997008655A KR19997008655A KR20010005591A KR 20010005591 A KR20010005591 A KR 20010005591A KR 1019997008655 A KR1019997008655 A KR 1019997008655A KR 19997008655 A KR19997008655 A KR 19997008655A KR 20010005591 A KR20010005591 A KR 20010005591A
Authority
KR
South Korea
Prior art keywords
trench
layer
insulating
polysilicon
insulating film
Prior art date
Application number
KR1019997008655A
Other languages
English (en)
Other versions
KR100374455B1 (ko
Inventor
쇠더배그앤더스칼시버트
외그렌닐스오라
스죄딘언스트해칸
잭크리슨오로프미카엘
Original Assignee
클라스 노린, 쿨트 헬스트룀
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라스 노린, 쿨트 헬스트룀, 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 클라스 노린, 쿨트 헬스트룀
Publication of KR20010005591A publication Critical patent/KR20010005591A/ko
Application granted granted Critical
Publication of KR100374455B1 publication Critical patent/KR100374455B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/763Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

트렌치 구조에 대한 토포그래피를 개선하는 방법이 개시되어 있으며, 여기에서 예컨대, 트렌치 에지의 영역에 폴리실리콘(20) 또는 질화물 또는 산화물의 여분의 폴리 반도체 물질의 제공 및 필요한 경우, 여분의 물질의 후속 산화가 높은 기계적 응력의 영역의 발생을 방지한다.

Description

평면 트렌치 제조 방법{METHOD FOR PRODUCING PLANAR TRENCHES}
집적 회로내의 소자들을 서로 절연시키기 위해, 재충전 트렌치 구조가 개발되어 왔다. 그러한 트렌치를 형성하는 다수의 다른 방법이 존재한다. 충전 트렌치를 생성하는 가장 일반적인 방법은 문헌 (Wolf, S., 「Silicon Processing for the VLSI Era Volume Ⅱ」, pages 45-56, ISBN-0-961672-4-5, 1990, Lattice Press USA)에 나타나 있다. 주요 단계는 트렌치가 웨이퍼상에서 절연되는 각 소자를 둘러싸는 실리콘 기판에 에칭되는 것이다. 트렌치는 모든 트렌치 구조를 충전시키기에 충분한 두께로 전체 웨이퍼에 대해 폴리실리콘을 증착시킴으로써 충전된다. 따라서, 폴리실리콘은 또한 트렌치 사이의 실리콘 기판의 평평한 표면상의 산화물층에 증착된다. 이 폴리실리콘은 평평한 표면상의 산화물층을 노출시키기 위해 에칭된다. 트렌치상의 폴리실리콘의 일부는 또한 이 에칭에 의해 제거된다. 이것은 절연성 폴리실리콘의 트렌치에 의해 둘러싸이는 실리콘의 아일랜드의 형태로 소자를 남긴다. 소자들의 연속적인 층을 생성하기 위해, 집적 회로의 각각의 연속적인 층이 평평한 표면상에 생성되는 것이 바람직하다. 그러나, 실제로는, 트렌치상의 폴리실리콘의 일부의 제거는 하향의 수직 스텝(step)을 남긴다. 트렌치의 산화물층은 일반적으로 트렌치의 내부를 향해 하향으로 기울어지는 경사진 상부를 가진다. 이로 인해, 트렌치내에 충전되는 실질적으로 평평한 폴리실리콘내의 폴리실리콘의 두께는 트렌치 벽에 접근할수록 감소한다. 폴리실리콘은 트렌치상에 절연 산화물 커버를 형성하도록 산화된다. 이러한 산화 중에, 폴리실리콘의 얇은 커버링만을 가지는 트렌치 에지 근처의 영역의 실리콘 기판이 또한 산화될 수 있다. 이것은 이들 영역내에 높은 기계적 응력을 생성한다. 후속 처리는 열적으로 생성된 산화물을 제거하기 위해 습식 에칭을 종종 사용한다. 산화물에 대한 습식 에칭의 에칭 속도는 산화물의 기계적 응력에 크게 좌우된다. 이것은 높은 기계적 응력의 영역내의 산화물이 트렌치의 에지를 따른 홈으로 유도되는 표면의 나머지보다 깊이 에칭되는 것을 의미한다. 추가의 처리 중에, 이 홈들이 불필요한 도전성 물질을 제거하는 후속 처리가 비효율적이고 나머지 도전성 물질의 스트링이 홈에 남아 있을 정도의 깊이로 도전성 물질이 충전된다. 이 스트링들은 스트링들이 트렌치상에 있는 도체들과 접촉할 만큼 높은 경우, 단락과 같은 문제를 야기할 수 있다.
본 발명은 실질적으로 평면을 가지는 반도체 제품의 트렌치에 관한 것이다.
도 1a 내지 도 1h는 종래 기술의 방법에 따른 트렌치의 형성시의 단계의 횡단면도.
도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 트렌치의 형성시의 단계의 횡단면도.
본 발명의 목적은 이전의 트렌치 표면보다 더 평평한 트렌치 표면을 생성하는 것이다. 본 발명의 다른 목적은 트렌치 에지를 따라서 홈에 남아 있는 나머지 도전성 물질의 스트링의 문제점을 해소하는 방법을 제공하는 것이다.
본 발명에 따르면, 이러한 목적은 트렌치 에지를 따른 홈의 발생을 방지하기 위해 트렌치의 에지를 따라서 여분의 양의 트렌치 물질을 제공함으로써 달성된다. 실리콘 기초 처리의 경우에, 이것은 수평으로보다는 수직으로 상당히 고속으로 에칭되는 층에 영향을 주는 이방성 에칭, 즉, 에칭 공정에 의해 다시 에칭되는 폴리실리콘, 산화물, 질화물 등의 층을 트렌치 충전 물질에 증착함으로써 달성된다. 이것은 트렌치 에지를 따라서 여분의 물질을 남긴다. 이러한 공정은 산화물층이 트렌치내의 폴리실리콘에서 성장되기 전 또는 후에 발생할 수 있다. 산화물 또는 질화물과 같은 비산화성 물질의 경우에, 에칭 후의 여분의 물질의 두께는 하향의 수직 스텝의 높이와 대략 동일하게 되어야 한다. 폴리실리콘의 경우에, 증착된 폴리실리콘의 두께는 모든 여분의 폴리실리콘이 산화되어 후속 산화 중에 결과적인 산화물층이 스텝 높이와 대략 동일한 높이를 가지도록 선택되는 것이 바람직하다. 트렌치 에지를 따른 산화물, 질화물 또는 폴리실리콘 스트링의 형태의 여분의 물질은 산화될 하부 실리콘을 산화로부터 보호하고, 높은 기계적 응력의 영역을 생성한다. 높은 기계적 응력의 영역이 없는 경우에, 후속 습식 에칭은 더욱 균일하게 진행되고, 트렌치 에지에서 불필요한 홈의 생성이 방지된다. 트렌치를 충전하는데 사용되는 물질을 여분의 물질과 동일한 형태의 물질을 사용함으로써, 더 낮은 기계적 응력이 산화 후에 트렌치에서 생성된다.
트렌치 에지 근처의 폴리실리콘 물질의 여분의 두께의 산화는 트렌치 벽 근처의 더 두꺼운 산화물층을 또한 제공한다. 여분의 폴리실리콘 스트링에 대해 정확한 크기를 선택함으로써, 주변의 산화물층과 실질적으로 동일한 두께인 트렌치 에지에서의 산화물층을 생성할 수 있고, 이 방법으로 더 평평한 표면을 달성할 수 있다. 증착 온도의 적절한 선택에 의해, 증착된 실리콘의 그레인(grain) 크기를 조정할 수 있고, 즉, 580℃에서의 증착은 비결정 실리콘을 생성하지만 600℃에서의 증착은 미정질 실리콘을 생성하고 620℃에서의 증착은 다결정 실리콘을 제공한다. 비결정 실리콘은 다결정 시리콘보다 빨리 산화하는 미정질 실리콘보다 더 빨리 산화한다. 따라서, 여분의 물질의 증착 온도를 조정함으로써 원하는 트렌치 횡단면을 형성하도록 여분의 물질 및 트렌치 물질의 상대 산화 속도를 조정하는 것이 가능하다.
본 발명에 따라서 형성된 트렌치 구조는 다수의 장점을 가진다. 명백한 장점은 트렌치상의 표면이 트렌치에 트랩되어 이후에 문제를 야기하는 불필요한 물질의 위험을 감소시키는 수직 스텝을 더 이상 가지지 않는다는 것이다. 다른 장점은 산화물 또는 질화물이 증착된 후에, 또는 폴리실리콘이 본 발명에 따르는 방법에서 증착 및 에칭된 후에 더욱 균일하게 평평한 표면이 달성된다는 것이다. 또 다른 장점은 트렌치내의 기계적 응력이 감소되는 것이다.
본 발명은 첨부된 도면을 참조하여 본 발명에 따라서 형성된 트렌치 구조의 실시예에 의해 이하 더욱 상세히 설명된다.
도 1a는 트렌치를 생성하는 공지된 방법의 제1 단계를 도시한다. 트렌치(1)는 평평한 표면(3)을 가지는 웨이퍼의 실리콘 기판(2)으로 에칭된다. 평평한 표면의 상부에 예컨대, 실리콘 디옥사이드 또는 실리콘 질화물 또는 이들의 조합의 절연층(4)은 트렌치(1)의 에칭 중에 마스크로서 작용한다.
도 1b에는, 예컨대, 실리콘 디옥사이드 또는 실리콘 질화물 또는 이들의 조합의 제2 절연층(9)이 트렌치(1)내에 및 제1 절연 산화물층(4)상에 성장 또는 증착되어 있다. 또한, 제1 절연층(4)이 평평한 표면(3)으로부터 제거된 후에 절연층(9)을 증착시키는 것도 가능하다.
도 1c에는, 폴리실리콘층(6)이 실리콘 기판(2)의 전체상에 및 트렌치(1)를 과충전하기에 충분한 두께로 트렌치(1)내에 증착되어 있다. 트렌치(1)상에는 딥(dip) 또는 수직 하향 스텝(8')이 존재한다.
도 1d에는, 폴리실리콘층(6)이 실리콘 기판(2)의 실질적으로 평평한 표면상의 제2 절연층(9)을 노출시키기 위해 에칭되어 있다. 이러한 제2 절연층(6)은 절연 산화물의 벽(9) 및 폴리실리콘(6)의 코어를 가지는 트렌치(1)에 의해 분리되는 실리콘 기판(2)의 아일랜드를 남긴다. 폴리실리콘(6)이 제2 절연층(9)을 노출시키도록 웨이퍼 표면으로부터 에칭될 때, 하향 수직 스텝(8)은 트렌치(1)상에 남아 있다. 이것은 폴리실리콘층(6)의 오버에칭(over-etching)에 의해 초래된다. 이러한 오버에칭은 평평한 표면(3)의 상부의 모든 폴리실리콘이 확실히 제거되게 하는데 필요하다.
트렌치(1)에 남아 있는 폴리실리콘(6)의 표면은 도 1e에 도시되어 있는 바와 같이 트렌치상에 절연 산화물 커버(10)를 형성하기 위해 산화된다. 트렌치(1)의 산화물 벽이 트렌치의 내부를 향해 하향으로 기울어진 경사 상부를 가지는 영역(12)에서 실리콘 기판(2)은 얇은 폴리실리콘(6)의 커버링(covering)만을 가진다. 산화 공정 중에, 실리콘 기판(2)은 특히 산화 단계 이전에 커버 산화물이 얇은 영역에서 또한 산화될 수 있다. 이것은 영역(12) 및 이들 영역 근처의 산화물(9, 10)에 높은 기계적 응력을 생성한다.
후속 처리는 평평한 표면(3)상의 절연층(9)이 얇아지거나 완전히 제거되도록 열적으로 생성된 산화물을 제거하기 위해 습식 에칭을 종종 사용한다. 절연층(4)이 여전히 존재하는 경우에, 그 층이 적어도 부분적으로 얇아진 것으로도 생각할 수 있다. 산화물에 대한 습식 에칭의 에칭 속도는 산화물의 기계적 응력에 크게 의존한다. 이것은 높은 기계적 응력의 영역(12)의 산화물이 표면의 나머지보다 더 깊게 에칭된 것을 의미한다. 도 1f에 도시되어 있는 바와 같이, 이것은 트렌치(1)의 에지를 따라서 불규칙적인 홈(14)을 유도할 수 있다.
도전성 물질(16)의 증착을 포함하는 후속 처리 중에, 이들 홈(14)은 도 1g에 도시되어 있는 바와 같이, 도전성 물질(16)로 충전된다.
불필요한 도전성 물질(16)을 제거하기 위해 후속 처리의 지속 기간은 홈(14)의 하부에서 모든 도전성 물질(16)을 제거하기에 충분하게 될 수 있고, 나머지 도전성 물질(16)의 스트링(18)이 도 1h에 도시되어 있는 바와 같이 홈에 남아 있을 수 있다. 이들 스트링(18)은 후속 처리 중에 트렌치상에 있는 도체와 접촉할 만큼 높은 경우에 특히 단락과 같은 문제를 야기할 수 있다.
도 2a 내지 도 2d에 도시되어 있는 바와 같이, 평평한 트렌치를 형성하기 위한 본 발명에 따르는 방법의 실시예에서, 트렌치는 예컨대, 도 1a 내지 도 1d에 대하여 전술한 바와 같이, 종래의 방법으로 기판에 에칭된다. 예로서, 본 발명은 실리콘 기판, 절연 물질로서 실리콘 산화물 및 충전 물질로서 폴리실리콘을 사용하는 실시예에 의해 설명된다. 예컨대, 실리콘 카바이드 또는 다른 그룹 3 또는 그룹 5 물질, 또는 기판용의 다른 적절한 물질의 다른 반도체를 사용하는 것도 생각할 수 있고, 절연 물질은 산화물, 질화물 등 및 이들의 조합과 같은 임의의 적절한 화합물일 수 있다. 더욱이, 트렌치 충전 물질은 폴리실리콘으로 제한되지 않고, 예컨대, 비결정 실리콘, 미정질 실리콘 또는 결정 실리콘 화합물일 수 있다. 트렌치 구조가 사용되는 실리콘과 다른 물질에 기초하여 기판에 형성되는 경우에, 적절한 성징을 가지는 다른 충전 물질을 사용하는 것이 가능하다.
도 2e에는, 트렌치를 충전시키는데 사용된 동일한 형태의 물질, 이 경우에는 폴리실리콘의 여분의 심(seam)(20)이 임의의 적절한 방법에 의해 트렌치의 에지를 따라 위치되는 것을 알 수 있다. 그러한 방법의 일 예는 예컨대, 전체 웨이퍼에 0.3∼0.8 Tm의 두께 t의 폴리실리콘 필름(21)을 먼저 증착하는 것이다. 이 필름(21)은 트렌치(1)내의 및 하향 수직 스텝(8)의 측면상의 폴리실리콘(6)상에 직접 증착되므로, 수직 스텝(8)은 필름(21)이 증착된 후에 서로에 더 가까운 2t로 된다. 이 필름(21)의 두께 t는 트렌치의 하향 수직 스텝의 높이 h에 의존한다. 이 필름(21)은 도 2e에 파선으로 도시되어 있다. 필름(21)은 주로 수직 방향으로 에칭하는 이방성 에칭을 이용하여 거리 t만큼 에칭된다.
이것은 평평한 표면상의 산화물층(4 및/또는 9) 및 트렌치의 중앙에 있는 폴리실리콘을 노출시키지만, 필름(21)의 수직 두께가 가장 큰 트렌치 에지를 따라서 여분의 폴리실리콘의 심(20)을 남긴다.
본 발명의 바람직한 실시예에서, 필름(21)의 두께 t 및 이방성 에칭의 지속 기간은 여분의 심(20)에 두께 d를 제공하기 위해 계산되므로, 심(20)내의 폴리실리콘의 산화 후에, 결과적인 산화층은 실리콘 표면(3)을 덮는 절연 산화물의 두께와 실질적으로 동일한 두께를 가진다. 폴리실리콘(6, 20)의 토포그래피는 폴리실리콘의 얇은 커버링만을 가지는 영역이 없을 정도로 된다. 상기 웨이퍼는 도 2f에 도시되어 있는 바와 같이, 노출된 폴리실리콘(6, 20)으로부터 트렌치(1)상에 절연 산화물 커버(22)를 형성하기 위해 종래의 방법으로 산화된다. 영역(12)의 산화에 사용 가능한 폴리실리콘 물질이 더 많이 있기 때문에, 영역(12)의 실리콘 기판이 산화되지 않으며, 높은 기계적 응력의 영역이 발생하지 않는다. 산화되기 전의 폴리실리콘층의 더 균일한 두께는 더 균일한 산화물층을 유도한다. 폴리실리콘(20)의 여분의 심의 형상 및 크기를 변화시킴으로써, 실질적으로 평평하고 주변 기판의 노출 표면과 동일 평면상에 있는 산화물층을 생성하는 것이 가능하다. 더욱이, 증착 온도의 적절한 선택에 의해, 증착되는 실리콘의 그레인 크기를 조정하는 것이 가능하고, 즉, 580℃에서의 증착은 비결정 실리콘을 생성하지만, 600℃에서의 증착은 미정질 실리콘을 생성하며 620℃에서의 증착은 다결정 실리콘을 제공한다. 비결정 실리콘은 다결정 실리콘보다 빨리 산화하는 미정질 실리콘보다 빨리 산화한다. 따라서, 여분의 물질의 증착 온도를 조정함으로써 원하는 트렌치 횡단면을 형성하도록 여분의 물질 및 트렌치 물질의 상대 산화 속도를 조정하는 것이 가능하다.
도 2g에 도시되어 있는 바와 같이, 높은 기계적 응력의 영역이 없기 때문에, 열 산화물의 습식 에칭 중에 홈은 형성되지 않는다.
도 2h 및 2i에 도시되어 있는 바와 같이, 도전성 물질(16)의 임의의 후속 충전은 더 균일한 깊이를 가지고, 도전성 물질(16)의 제거는 불필요한 도전성 물질의 스트링을 남김 없이 실행될 수 있다.
본 발명에 따르는 방법의 제2 실시예에서, 트렌치는 도 2a 내지 도 2d를 참조하여 전술한 공정을 사용하여 형성된다. 트렌치내의 폴리실리콘(6)은 물질의 여분의 심(20)이 트렌치의 에지를 따라서 위치되기 전에 실리콘 산화물의 층을 형성하도록 산화된다. 이러한 실리콘 산화물의 층은 추가의 처리에 대하여 정지층으로서 작용하고, 후속 처리 단계에서 트렌치내의 하부 폴리실리콘(6)이 에칭 또는 산화되는 것을 방지한다. 폴리실리콘은 바람직하게는 800℃ 내지 900℃의 범위의 비교적 낮은 온도에서 산화된다.
본 발명의 제3 실시예에서는, 폴리실리콘 대신에, 트렌치 벽을 포함하는 추가의 산화물층이 폴리실리콘으로 트렌치를 충전하는 단계 및 폴리실리콘의 후속 에칭 단계가 실행된 후에 전체 웨이퍼상에 증착된다. 이 추가의 층의 깊이는 후술되는 바와 같이 심의 필요한 높이 및 트렌치의 수직 스텝의 높이에 의존한다. 이러한 산화물층은 주로 수직 방향으로 에칭하는 이방성 에칭을 이용하여 이전의 산화물층에 대해 에칭되며, 따라서 상기 실시예에서와 같이 트렌치 에지를 따라서 물질의 여분의 심을 남긴다. 여분의 심의 두께(및 증착된 산화물층의 두께)는 트렌치 에지를 따르는 나머지 산화물층이 원래의 절연 산화물층의 두께와 실질적으로 동일한 두께(높이)를 가지고, 트렌치 벽이 폴리실리콘의 얇은 커버링을 가지는 트렌치 에지의 임의의 영역을 덮기에 충분한 크기로 서로를 향해 배치되도록 선택된다. 각각의 여분의 심은 최대 트렌치 폭의 1/2보다 큰 경우, 트렌치는 이들 심에 의해 완전히 충전된다. 이방성 에칭을 행한 후에, 주변의 노출된 평평한 표면과 공통 평면인 트렌치 표면이 생성된다. 이들 산화물의 여분의 심은 웨이퍼의 후속 처리 중에 산화되지 않으며, 따라서 트렌치 에지 근처에 발생하는 높은 기계적 응력을 방지한다.
본 발명의 제4 실시예에서는, 추가의 질화물의 층이 본 발명의 제3 실시예에서 논급된 추가의 산화물의 층을 대체한다. 제3 실시예에서 설명한 바와 유사한 방법으로, 이 질화물층이 웨이퍼상에 증착되어 에칭된다.
본 발명의 모든 실시예에서, 절연층은 기판 물질의 산화물, 질화물 등과 같은 물질을 포함하는 임의의 적절한 절연 물질로부터 제조될 수 있다.
본 발명에 따른 방법은 바람직하게는 활성 소자가 기판상에 생성된 후 및 활성 소자가 내에칭 및 내산화 물질의 커버링에 의해 에칭 및 산화로부터 보호된 후에 실행된다.

Claims (11)

  1. 마스크(4)에 의해 기판(2)의 평평한 표면(3)내의 트렌치(1)의 원하는 위치를 마스킹하는 단계와,
    상기 평평한 표면(3)에서 원하는 깊이의 트렌치(1)를 에칭하는 단계와,
    제1 절연층(9)을 형성하도록 상기 기판(2)의 노출 표면의 일부 또는 전부를 처리하는 단계와,
    상기 제1 절연층(9)상에 트렌치(1)의 폭 이상의 두께를 가지는 제2 절연 물질층(6)을 증착하는 단계와,
    상기 평평한 표면(3)상의 제1 절연층(9)이 노출되지만, 상기 트렌치(1)가 상기 제2 절연 물질층(6)을 여전히 포함할 때까지 상기 제2 절연 물질층(6)을 에칭하는 단계를 포함하고,
    그것에 의해 높이 h의 실질적으로 수직 하향 스텝(8)이 트렌치(1)상에 형성되는 평평한 표면(3)을 가지는 반도체 물질(2)의 기판(2)에 트렌치를 생성하는 방법에 있어서:
    트렌치(1)내의 상기 제2층(6) 및 상기 웨이퍼(2)의 노출 표면상의 상기 절연 물질(6)과 동일한 형태의 물질의 절연 필름(21)을 증착시키는 단계와;
    상기 트렌치(1)의 에지의 영역의 상기 트렌치(1)내의 상기 제2 절연 물질층(6)상에 남아 있는 절연 필름(21)의 깊이 d가 상기 스텝(8)의 높이 h 이하이게 하기 위해 상기 절연 필름(21)을 이방성 에칭하는 단계를 포함하는 것을 특징으로 하는 트렌치 생성 방법.
  2. 제1항에 있어서, 트렌치(1)내의 상기 제2층(6) 및 상기 웨이퍼(2)의 노출 표면상의 상기 절연 물질(6)과 동일한 형태의 물질의 절연 필름(21)을 증착하기 전에 트렌치(1)내의 상기 제2층을 산화시키는 단계를 포함하는 트렌치 생성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 반도체 물질(2)은 주기율표의 그룹 3 또는 5로 이루어지는 것을 특징으로 하는 트렌치 생성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 반도체 물질(2)은 실리콘을 포함하는 것을 특징으로 하는 트렌치 생성 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 절연 필름(21) 및 제2 절연 물질층(6)은 폴리반도체 물질, 비결정 반도체 물질, 미정질 반도체 물질 또는 하나 이상의 결정 반도체 물질 화합물을 포함하는 것을 특징으로 하는 트렌치 생성 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 절연층(9)은 반도체 물질의 산화물인 것을 특징으로 하는 트렌치 생성 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 마스크(4)는 하부 표면을 에칭 및 산화로부터 보호하는 반도체 물질의 산화물인 것을 특징으로 하는 트렌치 생성 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 에칭된 절연 필름(21)을 산화시키는 단계를 더 포함하는 것을 특징으로 하는 트렌치 생성 방법.
  9. 제8항에 있어서, 산화되기 전의 상기 절연 필름(21)의 두께는 완전히 산화된 후에 결과적인 산화물층(22)이 노출된 평평한 표면(3)과 실질적으로 동일 표면에 있도록 적응되는 것을 특징으로 하는 트렌치 생성 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 절연 필름(21)은 상기 제2 절연 물질층(6)의 구조보다 더 빨리 산화되는 구조로 증착되는 것을 특징으로 하는 트렌치 생성 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 따르는 방법에 의해 생성된 것을 특징으로 하는 반도체 기판의 트렌치.
KR10-1999-7008655A 1997-03-26 1998-03-23 평면 트렌치의 제조 방법 KR100374455B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9701154-8 1997-03-26
SE9701154A SE520115C2 (sv) 1997-03-26 1997-03-26 Diken med plan ovansida
PCT/SE1998/000528 WO1998043293A1 (en) 1997-03-26 1998-03-23 Method for producing planar trenches

Publications (2)

Publication Number Publication Date
KR20010005591A true KR20010005591A (ko) 2001-01-15
KR100374455B1 KR100374455B1 (ko) 2003-03-04

Family

ID=20406360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7008655A KR100374455B1 (ko) 1997-03-26 1998-03-23 평면 트렌치의 제조 방법

Country Status (9)

Country Link
EP (1) EP1018156A1 (ko)
JP (1) JP2001519097A (ko)
KR (1) KR100374455B1 (ko)
CN (1) CN1110848C (ko)
AU (1) AU6753998A (ko)
CA (1) CA2285627A1 (ko)
SE (1) SE520115C2 (ko)
TW (1) TW356579B (ko)
WO (1) WO1998043293A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498383B2 (en) * 2001-05-23 2002-12-24 International Business Machines Corporation Oxynitride shallow trench isolation and method of formation
US6461936B1 (en) * 2002-01-04 2002-10-08 Infineon Technologies Ag Double pullback method of filling an isolation trench
JP2008028357A (ja) * 2006-07-24 2008-02-07 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP4717122B2 (ja) * 2009-01-13 2011-07-06 三菱電機株式会社 薄膜太陽電池の製造方法
CN102468176B (zh) * 2010-11-19 2013-12-18 上海华虹Nec电子有限公司 超级结器件制造纵向区的方法
CN103822735A (zh) * 2012-11-16 2014-05-28 无锡华润上华半导体有限公司 一种压力传感器用晶片结构及该晶片结构的加工方法
CN107507773B (zh) * 2016-06-14 2021-09-17 格科微电子(上海)有限公司 优化cmos图像传感器晶体管结构的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2207281B (en) * 1987-07-24 1992-02-05 Plessey Co Plc A method of providing refilled trenches
US5175122A (en) * 1991-06-28 1992-12-29 Digital Equipment Corporation Planarization process for trench isolation in integrated circuit manufacture
US5561073A (en) * 1992-03-13 1996-10-01 Jerome; Rick C. Method of fabricating an isolation trench for analog bipolar devices in harsh environments
US5627092A (en) * 1994-09-26 1997-05-06 Siemens Aktiengesellschaft Deep trench dram process on SOI for low leakage DRAM cell
US5683945A (en) * 1996-05-16 1997-11-04 Siemens Aktiengesellschaft Uniform trench fill recess by means of isotropic etching

Also Published As

Publication number Publication date
CN1257609A (zh) 2000-06-21
SE9701154D0 (sv) 1997-03-26
EP1018156A1 (en) 2000-07-12
JP2001519097A (ja) 2001-10-16
SE9701154L (sv) 1998-09-27
KR100374455B1 (ko) 2003-03-04
TW356579B (en) 1999-04-21
AU6753998A (en) 1998-10-20
CA2285627A1 (en) 1998-10-01
WO1998043293A1 (en) 1998-10-01
SE520115C2 (sv) 2003-05-27
CN1110848C (zh) 2003-06-04

Similar Documents

Publication Publication Date Title
JP3382143B2 (ja) シリコン基板に分離領域を形成する方法および分離領域の構造
JP2554831B2 (ja) 基板分離トレンチを形成するための半導体処理方法
USRE45232E1 (en) Method of forming a contact plug for a semiconductor device
JP2812811B2 (ja) 半導体装置のフィールド酸化膜形成方法
EP0316550A2 (en) Trench isolation means and method
US4713356A (en) Manufacturing MOS semiconductor device with planarized conductive layer
JPH0650759B2 (ja) 高度に平面化された集積回路構造を作るための方法
US5374583A (en) Technology for local oxidation of silicon
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JPH07176463A (ja) 半導体装置およびその製造方法
US6069032A (en) Salicide process
US5453395A (en) Isolation technology using liquid phase deposition
US5897359A (en) Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor
US6475865B1 (en) Method of fabricating semiconductor device
US5371036A (en) Locos technology with narrow silicon trench
KR100374455B1 (ko) 평면 트렌치의 제조 방법
US6383884B1 (en) Method of manufacturing semiconductor device
US20020064943A1 (en) Method of forming a trench isolation structure resistant to hot phosphoric acid by extending trench liner to shoulder portions
US6063693A (en) Planar trenches
US6194294B1 (en) Method of forming gate electrode in semiconductor device
US6323126B1 (en) Tungsten formation process
EP1009024B1 (en) Method for producing an SOI wafer
JP2616134B2 (ja) Soiトランジスタ積層半導体装置とその製造方法
EP0926741A2 (en) Gate structure and method of forming same
US6444539B1 (en) Method for producing a shallow trench isolation filled with thermal oxide

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060201

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee