CN117690787A - 沟槽型半导体器件的多晶回刻方法 - Google Patents
沟槽型半导体器件的多晶回刻方法 Download PDFInfo
- Publication number
- CN117690787A CN117690787A CN202410145586.4A CN202410145586A CN117690787A CN 117690787 A CN117690787 A CN 117690787A CN 202410145586 A CN202410145586 A CN 202410145586A CN 117690787 A CN117690787 A CN 117690787A
- Authority
- CN
- China
- Prior art keywords
- etching
- setting
- seconds
- pressure
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 118
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 58
- 239000010703 silicon Substances 0.000 claims abstract description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 55
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910018503 SF6 Inorganic materials 0.000 claims abstract description 19
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229960000909 sulfur hexafluoride Drugs 0.000 claims abstract description 19
- 238000012545 processing Methods 0.000 claims abstract description 17
- 238000004381 surface treatment Methods 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 51
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 230000000087 stabilizing effect Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 8
- 230000006641 stabilisation Effects 0.000 claims description 6
- 238000011105 stabilization Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 abstract description 58
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000007789 gas Substances 0.000 description 31
- 239000002184 metal Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000001000 micrograph Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 231100000252 nontoxic Toxicity 0.000 description 1
- 230000003000 nontoxic effect Effects 0.000 description 1
- 210000002381 plasma Anatomy 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及半导体器件制造技术领域，具体涉及沟槽型半导体器件的多晶回刻方法，包括如下步骤：设置刻蚀设备的腔体压力为第一腔体压力，射频功率和偏置功率设为零，通入四氟化碳气体，在30秒以内各参数稳定进入下一步处理；在第一腔体压力下，设置射频功率和偏置功率，持续通入四氟化碳气体对硅片进行表面处理；设置刻蚀设备的腔体压力为第二腔体压力，第二腔体压力小于第一腔体压力，射频功率和偏置功率设为零，通入六氟化硫气体，在30秒以内各参数稳定进入下一步处理；在第二腔体压力下，设置射频功率，持续通入小流量六氟化硫气体进行刻蚀至所需厚度。本发明工艺方法可控制批量晶圆多晶回刻的均匀性＜±4%，具有较好的均匀性和一致性。
Description
技术领域
本发明涉及半导体器件制造技术领域，具体涉及沟槽型半导体器件的多晶回刻方法。
背景技术
随着硅栅MOS 器件的出现，作为先进器件材料的多晶硅逐渐成为制造过程中使用较多的材料。除了用作 MOS 栅极之外，多晶硅还广泛应用沟槽填充。而这些工艺的实现都离不开硅的干法刻蚀技术。为了满足越来越苛刻的要求，业界趋向于采用较低的射频能量并能产生低压和高密度的等离子体来实现硅的干法刻蚀。硅片上干法刻蚀多晶硅有两种：第一，带光刻胶刻蚀：无胶区域多晶硅（或称多晶）被刻蚀干净，有胶区域保留多晶硅，形成图形；第二，不带光刻胶刻蚀（也称多晶回刻）：表面无胶，整个圆片表面的多晶硅整体被刻蚀，使多晶硅减薄。
例如沟槽型肖特基二极管的制备工艺流程如下：生长氧化层掩蔽层→沟槽光刻→沟槽刻蚀→多晶填充→多晶回刻→接触孔光刻→接触孔刻蚀→势全金属溅射→势垒金属合金→势垒金属去除→接触金属淀积→接触金属光刻→接触金属刻蚀。工艺主要有以下难点：沟槽刻蚀、多晶回刻、接触孔刻蚀、势垒金属的选择等。其中多晶回刻：沟槽刻蚀后，需要填充多晶，而多晶回刻时，对过刻的控制要求比较高，多晶刻蚀过深，会增加后续工艺难度，导致金属的台阶覆盖变差；刻蚀量不够，有多晶残留，会造成后面的接触孔刻蚀不净；另外由于多晶本身厚度较薄，回刻常常出现中心过刻的问题，且多晶回刻工艺的均匀性、一致性也有待提高。
发明内容
为了解决沟槽型器件多晶回刻均匀性、一致性较差的技术问题，而提供沟槽型半导体器件的多晶回刻方法。本发明工艺方法能够控制批量晶圆多晶回刻的均匀性小于±4%，回刻后剩余的多晶硅厚度偏差在±50nm，具有较好的均匀性和一致性。
为了达到以上目的，本发明通过以下技术方案实现：
沟槽型半导体器件的多晶回刻方法，包括如下步骤：
在表面具有多晶硅层的硅片上采用干法刻蚀对所述多晶硅层进行多晶回刻；
所述多晶回刻是在刻蚀设备中批量进行的，具体步骤是：
S1、第一稳定步：设置所述刻蚀设备的腔体压力为第一腔体压力，射频功率和偏置功率设为零，通入四氟化碳气体，在30秒以内各参数稳定进入下一步处理，若30秒内不能稳定在设定值则所述刻蚀设备报警；
S2、表面处理步：在S1的第一腔体压力条件下，设置射频功率（tcp功率）为200W-400W，偏置功率（bias功率）为60W-120W，持续通入四氟化碳气体对所述硅片进行表面处理，得到中间硅片，用于刻蚀多晶硅表面的自然氧化层，本步骤对自然氧化层的刻蚀速率较快而对多晶硅层的刻蚀速率较慢，为S4做准备，由于第四步对氧化层和多晶的刻蚀速率有差异，不做此步将会影响整体刻蚀的均匀性；
S3、第二稳定步：设置所述刻蚀设备的腔体压力为第二腔体压力，其中所述第二腔体压力小于所述第一腔体压力，射频功率和偏置功率设为零，撤去四氟化碳气体并通入六氟化硫气体，在30秒以内各参数稳定进入下一步处理，若30秒内不能稳定在设定值则所述刻蚀设备报警；
S4、刻蚀：在S3的第二腔体压力条件下，设置射频功率（tcp功率）在400W-500W之间，设置偏置功率（bias功率）为零，持续通入六氟化硫气体小于15sccm对所述中间硅片进行刻蚀至所需厚度。
进一步地，所述第一腔体压力设置为小于20毫托，所述第二腔体压力设置为1毫托-5毫托。优选地，所述第一腔体压力设置为10毫托，所述第二腔体压力设置为2毫托。
进一步地，S1与S2中所述四氟化碳气体的通入量为50sccm-150sccm；S3和S4中所述六氟化硫气体的通入量为6sccm-12sccm。优选地，S1与S2中所述四氟化碳气体的通入量为100sccm；S3和S4中所述六氟化硫气体的通入量为9sccm。
进一步地，S2中所述表面处理的时间为8秒-20秒；S4中所述刻蚀的时间为120秒-200秒。优选地，S2中所述表面处理的时间为10秒；S4中所述刻蚀的时间为180秒。
进一步地，以上各步骤均是在背压小于15毫托、腔体温度45℃-60℃、下电极温度15℃以下的条件下进行的。优选地，背压为10毫托。
进一步地，所述硅片是具有沟槽的硅衬底，在所述硅衬底的表面和沟槽的表面还具有栅氧化层，所述多晶硅层覆盖在所述栅氧化层的表面。
有益技术效果：
相较于常规使用大于50sccm大流量多种气体（如Cl2/HBr/BCl3/NF3）的组合，本发明通过调控tcp功率不超过500W相对较低的情况下，采用相对无毒更安全的六氟化硫这一种气体在低流量、低腔体压力下能够实现硅片圆片均匀性较好的多晶回刻效果，硅片圆片的中心与边缘刻蚀速率一致性较好。
附图说明
图1为所用硅片初始的断面结构扫描电镜图；
图2为多晶回刻后的硅片断面结构扫描电镜图。
具体实施方式
下面将结合本发明的实施例和附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外具体说明，否则在这些实施例中阐述的数值不限制本发明的范围。对于相关领域普通技术人员已知的技术、方法可能不作详细讨论，但在适当情况下，所述技术、方法应当被视为说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
此外，需要说明的是，使用“第一”、“第二”等词语来限定腔体压力等，仅仅是为了便于对各步骤中名词进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本发明保护范围的限制。
以下实施例中未注明具体条件的实验方法，通常按照国标测定；若没有相应的国标，则按照通用的标准要求或通用方法进行。
实施例1
本案例是在制造IGBT功率半导体器件的过程对表面具有多晶硅层的硅片进行多晶回刻，所述硅片是具有沟槽的硅衬底，在所述硅衬底的表面和沟槽的表面还具有栅氧化层（通常材料是氧化硅），所述多晶硅层覆盖在所述栅氧化层的表面，表面的多晶硅层厚度大约8000埃，采用干法刻蚀表面的多晶硅层；本案例为单片加工；
采用LAM TCP 9400刻蚀设备对所述硅片进行多晶回刻，包括如下步骤：
以下步骤均是在背压为10毫托、腔体温度50℃、下电极温度10℃的条件下进行的；
S1、第一稳定步：设置所述刻蚀设备的腔体压力为第一腔体压力10毫托，射频功率和偏置功率设为零，通入四氟化碳气体100sccm，在30秒以内各参数稳定进入下一步处理，若30秒内不能稳定在设定值则所述刻蚀设备报警；
S2、表面处理步：在S1的第一腔体压力以及背压条件下，设置tcp功率为300W，bias功率为90W，持续通入四氟化碳气体100sccm，对所述硅片进行表面处理10秒，得到中间硅片；本步是对硅片多晶硅表面的自然氧化层的刻蚀，本对自然氧化层的刻蚀速率较快而对多晶硅层的刻蚀速率较慢，为S4做准备，由于S4对栅氧化层和多晶硅层的刻蚀速率有差异，不做此步将会影响整体刻蚀的均匀性；
S3、第二稳定步：维持背压条件，设置所述刻蚀设备的腔体压力为第二腔体压力2毫托，射频功率和偏置功率设为零，撤去四氟化碳气体并通入六氟化硫气体9sccm，在30秒以内各参数稳定进入下一步处理，若30秒内不能稳定在设定值则所述刻蚀设备报警；
S4、刻蚀：维持背压条件，在S3的第二腔体压力条件下，设置tcp功率为450W，设置bias功率为零，持续通入六氟化硫气体9sccm对所述中间硅片进行刻蚀176±5秒至所需厚度（根据实际情况微调）。
本案例测试单片刻蚀速率均匀性，刻蚀速率3000±200埃/分钟（刻蚀量与刻蚀时间的比值）；均匀性要求＜5%，计算方式：刻蚀速率最大值减去刻蚀速率最小值的一半与刻蚀速率平均值的百分比；测试时间为1min。测试圆片上、下、左、右、中五个位置的刻蚀情况以及均匀性。结果见下表1。
表1 单片速率、均匀性
（注：上、中、下、左、右表示的是在圆片表面选取相应位置所测的多晶硅层厚度及其刻蚀速率，例如“中”表示圆片圆心位置处的多晶硅层的厚度及其刻蚀速率）
由表1可知，本案例的多晶回刻单片均匀性较好。
实施例2
本案例是在制造IGBT功率半导体器件的过程对表面具有多晶硅层的硅片进行多晶回刻，所述硅片是具有沟槽的硅衬底，在所述硅衬底的表面和沟槽的表面还具有栅氧化层（通常材料是氧化硅），所述多晶硅层覆盖在所述栅氧化层的表面，具体所用硅片初始的断面结构扫描电镜图如图1所示，由图1可见以上描述的具体结构，表面的多晶硅层厚度大约13500埃，对图1结构的硅片采用干法刻蚀表面的多晶硅层，本案例为整批加工；
采用LAM TCP 9400刻蚀设备对所述硅片进行多晶回刻，包括如下步骤：
以下步骤均是在背压为10毫托、腔体温度50℃、下电极温度10℃的条件下进行的；
S1、第一稳定步：设置所述刻蚀设备的腔体压力为第一腔体压力10毫托，射频功率和偏置功率设为零，通入四氟化碳气体100sccm，在30秒以内各参数稳定进入下一步处理，若30秒内不能稳定在设定值则所述刻蚀设备报警；
S2、表面处理步：在S1的第一腔体压力以及背压条件下，设置tcp功率为300W，bias功率为90W，持续通入四氟化碳气体100sccm，对所述硅片进行表面处理10秒，得到中间硅片；本步是对硅片多晶硅表面的自然氧化层的刻蚀，本对自然氧化层的刻蚀速率较快而对多晶硅层的刻蚀速率较慢，为S4做准备，由于S4对栅氧化层和多晶硅层的刻蚀速率有差异，不做此步将会影响整体刻蚀的均匀性；
S3、第二稳定步：维持背压条件，设置所述刻蚀设备的腔体压力为第二腔体压力2毫托，射频功率和偏置功率设为零，撤去四氟化碳气体并通入六氟化硫气体9sccm，在30秒以内各参数稳定进入下一步处理，若30秒内不能稳定在设定值则所述刻蚀设备报警；
S4、刻蚀：维持背压条件，在S3的第二腔体压力条件下，设置tcp功率为450W，设置bias功率为零，持续通入六氟化硫气体9sccm对所述中间硅片进行刻蚀，刻蚀时间见下表2。
整批加工时，一批圆片从槽位slot1-slot25共有放置25片，由于加工过程是从slot1开始逐片进入设备刻蚀，需要确认整批加工时的稳定性，平行试验三次。结果见下表2。
表2 多晶硅回刻整批加工后的表面多晶硅厚度均匀性
（注：上、中、下、左、右表示的是在圆片表面选取相应位置所测的多晶硅层厚度，例如“中”表示圆片圆心位置处的多晶硅层厚度）
由表2可知，按照本案例的参数进行多晶回刻，整批加工均匀性较好，加工后剩余多晶硅厚度在5000±500埃范围内。
对其中某一批次某槽位的硅片（圆片）断面结构扫描电镜观察，结果如图2所示，观察到剩余多晶硅层厚度为4960埃。
对第1批槽位为slot1、slot13、slot25的圆片测试均匀性，结果见下表3。
表3第1批圆片多晶回刻的均匀性
（注：上、中、下、左、右表示的是在圆片表面选取相应位置所测的多晶硅层的刻蚀速率，例如“中”表示圆片圆心位置处的多晶硅层的刻蚀速率）
本案例中圆片刻蚀速率平均值为2950埃/分钟-3050埃/分钟，多晶回刻均匀性能达到小于4%。由此可知本发明多晶回刻的均匀性、一致性较佳。
实施例3
本案例是在制造IGBT功率半导体器件的过程对表面具有多晶硅层的硅片进行多晶回刻，所用硅片结构与实施例2中相同，表面的多晶硅层厚度大约13500埃，采用干法刻蚀表面的多晶硅层；本案例为整批加工；
采用LAM TCP 9400刻蚀设备对所述硅片进行多晶回刻，包括如下步骤：
以下步骤均是在背压为10毫托、腔体温度50℃、下电极温度10℃的条件下进行的；
S1、第一稳定步：设置所述刻蚀设备的腔体压力为第一腔体压力10毫托，射频功率和偏置功率设为零，通入四氟化碳气体100sccm，在30秒以内各参数稳定进入下一步处理，若30秒内不能稳定在设定值则所述刻蚀设备报警；
S2、表面处理步：在S1的第一腔体压力以及背压条件下，设置tcp功率为300W，bias功率为90W，持续通入四氟化碳气体100sccm，对所述硅片进行表面处理10秒，得到中间硅片；
S3、第二稳定步：维持背压条件，设置所述刻蚀设备的腔体压力为第二腔体压力3毫托，射频功率和偏置功率设为零，撤去四氟化碳气体并通入六氟化硫气体11sccm，在30秒以内各参数稳定进入下一步处理，若30秒内不能稳定在设定值则所述刻蚀设备报警；
S4、刻蚀：维持背压条件，在S3的第二腔体压力条件下，设置tcp功率为480W，设置bias功率为零，持续通入六氟化硫气体11sccm对所述中间硅片进行刻蚀120秒，完成多晶回刻。
对其中某一批次的某槽位的多晶回刻后的硅片断面结构扫描电镜观察，观察到剩余多晶硅层厚度为6790埃。本案例中刻蚀速率平均值为3402埃/分钟、均匀性3.81%。
实施例4
本案例是在制造IGBT功率半导体器件的过程对表面具有多晶硅层的硅片进行多晶回刻，所用硅片结构与实施例1中相同，表面的多晶硅层厚度大约13500埃，采用干法刻蚀表面的多晶硅层；
采用LAM TCP 9400刻蚀设备对所述硅片进行多晶回刻，包括如下步骤：
以下步骤均是在背压为10毫托、腔体温度50℃、下电极温度10℃的条件下进行的；
S1、第一稳定步：设置所述刻蚀设备的腔体压力为第一腔体压力10毫托，射频功率和偏置功率设为零，通入四氟化碳气体100sccm，在30秒以内各参数稳定进入下一步处理，若30秒内不能稳定在设定值则所述刻蚀设备报警；
S2、表面处理步：在S1的第一腔体压力以及背压条件下，设置tcp功率为300W，bias功率为90W，持续通入四氟化碳气体100sccm，对所述硅片进行表面处理10秒，得到中间硅片；
S3、第二稳定步：维持背压条件，设置所述刻蚀设备的腔体压力为第二腔体压力1毫托，射频功率和偏置功率设为零，撤去四氟化碳气体并通入六氟化硫气体7sccm，在30秒以内各参数稳定进入下一步处理，若30秒内不能稳定在设定值则所述刻蚀设备报警；
S4、刻蚀：维持背压条件，在S3的第二腔体压力条件下，设置tcp功率为420W，设置bias功率为零，持续通入六氟化硫气体7sccm对所述中间硅片进行刻蚀180秒。
对其中某一批次的某槽位的多晶回刻后的硅片断面结构扫描电镜观察，观察到剩余多晶硅层厚度为6060埃。本案例中刻蚀速率平均值为2577埃/分钟、均匀性2.55%。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
Claims (9)
1.沟槽型半导体器件的多晶回刻方法，其特征在于，包括如下步骤：
在表面具有多晶硅层的硅片上采用干法刻蚀对所述多晶硅层进行多晶回刻；
所述多晶回刻是在刻蚀设备中批量进行的，具体步骤是：
S1、第一稳定步：设置所述刻蚀设备的腔体压力为第一腔体压力，射频功率和偏置功率设为零，通入四氟化碳气体，在30秒以内各参数稳定进入下一步处理；
S2、表面处理步：在S1的第一腔体压力条件下，设置射频功率为200W-400W，偏置功率为60W-120W，持续通入四氟化碳气体对所述硅片进行表面处理，得到中间硅片；
S3、第二稳定步：设置所述刻蚀设备的腔体压力为第二腔体压力，其中所述第二腔体压力小于所述第一腔体压力，射频功率和偏置功率设为零，撤去四氟化碳气体并通入六氟化硫气体，在30秒以内各参数稳定进入下一步处理；
S4、刻蚀：在S3的第二腔体压力条件下，设置射频功率在400W-500W之间，设置偏置功率为零，持续通入六氟化硫气体小于15sccm对所述中间硅片进行刻蚀至所需厚度。
2.根据权利要求1所述的沟槽型半导体器件的多晶回刻方法，其特征在于，所述第一腔体压力设置为小于20毫托，所述第二腔体压力设置为1毫托-5毫托。
3.根据权利要求2所述的沟槽型半导体器件的多晶回刻方法，其特征在于，所述第一腔体压力设置为10毫托，所述第二腔体压力设置为2毫托。
4.根据权利要求1所述的沟槽型半导体器件的多晶回刻方法，其特征在于，S1与S2中所述四氟化碳气体的通入量为50sccm-150sccm；S3和S4中所述六氟化硫气体的通入量为6sccm-12sccm。
5.根据权利要求4所述的沟槽型半导体器件的多晶回刻方法，其特征在于，S1与S2中所述四氟化碳气体的通入量为100sccm；S3和S4中所述六氟化硫气体的通入量为9sccm。
6.根据权利要求1所述的沟槽型半导体器件的多晶回刻方法，其特征在于，S2中所述表面处理的时间为8秒-20秒；S4中所述刻蚀的时间为120秒-200秒。
7.根据权利要求6所述的沟槽型半导体器件的多晶回刻方法，其特征在于，S2中所述表面处理的时间为10秒；S4中所述刻蚀的时间为180秒。
8.根据权利要求1-7任一项所述的沟槽型半导体器件的多晶回刻方法，其特征在于，以上各步骤均是在背压小于15毫托、腔体温度45℃-60℃、下电极温度15℃以下的条件下进行的。
9.根据权利要求1-7任一项所述的沟槽型半导体器件的多晶回刻方法，其特征在于，所述硅片是具有沟槽的硅衬底，在所述硅衬底的表面和沟槽的表面还具有栅氧化层，所述多晶硅层覆盖在所述栅氧化层的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410145586.4A CN117690787B (zh) | 2024-02-02 | 2024-02-02 | 沟槽型半导体器件的多晶回刻方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410145586.4A CN117690787B (zh) | 2024-02-02 | 2024-02-02 | 沟槽型半导体器件的多晶回刻方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117690787A true CN117690787A (zh) | 2024-03-12 |
| CN117690787B CN117690787B (zh) | 2024-05-07 |
Family
ID=90135715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410145586.4A Active CN117690787B (zh) | 2024-02-02 | 2024-02-02 | 沟槽型半导体器件的多晶回刻方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117690787B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5306940A (en) * | 1990-10-22 | 1994-04-26 | Nec Corporation | Semiconductor device including a locos type field oxide film and a U trench penetrating the locos film |
| CN101572229A (zh) * | 2008-04-28 | 2009-11-04 | 北大方正集团有限公司 | 多晶硅表面平坦化的方法 |
| CN107910260A (zh) * | 2017-11-14 | 2018-04-13 | 扬州扬杰电子科技股份有限公司 | 一种多晶硅回刻方法 |
-
2024
- 2024-02-02 CN CN202410145586.4A patent/CN117690787B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5306940A (en) * | 1990-10-22 | 1994-04-26 | Nec Corporation | Semiconductor device including a locos type field oxide film and a U trench penetrating the locos film |
| CN101572229A (zh) * | 2008-04-28 | 2009-11-04 | 北大方正集团有限公司 | 多晶硅表面平坦化的方法 |
| CN107910260A (zh) * | 2017-11-14 | 2018-04-13 | 扬州扬杰电子科技股份有限公司 | 一种多晶硅回刻方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117690787B (zh) | 2024-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484979A (en) | Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer | |
| US6589879B2 (en) | Nitride open etch process based on trifluoromethane and sulfur hexafluoride | |
| KR20030066673A (ko) | 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법 | |
| JPS6365625A (ja) | エッチング方法 | |
| JPS6323337A (ja) | 半導体基板の平坦化方法 | |
| JPH1092798A (ja) | 単結晶シリコンのエッチング方法 | |
| US5994234A (en) | Method for dry-etching a polycide film | |
| KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| KR100311487B1 (ko) | 산화막식각방법 | |
| CN117690787B (zh) | 沟槽型半导体器件的多晶回刻方法 | |
| US5968278A (en) | High aspect ratio contact | |
| JP2687787B2 (ja) | ドライエッチング方法 | |
| US6743725B1 (en) | High selectivity SiC etch in integrated circuit fabrication | |
| KR0166205B1 (ko) | 반도체장치의 폴리사이드 게이트 형성방법 | |
| US20020132488A1 (en) | Method of etching tantalum | |
| JP3296551B2 (ja) | 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用 | |
| US20050260859A1 (en) | Method for patterning a semiconductor region | |
| JPS6047738B2 (ja) | 半導体装置のコンタクト形成方法 | |
| JP3393248B2 (ja) | パターンエッチング方法 | |
| US6943120B1 (en) | Method to improve via or contact hole profile using an in-situ polymer deposition and strip procedure | |
| CN109300781A (zh) | Ono膜层的制造方法 | |
| KR20010075177A (ko) | 집적 회로 게이트 전도체 위에 형성된 스페이서를식각하기 위한 디바이스 및 방법 | |
| US20060057785A1 (en) | Method of manufacturing semiconductor device | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| KR100249012B1 (ko) | 반도체장치의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |