JPS6047738B2 - 半導体装置のコンタクト形成方法 - Google Patents

半導体装置のコンタクト形成方法

Info

Publication number
JPS6047738B2
JPS6047738B2 JP11070477A JP11070477A JPS6047738B2 JP S6047738 B2 JPS6047738 B2 JP S6047738B2 JP 11070477 A JP11070477 A JP 11070477A JP 11070477 A JP11070477 A JP 11070477A JP S6047738 B2 JPS6047738 B2 JP S6047738B2
Authority
JP
Japan
Prior art keywords
insulating film
opening
film
diffusion layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11070477A
Other languages
English (en)
Other versions
JPS5444474A (en
Inventor
豪弥 江崎
大典 石河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11070477A priority Critical patent/JPS6047738B2/ja
Publication of JPS5444474A publication Critical patent/JPS5444474A/ja
Publication of JPS6047738B2 publication Critical patent/JPS6047738B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置のコンタクト形成方法に関し、そ
れより改善された新規な方法を提供することを目的とし
ている。
半導体装置の電極配線材料として最も多く使われるも
のにアルミがあるが、アルミは半導体材料として最も多
く使われるシリコンと合金反応が進みやすい。
半導体基板表面近傍に形成された拡散層上にアルミ電極
を形成する際、その拡散層が浅く形成されていると合金
反応によつてアルミがその拡散層をつき抜け半導体基板
とアルミ電極間に導電路が形成され漏洩電流が生じる。
また、絶縁膜に開孔部を設け、そこに不純物を”導入
して拡散層を形成し、その際形成された絶縁膜を除去す
るため全面から絶縁膜を薄く除去してのち電極配線を形
成するいわゆるウォッシュ・アウト (washout
)と呼ばれる自己整合的なコンタクト形成法はバイポー
ラ・トランジスタの製造・においてよく用いられるが、
その際開孔部が広がりすぎて、絶縁膜中の開孔部が拡散
層より広くなることがある。
その結果、電極配線が拡散層のみでなくその外側の半導
体基板とも接触し短絡が生じる。また開孔部周辺の段部
において、その段差が大きい場合または電極配線の幅が
狭い場合、電極配線に断線を生じることがある。
このように従来よりコンタクト形成に伴なつて種々の困
難があつた。
本発明はこれらの問題点を解決するための簡単かつ確実
な方法を提供するものである。
本発明の基本的構成は開孔部周辺の段部を少くとも含ん
で多結晶半導体膜を被着せしめ、それを半導体基板にほ
ぼ垂直に入射するエッチングガスによりエッチして開孔
部周辺近傍にのみ多結晶半導体膜のパターンを形成する
ことから成る。
以下実施例にそつて説明する。第1図はコンタクト開孔
部周辺の段部側面に沿つて多結晶半導体膜を形成する場
合の実施例を示したものである。
工程Aにおいては半導体基板1に酸化膜2をマスクとし
て不純物導入用開孔部3から不純物が導入されて拡散層
4が形成される。例えばp型基板に燐を導入する場合は
POCl3を不純物源とする熱拡散法や燐イオンのイオ
ン注入法を用いる。例えばNチャネルのMOS型FET
(電界効果トランジスタ)のソース●ドレインあるいは
バイポーラトランジスタのエミッタ等においては表面濃
度が1Cf0cm−3以上になる如く不純物導入の条件
が選ばれるのが普通である。また、イオン注入法を用い
る場合、加速電圧50KV1ドーズ量5×1015cm
−3の条件で薄い酸化膜5を通して燐イオンが注入され
る。
この後、ア.ニーリングを兼ねて熱処理を施こしつつ接
合深さを所望の値、例えば0.7ミクロンに増大せしめ
て拡散層4を形成する。次の工程Bにおいては、この上
から多結晶半導体膜例えば多結晶シリコン6を650℃
程度の温度!で0.5〜1ミクロンの厚さに堆積せしめ
る。これにはシランガス(SiH4)を用いる気相成長
法(ChemjcalVapOrDepOsitjOn
)によるのが一般的である。多結晶シリコンは絶縁膜2
の上面2a1側面2bおよび開孔部3の底面の薄い絶縁
膜・5上にもほぼ同じ膜厚になる如く成長する。ここで
膜厚は各面に垂直方向の多結晶シリコンの厚さで定義す
る。本発明においては絶縁膜2の側面2bが基板1の表
面に対して垂直に近く急峻であること、すなわち同図中
のθが70−80峻以上であることが望ましく、かつそ
の急峻な側面2bに被膜(今の例では多結晶シリコン)
が成長することが必要である。次の工程Cでは、ドライ
エッチングにより多結晶シリコン6を選択的に除去する
絶縁膜2の側面2b近傍すなわち開孔部3の周辺近傍の
みを拡大して示してある。ドライエッチングとしてはイ
オン・ビーム・エッチングやスパッタリングの如lく例
えばアルゴンイオンの衝突エネルギーを利用する方法と
、反応性スパッタエッチングやプラズマエッチングの如
く主としてフレオン系(CF4、CF2Cl2etc)
のガスの化学反応を利用する方法とがある。前者の場合
イオンの衝突エネルギーにより半導体装置に大きな損傷
を与えることがあり、またエッチングにあまり選択性が
ないので適用範囲に制限がある。後者のうちプラズマエ
ッチングの場合、活性ラジカルF*の如きエッチングガ
スが基板表面に向つていろんな方向から入射するため、
エッチングは等方的に進行する。
これに対して、平行な二つの電極間に試料が置かれる反
応性スパッタリングにおいては基板表面に垂直な方向に
電界が印加されるためエッチングガスもほぼそれに沿つ
て基板表面にほぼ垂直な方向から入射する。ガスの圧力
が高いとガス分子またはイオン同志の衝突・散乱により
垂直な方向以外からの入射が増えるが、0.017r0
nHy近傍またはそれ以下の圧力では約1度以内の広が
りでほとんど垂直入射と見なせることが既に知られてい
る。本発明においては基板表面に対して垂直に入射する
エッチングガスを利用する。
これにより工程Cにおいて多結晶シリコン膜6をエッチ
する。面6aおよび6cはガスの入射方向と垂直なので
エッチ速度が大きい。各面の垂直方向への膜の後退速度
がエッチ速度であるが、傾斜面6bはガスの入射方向に
対して傾いているので、ガスの入射量が面6a,6cに
比して少なくその結果エッチ速度が小さい。したがつて
傾斜角θが十分大きければ、傾斜面6bは同図において
ほとんど右方向へは移動せず、下方(すなわち基板表面
)へ向つて平向移動する如くエッチされていく。エッチ
ングの進行状況を時間の推移ち→T2→T3に応じて点
線で示してある。絶縁膜2の上面2aおよび開孔部3の
底面から多結晶シリコンがちようど除去された時間がT
3である。多結晶シリコンの厚さをDpエッチング速度
をV。とすればT3=DPS/■oである。エッチング
を時間T3またはそれを余り超過しない範囲で停止する
と、部分6″に多結晶シリコン6が形成される。
かくして絶縁膜2中に設けられた開孔部3の周辺におい
て絶縁膜の側面2bおよびその近傍を覆う如く微細なパ
ターン6″が形成される。反応性スパッタリングではフ
レオン12(CF2Cl。)を用い、ガス圧力0.01
wmHg1高周波電力400Wの条件で多結晶シリコン
をエッチングすると、エッチング速度は大体2000A
/分で、その時酸化膜のエッチ速度はその約114〜1
16なので、ドライエッチング中に薄い酸化膜5が除去
されてしまわない範囲でエッチングを停止することは容
易である。多結晶シリコンの微細なパターン6″の幅W
は既に述べた理由により多結晶シリコン6の厚みにほぼ
等しい。
次の工程Dで多結晶シリコンの微細なパターン6″をマ
スクにして薄い酸化膜5を除去する。
これには弗素酸渾、フッ化アンモニウムNlllFの混
液を用いる。これによつて拡散層4の表面を露出せしめ
、コンタクト開孔部3″を形成する。次に工程Eにおい
てアルミを真空蒸着で被着せしめ写真蝕刻法により開孔
部3″を覆う如くアルミパターン7を形成する。その後
アルミパターン7と拡散層4との電気接触を確実にする
ため450〜500℃程度の温度でシンター処理を行つ
てコンタクト形成が完了する。シンター処理においてア
ルミとシリコン基板との間に合金反応が起こり、シリコ
ン基板に浸蝕孔(ビット)が生じる。
場合によつてはその浸蝕孔は1〜2ミクロンの深さにも
達し、この実施例の如く拡散層4が浅いと、それを貫通
してアルミ7と基板1間に導電路が形成される。この合
金反応の進行度合はアルミと接触しているシリコン基板
の単位面積当りのアルミの量と関係があり、アルミの量
が多い程反応が進む。一般にコンタクト開孔部3″より
もアルミの電極配線が大きく形成されるから、開孔部3
゛の周辺においてはその中央部におけるよりもシリコン
基板の単位面積当りのアルミの量が多いことになり、し
たがつて浸蝕孔は主として開孔部3″の周辺で生じ易い
。これに対して本発明においては開孔部3″周辺に多結
晶半導体膜6″が形成され、それが開孔部3″の外側の
アルミと反応するため、拡散層4が浸蝕される度合が減
少する。これにより電極配線7と基板1間に導電路が形
成されることが少なくなる。多結晶半導体膜6″を開孔
部3周辺に形成するに際し、特別のフォトマスク(ガラ
ス乾板)を要しない、すなわち写真蝕刻工程を経ていな
いことは本発明の特徴の一つである。これは本発明が先
の工程で形成された形状に沿つて新たな被膜を形成する
自己整合的な製造方法であるためである。なお工程Bに
おいて、薄い酸化膜5を除去してから多結晶半導体膜6
を堆積せしめても良いが、その時は工程Cにおいて多結
晶半導体膜6のドライエッチを精密に制御し拡散層4の
表面が余り除去されないよう注意する必要がある。さも
ないと拡散層4の表面不純物濃度が低下し電極配線7と
の接触抵抗が大きくなる恐れがある。以上の説明におい
ては、基板1への不純物を導入するための開孔部3とコ
ンタクト開孔部3″とが自己整合的に作られる場合につ
いて述べたが、拡散層4を形成後、一旦拡散層4上を絶
縁膜て覆い、コンタクト形成マスクを用いて写真蝕刻法
により、拡散層4上の任意の領域から上記絶縁膜を除去
して開孔部3を設ける場合にも本発明は適用されるもの
である。
不純物導入のための開孔部3によつてコンタクト開孔部
3″の形状を規定するに際し従来から行ノわれている自
己整合的なコンタクト形成法(いわゆるWashOut
)の場合、例えば第1図Aの状態で、全面を酸化膜エッ
チ液に浸して拡散層上から酸化膜を除去する必要がある
が、その時、拡散層4の接合深さが浅いと、酸化膜をオ
ーバーエッチ7して開孔部3が拡散層4より広くなり、
後に電極配線を施こすと、電極配線が基板1と短絡する
危険がある。
しかし第1図の工程に従うと、開孔部3の内側にその周
辺に沿つて、多結晶半導体膜6″の下に薄い酸化膜5″
が形成されているので、上記のような危険はなくなる。
工程Cにおいて、絶縁膜2の上面2a上から多結晶半導
体膜6が丁度除去された時点でドライエッチを停止した
ために、絶縁膜2とほぼ同じ高さになる如く多結晶半導
体膜6″が形成されているが、さらにドライエッチング
を続行して多結晶半導体膜6″の高さを絶縁膜2の上面
2aより十分低くしても良い。
この間、すなわち時刻ち以降は酸化膜5もエッチされる
ので、酸化膜5が除去されてしまつて拡散層4の表面ま
て除去されることのないような範囲内でエッチングを停
止した方が良い。酸化膜のエッチ速度はシリコンのそれ
の114〜1L程度には出来るので、酸化膜5が100
0A以上であれば、多結晶半導体膜6″の高さを400
0〜6000人程度絶縁膜2より低くすることが出来る
。多結晶半導体膜6″の高さを絶縁膜2の厚さのほぼ半
分にした場合を第2図に示す。第2図においては開孔部
3″の周辺の段差が多結晶半導体膜6″によつて階段状
になつている。
電極配線7は第1図においてはほぼ絶縁膜2の厚さを一
度に渡らねばならないが、第2図ではそれを2段階に分
けて渡ることになり、実効的に段差の高さが半減したこ
とになる。一般に段部においてはそこを渡る電極配線の
幅が細く形成され、その段差が大きいか、あるいは電極
配線が細い場合段部において断線を生じることが多い。
しかるに第2図の如く開孔部3″の周辺の段差を階段状
にしておけばそのような断線の発生を少なくすることが
できる。上記の説明において多結晶半導体膜6を被着せ
しめるのに気相成長法を用いたが、これに限ることなく
、絶縁膜の側面2b上に成長する方法であればどのよう
な方法でも良い。
また膜6は多結晶である必要はなく、絶縁膜2の側面に
おいて成長したために非単結晶であるというに過ぎない
。一般に電極配線はコンタクト開孔部外にも伸びる如く
形成されているので、開孔部周辺においては半導体基板
の単位面積当りの電極線材料の量が開孔部中心部よりも
多い。シンター処理における合金反応は電極配線材料中
における半導体の濃度.がある一定値になる如く進行す
るから、開孔部周辺ではより多く合金反応が進行する。
また開孔部周辺においては絶縁膜一半導体間の応力によ
り欠陥が発生しやすい。これらの理由により開孔部周辺
においてより深く大きい浸蝕孔が出来易い。これに対し
て本発明においては開孔部周辺に沿つて多結晶半導体膜
が形成されていてそれが半導体の供給源となるので基板
そのものの浸蝕される度合が減少する。またその多結晶
半導体膜と半導体基板間に酸化膜を介在せしめることに
より、電極配線と拡散層との接触す不個所を開孔部周辺
から遠ざけることが出来る。
これらのことによつて、拡散層と基板間が短絡されるこ
とのないようコンタクトが形成される。浅い接合を有す
る拡散層において、電極配線との合金反応がより大きな
問題であるので、本発明はそのような場合のコンタクト
形成に対して、一l層効果的である。
しかも本発明は、先に形成された形状にしたがつて後か
ら被着せしめられた被膜が形成される自己整合的な方法
であるので、開孔部周辺に沿つて多結晶半導体膜を形成
するために特別のマスクを必要としない。
しかも工程上も、単に被膜を被着せしめてドライエッチ
ングをするだけであり極めて簡便かつ制御性の良い方法
である。拡散マスクとしての絶縁膜中に設けられた不純
物導入用開孔部から不純物を半導体基板に導入し゛て拡
散層を形成し、全面をエッチ液に浸漬してその不純物導
入用開孔部内の絶縁膜を除去してコンタクト開孔部を形
成する自己整合的コンタクト形成法においてはコンタク
ト開孔部が拡散層より広がる危険がある。
しかるに本発明によれば、不純物導入用開孔部周辺の内
側に多結晶半導体膜が形成されるためにコンタクト開孔
部の方が不純物導入用開孔部すなわち拡散層よりも必ら
ず小さくなり従来の如き危険が解消する。また上記多結
晶半導体膜の高さを開孔部周辺の絶縁膜の厚さのほぼ半
分にしておくことにより、開孔部周辺での段差が実効的
に減少する。
このため従来問題であつたコンタクト開孔部周辺での段
差により電極配線が細くなつたり、断線したりすること
が少なくなる。半導体装置の微細化が進む程このことは
重大な問題になつてくるが本発明はそのような場合、よ
り効果的に適用される。以上のように本発明はコンタク
ト形成に伴なう種々の問題点を解決する有用性の高いも
ので、半導体装置におけるコンタクト形成に大きく寄与
するものである。
【図面の簡単な説明】
第1図A上は本発明の一実施例にかかるコンタクト形成
方法の工程図、第2図は開孔部周辺の段差を軽減せしめ
た本発明の他の実施例の断面図である。 1・・・・・・半導体基板、2・・・・・・酸化膜、2
a・・・・・・上面、2b・・・・・・側面、3,3″
・・・・・・開孔部、4・・・・・拡散層、5・・・・
・・薄い酸化膜、6・・・・・・多結晶シリコン、62
・・・・多結晶シリコンパターン、7・・・・・・アル
ミパターン。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板上の絶縁膜に所望の形状の開孔部を設け
    たのち、多結晶半導体膜を被着せしめ、上記基板表面に
    ほぼ垂直にエッチングガスを入射せしめて上記多結晶半
    導体膜のドライエッチングを行ない、上記開孔部周辺の
    上記絶縁膜側面およびその近傍のみを覆う如く上記多結
    晶半導体膜のパターンを形成し、上記開孔部に電極配線
    を形成することを特徴とする半導体装置のコンタクト形
    成方法。 2 多結晶半導体膜を被着せしめる以前に開孔部内の半
    導体基板表面に絶縁膜より薄い絶縁被膜を成長せしめて
    おき、上記絶縁膜側面およびその近傍のみを覆う如く上
    記多結晶半導体膜のパターンを形成して、上記多結晶半
    導体膜のパターンに覆われていない部分の上記絶縁被膜
    を除去して電極配線を形成することを特徴とする特許請
    求の範囲第1項に記載の半導体装置のコンタクト形成方
    法。 3 絶縁膜側面およびその近傍のみを覆う多結晶半導体
    膜のパターンの高さを上記絶縁膜の厚さのほぼ半分にな
    る如くドライエッチングを行うことを特徴とする特許請
    求の範囲第1項に記載の半導体装置のコンタクト形成方
    法。 4 半導体基板上の絶縁膜に所望の形状の不純物導入用
    開孔部を設け、上記不純物導入用開孔部から不純物を導
    入して上記基板に拡散層を形成し、上記不純物導入用開
    孔部周辺の上記絶縁膜側面およびその近傍のみを覆う如
    く多結晶半導体膜のパターンを形成して上記拡散層に自
    己整合的にコンタクト開孔部を設けることを特徴とする
    特許請求の範囲第1項に記載の半導体装置のコンタクト
    形成方法。
JP11070477A 1977-09-14 1977-09-14 半導体装置のコンタクト形成方法 Expired JPS6047738B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11070477A JPS6047738B2 (ja) 1977-09-14 1977-09-14 半導体装置のコンタクト形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11070477A JPS6047738B2 (ja) 1977-09-14 1977-09-14 半導体装置のコンタクト形成方法

Publications (2)

Publication Number Publication Date
JPS5444474A JPS5444474A (en) 1979-04-07
JPS6047738B2 true JPS6047738B2 (ja) 1985-10-23

Family

ID=14542330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11070477A Expired JPS6047738B2 (ja) 1977-09-14 1977-09-14 半導体装置のコンタクト形成方法

Country Status (1)

Country Link
JP (1) JPS6047738B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772384A (en) * 1980-10-24 1982-05-06 Nippon Telegr & Teleph Corp <Ntt> Manufacture of field-effect transistor
JPS57157543A (en) * 1981-03-25 1982-09-29 Toshiba Corp Manufacture of semiconductor device
JPS57184219A (en) * 1981-05-08 1982-11-12 Fujitsu Ltd Manufacture of semiconductor device
US4389294A (en) * 1981-06-30 1983-06-21 International Business Machines Corporation Method for avoiding residue on a vertical walled mesa
US4641420A (en) * 1984-08-30 1987-02-10 At&T Bell Laboratories Metalization process for headless contact using deposited smoothing material
JPS6246527A (ja) * 1985-08-26 1987-02-28 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS5444474A (en) 1979-04-07

Similar Documents

Publication Publication Date Title
US5232871A (en) Method for forming a titanium nitride barrier layer
EP0167136B1 (en) Selective anisotropic reactive ion etching process for polysilicide composite structures
US3966501A (en) Process of producing semiconductor devices
JP2978748B2 (ja) 半導体装置の製造方法
US5175126A (en) Process of making titanium nitride barrier layer
US4598461A (en) Methods of making self-aligned power MOSFET with integral source-base short
JPS6231506B2 (ja)
US4575921A (en) Silicon nitride formation and use in self-aligned semiconductor device manufacturing method
JPH0251232A (ja) 半導体装置の製造方法
US4516143A (en) Self-aligned power MOSFET with integral source-base short and methods of making
JP2913936B2 (ja) 半導体装置の製造方法
JPS6047738B2 (ja) 半導体装置のコンタクト形成方法
JPS6133253B2 (ja)
JPH06140358A (ja) 半導体装置の製造方法
JP3550276B2 (ja) 半導体装置の製造方法
JPS6110257A (ja) パターン化した導電層上に絶縁体を形成する方法
KR20010075177A (ko) 집적 회로 게이트 전도체 위에 형성된 스페이서를식각하기 위한 디바이스 및 방법
EP0052227A1 (en) Method for forming a self-aligned contact and a plasma especially applicable in performing said method
JPS6258663A (ja) 半導体装置の製造方法
JPS6024013A (ja) 半導体装置の製造方法
JPS6142169A (ja) 半導体装置の製造方法
RU2244985C1 (ru) Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем
JPS6196729A (ja) 半導体集積回路の接触孔形成方法
KR960011639B1 (ko) 티타늄 실리사이드를 이용한 얇은 접합 형성 방법
JPH0774148A (ja) ドライエッチング方法