JPS6196729A - 半導体集積回路の接触孔形成方法 - Google Patents

半導体集積回路の接触孔形成方法

Info

Publication number
JPS6196729A
JPS6196729A JP21635684A JP21635684A JPS6196729A JP S6196729 A JPS6196729 A JP S6196729A JP 21635684 A JP21635684 A JP 21635684A JP 21635684 A JP21635684 A JP 21635684A JP S6196729 A JPS6196729 A JP S6196729A
Authority
JP
Japan
Prior art keywords
film
etching
contact hole
insulating film
photoresist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21635684A
Other languages
English (en)
Inventor
Takasumi Kobayashi
小林 隆澄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP21635684A priority Critical patent/JPS6196729A/ja
Publication of JPS6196729A publication Critical patent/JPS6196729A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分IP) この発明は、半導体集積回路の接触孔形成方法に関する
(従来の技術) 半導体集積回路における従来の接触孔形成方法を、N型
不純物拡散層からアルミニウムを用いて引き出し配線を
形成する場合の接触孔の形成方法を例にとって第2図を
参照して説明する。
第2図fatにおいて、1はP型シリコン基板であり、
まず、この基板1にN型の不純物例えばヒ基を拡散して
N型拡散層2を形成する。次に、N型拡散層2の表面に
絶縁膜3を形成する。この絶縁fi3は例えばP S 
G (phospho−silietteglass)
膜であし、アルミニウム配線と下部導電層ことではN型
拡散層2との間の寄生容量を少なくするため厚い膜(約
1μm厚)が用いられる。また、絶縁膜3の欠陥例えば
ピンホールが、膜厚が厚くなる程少なくなることも、厚
い絶縁膜3を形成する理由として挙げられる。
次に、その絶縁膜3の所定の位置に接触孔を形成する。
この接触孔を形成するには、まず、前記第2図[alに
示すようにホトレジスト膜4を絶縁膜3上に形成した後
、第2図(blに示すようにホトリソグラフィ技術によ
り孔5をホトレジスト膜4に形成する。その後、沖電気
研究開発50 [1] P69−74に示されるような
フレオン系のガス(CF4. C2F6. C,F、な
ど)を用いた乾式エツチングにより、ホトレジスト膜4
をエツチングマスクとして絶縁膜3をエツチングする。
すると、第2図(C1に示すように、孔5の部分の絶縁
膜3がエツチング除去され、接触孔6が形成される。
ここで、酸化膜あるいはPSG膜(絶縁膜3)の乾式エ
ツチングでは、CF3”qどのイオン種の衝突によるエ
ツチングと、CxF7〜オンラジカルの解離によるC原
子またはF原子と酸化物との反応によるエツチングが電
界方向に沿って進む。また、そのエツチング進行中に、
接触孔の側面に(−〇F2−)を単位とするデポジショ
ン膜が生成され、これが接触孔側面のエツチングマスク
となる。したがって、前記エツチングの結果として形成
される接触孔6の形状は前記第2図telに示すように
ほぼ垂直に近くなり、ホトレジスト膜4端部の形状を忠
実に反映する。その結果、乾式エツチングによれば、絶
縁膜3の膜厚にはあまり影響されず、均一な大きさの接
触孔6を形成することができる。また、横方向のエツチ
ングがないため、ホトレジスト膜4の、パターン開口精
度(孔5の形成精度)で決定される大きさの接触孔6を
形成する乙とができる。
そして、このようにして接触孔6を形成したら、次にホ
トレジスト膜4を酸素プラズマなどにより除去した後、
アルミニウムのスパッタ蒸着とホトリソエツチング技術
により第2図(dlに示すようにアルミニウム配線7を
形成する。
(発明が解決しようとする問題点) しかしながら、以上述べた従来の方法では、接触孔6の
側面形状が垂直に近いため、スパッタ蒸着されたアルミ
ニウムすなわちアルミニウム配線7の段差被覆性が悪く
、電気的な安定性lこ欠けるという問題があった。
この発明は上記の点に鑑みなされたもので、接触孔側面
形状の急峻さに起因する配線の段差被覆性不良の問題点
を除去するため、なだらかな側面形状を持った接触孔の
形成方法を提供する。
(問題点を解決するための手段) この発明では、まずホトレジスト膜をエツチングマスク
として方向性乾式エツチング法により絶縁膜を、その一
部を残してエツチングし、次に、ホトレジスト膜の孔(
開口部)より太き(除去された第3の層をエツチングマ
スクとして方向性乾式エッチレグ法により絶縁膜を再度
エツチングする。
(作用) すると、予め1回目のエツチングで一部除去されていた
ところは、2回目のエツチングで絶縁膜下の導電層まで
貫通し、その周囲は、2回目のエツチングで、貫通部よ
り浅い凹部となる。したがって、階段状の(なだらかな
)接触孔が絶縁膜に形成される。
(実施例) 以下この発明の一実施例を第1図を参照して説明する。
第1図(alにおいて、11はP型シリコン基板であり
、まず、この基板11にN型の不純物例えばヒ素を拡散
することにより、導電層としてのN型拡散層12を基板
11表面部に形成する。次いで、N型拡散層12の表面
に絶縁膜として、リンを9%含んだPSG膜13をCV
 D (chemieal vapordeposit
ion)法により1.0μmの厚さに形成する。
次に、PSG膜13の粒性流動効果により表面形状を滑
らかにするため、1000℃の乾燥窒素雰囲気中で30
分間の熱処理を行う。次に、N型拡散層12のシリコン
およびPSG膜13と異なる物質からなる第3の層とし
て、スパッタ蒸着法によりモリブデン膜(以下Mo膜と
記す)14を3000人厚にPSG膜1膜上3上成する
。この実施例では、Mo膜14の形成は、アルゴン圧力
5 X 1O−3Torr、スパッタパワー2KWでス
パッタ装置を用いて行った。その時のスパッタレートは
約400人/分であった。次いで、スピンコード法によ
りホトレジスト膜15をMO膜14上に形成する。この
時、ホトレジストとしては、東京応化工業株式会社製ポ
ジ型レジスト0FPR−800を用いた。
また、ホトレジスト膜15の膜厚は約10μmとした。
次いで、光露光と現像により、第1図(b)に示すよう
に、孔16をホトレジスト膜15に選択的に形成する。
その後、ホトし・シスト膜15をエツチングマスクとし
て、プラズマエッチジグ装置(モデルOAPM−300
)を用いてMo膜14をエツチングする。その時、エツ
チングガスとしては、CF、に5%の酸素を混入したも
のを用いた。また、圧力は0.5TorrRFパワーは
200Wであった。そして、その時のエツチング速度は
約3000人/分であった。
ところで、上記エツチング装置は円筒型のエツチング装
置であり、主として中性ラジカルがエラ々 チングに寄与するため、Mo1jfi 14は等方的に
エツチングされる。したがって、横方向のエツチングが
生じるが、孔16の下部のMo膜14がすべて除去され
た時点(ジャストエッチ時点)での横方向のエツチング
量は、はぼMo膜14の膜厚に等しい。
その後、さらにエツチングを続けると、横方向のエツチ
ング量(サイドエッチ量)は増大するが、その増大の仕
方はジャストエッチ前後で異なる。
ジャストエッチ後では横方向エッチ速度(サイドエッチ
速度)は大きくなり、この実施例の場合は10秒で0.
1μの割合であった。これは、被エツチングMo膜14
の表面積が、ジャストエッチ時点を境にして異なるため
であり、この実施例では、シリコン基111の面積に対
するホトレジスト膜15の孔16の割合は22%である
この実施例では、上記のようなMO膜14のエツチング
を1分20秒行った。これにより、約15μmのサイド
エッチが生じて、第1図<c)に示すように、ホトレジ
スト膜15の孔16よりも大きい開口部17がMo膜1
4に形成された。
次に、平行平板型エツチング族R(モデルDV−40)
を用いて方向性乾式エツチング法により、ホトレジスト
膜15をエツチングマスクとしてPSG膜1膜化3ツチ
ングを行う。この時、エツチング条件は次のものとする
。使用ガス : C2F650  secm、  CH
F、10 secm、 RFパワー、2.1に!圧カフ
80Pa、エツチング時間;5分、エツチング速度i 
 1050人/分である。
このエツチングによれば、PSG膜1膜化3上部ホトレ
ジスト膜15の端部にそって、PSG膜1膜化3体の厚
さ10−μmの半分約05μmまで垂直にエツチングさ
れる。したがって、PSG膜1膜化3、第1図(diに
示すように、深さ約0.51tmの垂直の凹部18がホ
トレジスト膜15の孔16に対応して形成される。なお
、PSG膜1膜化3直にエツチングされる理由は、横方
向に向かう粒子のエネルギが試料表面に向かうものより
小さいことと、エツチング側面にデポジション膜が形成
されることである。
次に、第1図[e)に示すように、ホトレジスト膜15
を酸素プラズマを用いて除去する。この時、凹部18の
側面に付いたデポジション膜も同時に除去される。
次いで、平行平板型エツチング装置を用いて前記の条件
でPSG@13を再び方向性乾式エツチングする。この
時、エツチングは、5ooo人程度行う。また、この場
合はMo膜14がエツチングマスクとなる。このMo膜
14をエツチングマスクとして5ooo人程度エツチン
グを行うと、PSG膜1膜化3記凹部18が形成されて
いた部分はN型拡散層12まで貫通し、その周囲は、貫
通部より浅い凹部となる。す、なわち、第1図fflに
示すように、2段階の階段状接触孔19がPSG膜1膜
化3成される。
次に、エツチングマスクとして用いたMO膜14を過酸
化水素水(H2O2)に浸漬することによりエツチング
除去する。この時、 H,O,はMo[14のみを選択
的にエツチングするため、露出されているN型拡散層1
2の表面は何の影響も受けない。
しかる後、アルミニウムのスパッタ蒸着とホトリソエツ
チング技術により第1図(glに示すようにアルミニウ
ム配線20を形成する。
なお、思上の一実施例では、P型シリコン基板11上に
形成したN型拡散層12が導電層であって、そこからア
ルミニウム配線20を引き出す場合の接触孔形成方法に
ついて述べたが、導電層が多結晶シリコン層あるいはP
型拡散層であって、それらから配線を引き出す場合の接
触孔の形成方法にもこの発明を応用できる。
また、アルミニウム配線としては、純粋なアルミニウム
、あるいは数%のシリコンを含んだアルミニウムのどち
らも使用することができる。
さらに、上記一実施例では、第3の層としてM。
膜14を用いたが、これは、タングステンW、チタンT
iおよびそれらのシリサイドからなる膜に置換すること
もできる。
(発明の効果) 以上詳述したように、この発明の方法によれば、段階状
の(なだらかな)接触孔を絶縁膜に形成できる。したが
って、スパッタ蒸着されたアルミニ件       ラ
ムすなわちアルミニウム配線の段差被覆性が向上し、電
気的に安定な配線形成が可能となる。
【図面の簡単な説明】
第1図はこの発明の半導体集積回路の接触孔形成方法の
一実施例を説明するための断面図、第2図は従来の接触
孔形成方法を説明するための断面図である。 12・・・N型拡散層、13・・PSG膜、14・・・
モリブデン膜(Mo膜)、15・・・ホトレジスト膜、
16・・・孔、17・・・開口部、18・・・凹部、1
9 ・接触孔。 第1図 第1図 旧

Claims (1)

    【特許請求の範囲】
  1.  導電層上に絶縁膜を形成する工程と、その絶縁膜上に
    、導電層および絶縁膜と異なる物質からなる第3の層を
    形成する工程と、その第3の層上にホトレジスト膜を形
    成する工程と、そのホトレジスト膜に選択的に孔を形成
    する工程と、その後ホトレジスト膜をエッチングマスク
    として前記第3の層をホトレジスト膜の孔よりも大きく
    エッチング除去する工程と、その後ホトレジスト膜をエ
    ッチングマスクとして方向性乾式エッチング法により前
    記絶縁膜を、その厚さの一部を残してエッチング除去す
    る工程と、その後ホトレジスト膜を除去した上で、前記
    第3の層をエッチングマスクとして方向性乾式エッチン
    グ法により前記絶縁膜を再度エッチングすることにより
    、階段状の側面を有する接触孔を絶縁膜に形成する工程
    とを具備してなる半導体集積回路の接触孔形成方法。
JP21635684A 1984-10-17 1984-10-17 半導体集積回路の接触孔形成方法 Pending JPS6196729A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21635684A JPS6196729A (ja) 1984-10-17 1984-10-17 半導体集積回路の接触孔形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21635684A JPS6196729A (ja) 1984-10-17 1984-10-17 半導体集積回路の接触孔形成方法

Publications (1)

Publication Number Publication Date
JPS6196729A true JPS6196729A (ja) 1986-05-15

Family

ID=16687271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21635684A Pending JPS6196729A (ja) 1984-10-17 1984-10-17 半導体集積回路の接触孔形成方法

Country Status (1)

Country Link
JP (1) JPS6196729A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6285444A (ja) * 1985-10-09 1987-04-18 Fujitsu Ltd 半導体装置の製造方法
JPS63278368A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体基板のバイアホ−ル形成方法
US5354711A (en) * 1990-06-26 1994-10-11 Commissariat A L'energie Atomique Process for etching and depositing integrated circuit interconnections and contacts

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6285444A (ja) * 1985-10-09 1987-04-18 Fujitsu Ltd 半導体装置の製造方法
JPS63278368A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体基板のバイアホ−ル形成方法
US5354711A (en) * 1990-06-26 1994-10-11 Commissariat A L'energie Atomique Process for etching and depositing integrated circuit interconnections and contacts

Similar Documents

Publication Publication Date Title
EP0167136B1 (en) Selective anisotropic reactive ion etching process for polysilicide composite structures
US6294476B1 (en) Plasma surface treatment method for forming patterned TEOS based silicon oxide layer with reliable via and interconnection formed therethrough
US4523975A (en) Integrated circuit planarizing process
JP4417439B2 (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
EP0442718A2 (en) Method of manufacturing semiconductor device
JPH0256937A (ja) 電力半導体装置およびその製造方法
JPS5857902B2 (ja) 狭いマスク開孔の形成方法
JPH07335674A (ja) Iii−v族半導体ゲート構造およびその製造方法
JPH10256232A (ja) 半導体装置の製造方法
JPH0480532B2 (ja)
JPS63258021A (ja) 接続孔の形成方法
JP3464061B2 (ja) SiOX層をその上に有する基板中にアスペクト比の高いホールまたは開口部をプラズマエッチングするための方法
US6709976B1 (en) Method for improving reliability in trench structures
JPS6196729A (ja) 半導体集積回路の接触孔形成方法
JPH10144633A (ja) 半導体装置の製造方法
JP2690860B2 (ja) 半導体物質の非等方性エッチング方法
JPS6047738B2 (ja) 半導体装置のコンタクト形成方法
JPS59167021A (ja) 半導体装置の製造方法
US6943120B1 (en) Method to improve via or contact hole profile using an in-situ polymer deposition and strip procedure
KR0162144B1 (ko) 반도체 소자의 콘택홀 형성 방법
JPS5935451A (ja) 層間絶縁膜の形成方法
KR0146174B1 (ko) 반도체 소자의 콘택 형성방법
JP3550276B2 (ja) 半導体装置の製造方法
KR0168208B1 (ko) 다중합체 제거방법
JPS6142169A (ja) 半導体装置の製造方法