JPH0256937A - 電力半導体装置およびその製造方法 - Google Patents
電力半導体装置およびその製造方法Info
- Publication number
- JPH0256937A JPH0256937A JP1111899A JP11189989A JPH0256937A JP H0256937 A JPH0256937 A JP H0256937A JP 1111899 A JP1111899 A JP 1111899A JP 11189989 A JP11189989 A JP 11189989A JP H0256937 A JPH0256937 A JP H0256937A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- trench
- substrate
- dopant
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 304
- 238000000034 method Methods 0.000 claims abstract description 130
- 239000002019 doping agent Substances 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 229920005591 polysilicon Polymers 0.000 claims abstract description 58
- 230000007547 defect Effects 0.000 claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 21
- 239000011241 protective layer Substances 0.000 claims abstract description 18
- 230000000873 masking effect Effects 0.000 claims abstract description 14
- 230000005669 field effect Effects 0.000 claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 claims abstract 2
- 238000009792 diffusion process Methods 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 50
- 125000006850 spacer group Chemical group 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 238000000151 deposition Methods 0.000 claims description 35
- 239000004020 conductor Substances 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 22
- 239000001301 oxygen Substances 0.000 claims description 22
- 229910052760 oxygen Inorganic materials 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 11
- 230000001965 increasing effect Effects 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 230000002441 reversible effect Effects 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 230000000670 limiting effect Effects 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 239000011819 refractory material Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 238000012876 topography Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 5
- 239000011261 inert gas Substances 0.000 claims 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 2
- 150000004706 metal oxides Chemical class 0.000 claims 2
- 229910052786 argon Inorganic materials 0.000 claims 1
- 238000004513 sizing Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 6
- 239000007943 implant Substances 0.000 description 31
- 230000003071 parasitic effect Effects 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000007921 spray Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 150000001638 boron Chemical class 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000002609 medium Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002612 dispersion medium Substances 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Particle Accelerators (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電力半導体装置の製造方法に関し、特にこのよ
うな装置の製造において使用されている層内の欠陥およ
びもしくはこれらの層の間のミスアライメントの結果、
電力装置内の致命的欠陥の発生率を実質的に完全に除去
する電力ＭＯ３ＦＥＴ製造方法およびその構造に関する
。
うな装置の製造において使用されている層内の欠陥およ
びもしくはこれらの層の間のミスアライメントの結果、
電力装置内の致命的欠陥の発生率を実質的に完全に除去
する電力ＭＯ３ＦＥＴ製造方法およびその構造に関する
。
〔従来の技術及び発明が解決しようとする問題点〕シリ
コンウェーハ上での例えば電界効果パワーＭＯＳ）ラン
ジスタのようなトランジスタ装置の従来の製造において
は、（１）比較的大きな電流容量のトランジスタの受は
入れ可能な高い歩留りを、（２）製造コストを極めて高
くかつ受は入れできないレベルに至らせることなく得る
点で重大な問題があった。従来この問題に対する主要な
貢献としては、電力ＭＯＳＦＥＴ装置を製造するための
最も良く知られた従来の製造技術において、各々が装置
内の致命的欠点を生成する機会を与える５つあるいはそ
れ以上の独立のマスキング、拡散およびメタライゼーシ
ョン工程を典型的に採用していた。一般的には、このよ
うな工程の数が増加するにつれて、極めて致命的な欠陥
の発生する確率が高くなる。あるいは逆に、仕様範囲内
で動作する装置の歩留りが低くなる。高電流／高電圧電
力装置においては、名目上類似した装置の中で電流の漏
洩、短絡、高いオン抵抗、あるいは性能特性の広いバラ
ツキに導く可能性のある設計および欠陥を避けることは
とくに重要なことである。
コンウェーハ上での例えば電界効果パワーＭＯＳ）ラン
ジスタのようなトランジスタ装置の従来の製造において
は、（１）比較的大きな電流容量のトランジスタの受は
入れ可能な高い歩留りを、（２）製造コストを極めて高
くかつ受は入れできないレベルに至らせることなく得る
点で重大な問題があった。従来この問題に対する主要な
貢献としては、電力ＭＯＳＦＥＴ装置を製造するための
最も良く知られた従来の製造技術において、各々が装置
内の致命的欠点を生成する機会を与える５つあるいはそ
れ以上の独立のマスキング、拡散およびメタライゼーシ
ョン工程を典型的に採用していた。一般的には、このよ
うな工程の数が増加するにつれて、極めて致命的な欠陥
の発生する確率が高くなる。あるいは逆に、仕様範囲内
で動作する装置の歩留りが低くなる。高電流／高電圧電
力装置においては、名目上類似した装置の中で電流の漏
洩、短絡、高いオン抵抗、あるいは性能特性の広いバラ
ツキに導く可能性のある設計および欠陥を避けることは
とくに重要なことである。
これらの欠陥の１つの原因は連続したマスキング工程中
に生ずるミスアライメントである。これらの欠陥は１つ
あるいはそれ以上のマスクあるいは層が局在化した欠陥
を独立して有する可能性がある情況においても発生し得
る。また、マスクあるいはウェーハ上で空気伝達される
汚染物質が集まる場合致命的な欠陥が生ずる可能性もあ
り、この可能性は現在要求されている複数のマスキング
工程によって深刻化するのはもちろんである。
に生ずるミスアライメントである。これらの欠陥は１つ
あるいはそれ以上のマスクあるいは層が局在化した欠陥
を独立して有する可能性がある情況においても発生し得
る。また、マスクあるいはウェーハ上で空気伝達される
汚染物質が集まる場合致命的な欠陥が生ずる可能性もあ
り、この可能性は現在要求されている複数のマスキング
工程によって深刻化するのはもちろんである。
ゲートコンタクトおよびソースコンタクトは従来マスキ
ングあるいは多層技術を用いて分離されてきた。これら
の工程は臨界的なアライメントおよび／もしくは金属間
誘電体たとえば酸化物。
ングあるいは多層技術を用いて分離されてきた。これら
の工程は臨界的なアライメントおよび／もしくは金属間
誘電体たとえば酸化物。
ＰＳＧ、ＢＰＳＧ、ＢＳＧあるいはポリイミド等の他の
物質を必要としている。この方法は有効で伝統的なもの
であるけれども、複雑でかつ過剰な歩留り損失および煩
わしい処理技術となりやすい。
物質を必要としている。この方法は有効で伝統的なもの
であるけれども、複雑でかつ過剰な歩留り損失および煩
わしい処理技術となりやすい。
また、これらの技術から得られるデバイス構造は或る望
ましくない寄生的な効果を増加する傾向を有している。
ましくない寄生的な効果を増加する傾向を有している。
受は入れ可能な高い歩留りを達成することを期して、比
較的大きな高い電流能力のデバイスを製造することを上
記の問題は経済的に困難にしてしまう。他のやり方を採
った場合にも、デバイスの設計が大きくなるにつれて致
命的な欠陥を含むｒｉＪ能性が大きくなってしまう。現
在まで、経済的に実際的な寸法制限はデバイスの各側部
において約０．２５インチであった。従って、過去にお
ける傾向は個々のデバイスの寸法を減少させて欠陥から
生き残った数多くのより小型のデバイスの機会を増加さ
せることであった。受は入れ可能な歩留リバーセントで
生ずるものの、これらのより小型のデバイスは比較的低
いレベルの電流すなわち低電力用途を取り扱えるのみで
ある。従って、比較的高電力用途を取り扱うことができ
るように、これらのデバイスは或るやり方で集合して電
気的に結合されなければならない。
較的大きな高い電流能力のデバイスを製造することを上
記の問題は経済的に困難にしてしまう。他のやり方を採
った場合にも、デバイスの設計が大きくなるにつれて致
命的な欠陥を含むｒｉＪ能性が大きくなってしまう。現
在まで、経済的に実際的な寸法制限はデバイスの各側部
において約０．２５インチであった。従って、過去にお
ける傾向は個々のデバイスの寸法を減少させて欠陥から
生き残った数多くのより小型のデバイスの機会を増加さ
せることであった。受は入れ可能な歩留リバーセントで
生ずるものの、これらのより小型のデバイスは比較的低
いレベルの電流すなわち低電力用途を取り扱えるのみで
ある。従って、比較的高電力用途を取り扱うことができ
るように、これらのデバイスは或るやり方で集合して電
気的に結合されなければならない。
より大きな表面積のデバイスの歩留りを改善する過去の
努力は可能な限り正常な環境において製造工程を実行す
ること、極めて高価な製造条件でマスクを生成すること
、および非常に手のこんだ正確なアライメントマシンを
用いてマスクアライメントを向上させることに主として
注意を向けてきた。このような面に注意を向けることは
極めて高価なものとなり、その結果完成装置に付されな
ければならない最終的な市場価格に比較して、実用的な
問題としてそれらの使用を経済的に魅力のないものにし
てしまう。
努力は可能な限り正常な環境において製造工程を実行す
ること、極めて高価な製造条件でマスクを生成すること
、および非常に手のこんだ正確なアライメントマシンを
用いてマスクアライメントを向上させることに主として
注意を向けてきた。このような面に注意を向けることは
極めて高価なものとなり、その結果完成装置に付されな
ければならない最終的な市場価格に比較して、実用的な
問題としてそれらの使用を経済的に魅力のないものにし
てしまう。
従って、より大きな寸法で増加した歩留りを有する高電
圧固体電力スイッチを製造して望ましくない寄生効果な
しで高電流を取り扱うことを可能にするデバイス構造お
よび製造プロセスの必要性がある。
圧固体電力スイッチを製造して望ましくない寄生効果な
しで高電流を取り扱うことを可能にするデバイス構造お
よび製造プロセスの必要性がある。
それ放水発明の一般的な目的は、たとえばシリコンウェ
ー八等のサブストレート上で装置が全使用可能領域を（
すなわち単一装置として）占める場合にも、最終半導体
装置内で致命的欠陥が生ずるパーセント可能性を略零に
できる新規な製造手順を提供することである。
ー八等のサブストレート上で装置が全使用可能領域を（
すなわち単一装置として）占める場合にも、最終半導体
装置内で致命的欠陥が生ずるパーセント可能性を略零に
できる新規な製造手順を提供することである。
従って、関連した目的は、現在実用的に取り扱い可能で
あるよりも著しく大きな電流を個別に取り扱うことがで
きる高い歩留りで欠陥のない半導体装置の製造を可能に
する簡単で非常に価格の低い方法を提供するような手順
を提供することである。
あるよりも著しく大きな電流を個別に取り扱うことがで
きる高い歩留りで欠陥のない半導体装置の製造を可能に
する簡単で非常に価格の低い方法を提供するような手順
を提供することである。
他の目的は有効であるが簡単なゲート・ソース間の接触
のアイソレーションをもつ電力Ｆｖ１０ＳＦＥＴ構造お
よびそのプロセスを提供することである。
のアイソレーションをもつ電力Ｆｖ１０ＳＦＥＴ構造お
よびそのプロセスを提供することである。
付加的な目的は電力ＭＯＳＦＥＴ装置の特性を改善する
ことである。
ことである。
本発明の簡便さ、有効性およびコスト的な有利さにとっ
て肝要な点は、本発明を実施する１つのやり方によれば
、半導体装置における通常の複数の機能領域の製造上単
一の独立したマスクのみが要求され、本発明を実施する
他のやり方によれば、まったくマスクを必要としない。
て肝要な点は、本発明を実施する１つのやり方によれば
、半導体装置における通常の複数の機能領域の製造上単
一の独立したマスクのみが要求され、本発明を実施する
他のやり方によれば、まったくマスクを必要としない。
基板上の上面上のゲート酸化物上のドーパント不透明領
域あるいは層、たとえばポリシリコンが装置の製造中は
パターン形状決定子として働き究極的には消失する。
域あるいは層、たとえばポリシリコンが装置の製造中は
パターン形状決定子として働き究極的には消失する。
これによって本発明は、シリコン基板内の必要な動作を
行なう接合と基板頂部に形成される導電的構造を生成す
べく使用される双方のドーピング工程に対する優れたか
つ簡単に実施される制御を提供する。発明のこの局面は
パターン形状決定子により決められる境界においてソー
ス導電層とゲート導電層を垂直方向に離隔させることに
よって有益に増強される。好ましくは、これはソース導
電層が基板のドープされたソース領域と電気的な接触を
して被着され同時にゲート導電層がゲート酸化物層頂部
に被着されているトレンチを形成することによって行わ
れる。このトレンチはパターン形状決定子およびゲート
酸化物によって境界づけられた基板の上部表面の露出部
内に形成される。
行なう接合と基板頂部に形成される導電的構造を生成す
べく使用される双方のドーピング工程に対する優れたか
つ簡単に実施される制御を提供する。発明のこの局面は
パターン形状決定子により決められる境界においてソー
ス導電層とゲート導電層を垂直方向に離隔させることに
よって有益に増強される。好ましくは、これはソース導
電層が基板のドープされたソース領域と電気的な接触を
して被着され同時にゲート導電層がゲート酸化物層頂部
に被着されているトレンチを形成することによって行わ
れる。このトレンチはパターン形状決定子およびゲート
酸化物によって境界づけられた基板の上部表面の露出部
内に形成される。
一実施例においては、トレンチングのプロファイルは調
製されてソース導電層およびゲート導電層の分離をさら
に増強するゲート酸化物のオーバハングを製造する。
製されてソース導電層およびゲート導電層の分離をさら
に増強するゲート酸化物のオーバハングを製造する。
ゲート導電層とソース導電層の分離は、パターン形状決
定子の各側とゲート酸化物構造上に酸化物スペーサを形
成し、平坦化層を適用し、酸化物スペーサ頂部に被着さ
れた導電物質のどれもを選択的に除去することによって
、さらに確かなものとなり得る。各スペーサおよびこれ
らの頂部に被着されたいかなる導電物質が余分な導電物
質の容易な除去のために上方へ突出するようにポリシリ
コン層は厚さが減少する。この減少は上述したトレンチ
ング手順と組み合せて有益に行なうことが可能である。
定子の各側とゲート酸化物構造上に酸化物スペーサを形
成し、平坦化層を適用し、酸化物スペーサ頂部に被着さ
れた導電物質のどれもを選択的に除去することによって
、さらに確かなものとなり得る。各スペーサおよびこれ
らの頂部に被着されたいかなる導電物質が余分な導電物
質の容易な除去のために上方へ突出するようにポリシリ
コン層は厚さが減少する。この減少は上述したトレンチ
ング手順と組み合せて有益に行なうことが可能である。
各側壁スペーサを単独にあるいはトレンチのプロファイ
ル調製と組み合せてソース領域幅（すなわち寄生的なピ
ンチされたベース幅）およびソース抵抗に影響を与える
ＦＥＴチャンネルに対するソース導電体の近接度を制御
することが可能となる。トランジスタ本体および各ソー
ス領域をトレンチを形成するに先立って逆のドーパント
型の拡散で異なった深さまで露出したシリコンをドーピ
ングすることによって形成することは好ましいことであ
る。トレンチの深さを測定してより浅い第２のドープさ
れた領域をトレンチの対向した各側壁に添って位置した
２つのソース領域に分離する。
ル調製と組み合せてソース領域幅（すなわち寄生的なピ
ンチされたベース幅）およびソース抵抗に影響を与える
ＦＥＴチャンネルに対するソース導電体の近接度を制御
することが可能となる。トランジスタ本体および各ソー
ス領域をトレンチを形成するに先立って逆のドーパント
型の拡散で異なった深さまで露出したシリコンをドーピ
ングすることによって形成することは好ましいことであ
る。トレンチの深さを測定してより浅い第２のドープさ
れた領域をトレンチの対向した各側壁に添って位置した
２つのソース領域に分離する。
このシーケンスは２つの利点を有する。第１は、各ＰＮ
接合の位置および距離が２つの変数、すなわち拡散自体
にのみ依るものであって、トレンチング手順である第３
の変数には依らないことであり、これによってＶｔｈの
厳密な制御を可能にする。
接合の位置および距離が２つの変数、すなわち拡散自体
にのみ依るものであって、トレンチング手順である第３
の変数には依らないことであり、これによってＶｔｈの
厳密な制御を可能にする。
第２は、イオンインプランテーションあるいはドーパン
ト上の気相拡散に起因して半導体表面物質内に導入され
るほとんどの欠陥は後続のトレンチングによって除去さ
れ、次の拡散における欠陥の下方への伝播に起因した漏
れ電流を減少させる。
ト上の気相拡散に起因して半導体表面物質内に導入され
るほとんどの欠陥は後続のトレンチングによって除去さ
れ、次の拡散における欠陥の下方への伝播に起因した漏
れ電流を減少させる。
第１の拡散と同じドーパント型の第３の拡散は、トレン
チング後基板内に共に拡散して各ソース領域の拡散の下
方への広がりを制限するとともに、ソースメタライゼー
ションおよび各ソース領域の下方の寄生的バイポーラベ
ース導電率を増加させる。これによって、装置の逆バイ
アスアバランシェ特性が改善される。
チング後基板内に共に拡散して各ソース領域の拡散の下
方への広がりを制限するとともに、ソースメタライゼー
ションおよび各ソース領域の下方の寄生的バイポーラベ
ース導電率を増加させる。これによって、装置の逆バイ
アスアバランシェ特性が改善される。
各スペーサのいずれかによって、あるいは凹部を設けた
トレンチの側壁によって離隔可能である、ソース導電層
と各ソース領域との間の電気的な接触は、これらの間に
低抵抗率層を形成することによって増強される。これに
よって、ドーパント拡散、金属たとえばタングステンの
選択的な被着、あるいはトレンチ内の露出したシリコン
内のシリサイド形成のいずれかにより行うことが可能で
ある。
トレンチの側壁によって離隔可能である、ソース導電層
と各ソース領域との間の電気的な接触は、これらの間に
低抵抗率層を形成することによって増強される。これに
よって、ドーパント拡散、金属たとえばタングステンの
選択的な被着、あるいはトレンチ内の露出したシリコン
内のシリサイド形成のいずれかにより行うことが可能で
ある。
本発明の前述した付加的な目標、特徴および利点は、添
付された図面を参照して開始される好適な実施例の以下
の詳細な既述からより容易に明らかになるであろう。
付された図面を参照して開始される好適な実施例の以下
の詳細な既述からより容易に明らかになるであろう。
図面を参照して、まず第１図および第２図に注目すると
、本発明によりシリコン基板１１上に製造されたＮチャ
ネル電力ＭＯＳ電界効果トランジスタ（半導体装置）が
一般に１０によって示されている。このトランジスタ１
０は従来装置と類似しており、ゲート１２、ドレイン１
４およびソース１６を有している。ゲート構造およびソ
ース構造は基板の上面、すなわち参照面上に形成され、
ドレインは基板の本体内に形成されている。これら２つ
の図面に示される特定のトランジスタ実施例においては
、ゲート１２はオープンドポログラフィで配列された３
個の「フィンガーＪ１２．ａ。
、本発明によりシリコン基板１１上に製造されたＮチャ
ネル電力ＭＯＳ電界効果トランジスタ（半導体装置）が
一般に１０によって示されている。このトランジスタ１
０は従来装置と類似しており、ゲート１２、ドレイン１
４およびソース１６を有している。ゲート構造およびソ
ース構造は基板の上面、すなわち参照面上に形成され、
ドレインは基板の本体内に形成されている。これら２つ
の図面に示される特定のトランジスタ実施例においては
、ゲート１２はオープンドポログラフィで配列された３
個の「フィンガーＪ１２．ａ。
１２ｂ、１２ｃを有している。同様に、ソース構造はゲ
ート１２の各フィンガーの間でそれらを取り囲む４つの
フィンガー１６ ａ、 １６ ｂ、 １６ ｃ。
ート１２の各フィンガーの間でそれらを取り囲む４つの
フィンガー１６ ａ、 １６ ｂ、 １６ ｃ。
１６ｄを有している。
以下に続く記述において、ある寸法が与えられる。これ
らの寸法は５００ボルトスイツチとして動作するように
設計されたトランジスタにとって特定的なものである。
らの寸法は５００ボルトスイツチとして動作するように
設計されたトランジスタにとって特定的なものである。
しばらく特に第２図を見ると、トランジスタ１０を構成
する種々の層および機能領域を明瞭に見ることができる
。より詳細には、集合的にドレイン１４を形成するベー
スＮ 不純物層１８およびＮ 不純物エピタキシャル層
２０が基板１１内にある。フィンガー１６ａ乃至１６ｄ
の各々の下方に存在するＰ−不純物領域２２はトランジ
スタ内のいわゆる「本体」を形成しており、その中にゲ
ートの各フィンガー１２ａ乃至１２ｃに隣接した各フィ
ンガー１６ａ乃至１６ｄの各々の一側に添って連続的に
延在するトランジスタ内のソースを形成するＮ 不純物
領域２４が存在している。
する種々の層および機能領域を明瞭に見ることができる
。より詳細には、集合的にドレイン１４を形成するベー
スＮ 不純物層１８およびＮ 不純物エピタキシャル層
２０が基板１１内にある。フィンガー１６ａ乃至１６ｄ
の各々の下方に存在するＰ−不純物領域２２はトランジ
スタ内のいわゆる「本体」を形成しており、その中にゲ
ートの各フィンガー１２ａ乃至１２ｃに隣接した各フィ
ンガー１６ａ乃至１６ｄの各々の一側に添って連続的に
延在するトランジスタ内のソースを形成するＮ 不純物
領域２４が存在している。
Ｎ基板の領域２５はゲートの各フィンガー１２ａ乃至１
２ｃの下方で基板表面に延在して、各領域２４の間にド
レイン導電路を提供している。
２ｃの下方で基板表面に延在して、各領域２４の間にド
レイン導電路を提供している。
基板の上面において、上記領域２２．２４のすぐ上に、
ＭＯ３外方層としても言及されるゲート酸化物層（Ｓ
ｉｏ ２ ） ２６および２個のメタライゼーション層
２８．３０が存在している。これら２個のメタル層は典
型的に形成されており、ここではアルミニウムにより形
成されている。なお、他の物質たとえばタングステンな
ども用いることもできる。前記層２８は隣接したその側
部に添って延在するソース用の電気接点として働き、ま
た前記層３０は既述のゲート１２を形成している。
ＭＯ３外方層としても言及されるゲート酸化物層（Ｓ
ｉｏ ２ ） ２６および２個のメタライゼーション層
２８．３０が存在している。これら２個のメタル層は典
型的に形成されており、ここではアルミニウムにより形
成されている。なお、他の物質たとえばタングステンな
ども用いることもできる。前記層２８は隣接したその側
部に添って延在するソース用の電気接点として働き、ま
た前記層３０は既述のゲート１２を形成している。
動作に際しては、トランジスタ１０がＯＮに切換ると、
ゲート１２をバイアスすることによって誘導される電場
の結果、ソース領域２４からドレイン領域２５ヘゲート
フインガー１２ａ乃至１２ｃの下方の通常Ｐ型である領
域２２の表面に近い部分に形成された反転層、すなわち
Ｎ−型チャンネルを経由して電流が流れる。
ゲート１２をバイアスすることによって誘導される電場
の結果、ソース領域２４からドレイン領域２５ヘゲート
フインガー１２ａ乃至１２ｃの下方の通常Ｐ型である領
域２２の表面に近い部分に形成された反転層、すなわち
Ｎ−型チャンネルを経由して電流が流れる。
包括的に第３図乃至第１６図に着目して、トランジスタ
１０が本発明を実施する１つのやり方に従ってどのよう
に形成されたかについて考察してみる。
１０が本発明を実施する１つのやり方に従ってどのよう
に形成されたかについて考察してみる。
前述した層１８．２０は通常市販のシリコンウェーハ内
に設けられており、ここではトランジスタ１０の製造用
の「出発物質」を形成するものとして考えることができ
る。各層１８．２０が基板構造１１としてここで言及さ
れているものを構成している。今記述されつつある特定
の構造においては、層１８は約１５ミルの厚さと約０．
００７〜０．０２オーム・センチの抵抗率をもっている
。
に設けられており、ここではトランジスタ１０の製造用
の「出発物質」を形成するものとして考えることができ
る。各層１８．２０が基板構造１１としてここで言及さ
れているものを構成している。今記述されつつある特定
の構造においては、層１８は約１５ミルの厚さと約０．
００７〜０．０２オーム・センチの抵抗率をもっている
。
エピタキシャル層２０はここでは約３６〜４４ミクロン
の厚さと約１４〜２２オーム・センチの抵抗率をもって
いる。また、ゲート酸化物層２６はここでは約２．４０
０人の厚さを有しているが１．０００〜２，５００人の
範囲で変化可能であり、約１，０００〜１，１００℃の
温度で拡散炉内の酸化により最初の処理手順として熱的
に成長させられる。さらに層２６は酸化物層として言及
されている。
の厚さと約１４〜２２オーム・センチの抵抗率をもって
いる。また、ゲート酸化物層２６はここでは約２．４０
０人の厚さを有しているが１．０００〜２，５００人の
範囲で変化可能であり、約１，０００〜１，１００℃の
温度で拡散炉内の酸化により最初の処理手順として熱的
に成長させられる。さらに層２６は酸化物層として言及
されている。
第４図は層２６上に存在する新しい層３２の作成を図示
したものである。ここで層３２はドーパント不透明保護
層であり、好ましくは通常の化学的蒸着法によりポリシ
リコンから形成され大体７．０００〜２７，０００への
範囲、好ましくは２０，０００人厚さを有している。以
下に説明するように本実施例では窮極的に消失するが他
の実施例では消失しないこの層は、多量のマスキング工
程を避ける点と、適切な不純物添加を制御して所望の接
合を生成する点の双方において重要な役割を果す。前記
層３２として使用すべき物質の選択に関連するいくつか
の考察がある。より詳細には、この層の物質は、前記層
２６がエツチング可能である媒体とは異なった媒体内で
エツチング可能でなければならない。さらに、この層３
２は通常の拡散工程を特徴づけている高温に耐える（す
なわち構造的一体性を保持する）ことができな、ければ
ならない。さらに、この層３２は既述の層２２．２４を
形成すべく用いられるドーピング物質に非浸透（１００
％の非浸透）でなければならない。この層として用いる
ことが可能であるポリシリコン以外の特定の物質は、窒
化シリコン、耐火性金属シリサイド、および不純物拡散
された酸化物を含んでいる。
したものである。ここで層３２はドーパント不透明保護
層であり、好ましくは通常の化学的蒸着法によりポリシ
リコンから形成され大体７．０００〜２７，０００への
範囲、好ましくは２０，０００人厚さを有している。以
下に説明するように本実施例では窮極的に消失するが他
の実施例では消失しないこの層は、多量のマスキング工
程を避ける点と、適切な不純物添加を制御して所望の接
合を生成する点の双方において重要な役割を果す。前記
層３２として使用すべき物質の選択に関連するいくつか
の考察がある。より詳細には、この層の物質は、前記層
２６がエツチング可能である媒体とは異なった媒体内で
エツチング可能でなければならない。さらに、この層３
２は通常の拡散工程を特徴づけている高温に耐える（す
なわち構造的一体性を保持する）ことができな、ければ
ならない。さらに、この層３２は既述の層２２．２４を
形成すべく用いられるドーピング物質に非浸透（１００
％の非浸透）でなければならない。この層として用いる
ことが可能であるポリシリコン以外の特定の物質は、窒
化シリコン、耐火性金属シリサイド、および不純物拡散
された酸化物を含んでいる。
なんららの無ピンホール技術によって層３２（第５図参
照）上にネガのフォトレジスト層３４がついで作゛成さ
れる。なお、ホジのフォトレジストもこの層を形成する
ために用いることができる。
照）上にネガのフォトレジスト層３４がついで作゛成さ
れる。なお、ホジのフォトレジストもこの層を形成する
ために用いることができる。
今まで記述してきている本発明を実施するやり方によれ
ば、単一の独立したマスクを含む単一のマスキング工程
のみが要求されるだけである。このことは何らかの致命
的な欠陥が後続の処理工程間に生ずるであろう可能性を
最小化する肝要な因子である。他のやり方をとると、そ
れはやがて自明となることであるが、後続する工程で生
じ得るなんらかの欠陥は、はとんど例外なく、用いられ
るマスクそれ自体内の内部欠陥に帰因することになるで
あろう。もしこのような欠陥が回避できるならば、新た
な無欠陥のマスクを容易に作成できる。
ば、単一の独立したマスクを含む単一のマスキング工程
のみが要求されるだけである。このことは何らかの致命
的な欠陥が後続の処理工程間に生ずるであろう可能性を
最小化する肝要な因子である。他のやり方をとると、そ
れはやがて自明となることであるが、後続する工程で生
じ得るなんらかの欠陥は、はとんど例外なく、用いられ
るマスクそれ自体内の内部欠陥に帰因することになるで
あろう。もしこのような欠陥が回避できるならば、新た
な無欠陥のマスクを容易に作成できる。
そこで、第６図に注目してみると、フォトリソグラフィ
工程にここで採用されている単一の独立したマスクを一
般に３６で示している。当業者によってよく理解される
ように、究極的にはトランジスタ１０となるパターンは
マスク３６内で適切に作成され、そして第６図ではこの
マスク３６はたとえば領域３６ａのような光透過性領域
と例えば領域３６ｂのような光不透過性領域を含んでい
ることがわかる。
工程にここで採用されている単一の独立したマスクを一
般に３６で示している。当業者によってよく理解される
ように、究極的にはトランジスタ１０となるパターンは
マスク３６内で適切に作成され、そして第６図ではこの
マスク３６はたとえば領域３６ａのような光透過性領域
と例えば領域３６ｂのような光不透過性領域を含んでい
ることがわかる。
第６図に示した構成体は典型的なフォトリソグラフイエ
程中光にさらされ、その結果フォトレジスト層３４は露
光された領域（点線の外側）と露光されていない領域（
点線の内側）で終了している。
程中光にさらされ、その結果フォトレジスト層３４は露
光された領域（点線の外側）と露光されていない領域（
点線の内側）で終了している。
第７図は次の工程を示すもので、フォトレジスト層３４
、特に露光されなかった領域が適切なフォトレジスト現
像剤によって通常のやり方で除去される。このような除
去された領域を一般に３８によって示す。
、特に露光されなかった領域が適切なフォトレジスト現
像剤によって通常のやり方で除去される。このような除
去された領域を一般に３８によって示す。
第８図は次の後続工程を示すもので、ポリシリコン層は
何らかの商用エツチング技術によってエツチングされて
、フォトレジスト層３４内に既に生成されている像を層
３２内に移行させる。従って、露出領域３８用の整合像
が層３２内に生成され、そしてこれは一般に領域４ｏと
して示されている。この領域４０はここではマスク代替
パターン形状決定子として言及するものとし、さらに詳
しくは第１のマスク代替パターン形状決定Ｔと呼ぶ。
何らかの商用エツチング技術によってエツチングされて
、フォトレジスト層３４内に既に生成されている像を層
３２内に移行させる。従って、露出領域３８用の整合像
が層３２内に生成され、そしてこれは一般に領域４ｏと
して示されている。この領域４０はここではマスク代替
パターン形状決定子として言及するものとし、さらに詳
しくは第１のマスク代替パターン形状決定Ｔと呼ぶ。
この術語を用いて本発明の重要な動作上の特徴、すなわ
ち、構造それ自体にこのようなパターン形状決定子を生
成することによってマスク３６以外の独立したマスクを
特に用いる必要性を完全になくすことができることを指
摘する。明らかに、このような欠陥が後続する処理工程
により構造内でもはやそれ以上進展しないという点にお
いて、このことはマスキングに関連した欠陥のない装置
を製造することに、このような欠陥が後続する処理工程
により構造内でもはや進展しない点で重要な寄与となる
。
ち、構造それ自体にこのようなパターン形状決定子を生
成することによってマスク３６以外の独立したマスクを
特に用いる必要性を完全になくすことができることを指
摘する。明らかに、このような欠陥が後続する処理工程
により構造内でもはやそれ以上進展しないという点にお
いて、このことはマスキングに関連した欠陥のない装置
を製造することに、このような欠陥が後続する処理工程
により構造内でもはや進展しない点で重要な寄与となる
。
このようにして形成されたパターン形状決定子はある決
まった輪郭（縁どり構成）をもっている。
まった輪郭（縁どり構成）をもっている。
以下の記述から明らかになるように、この輪郭それ自体
はまったく変化することなく後続の製造工程における唯
一の必要なセルフアライメントマスキング剤として使用
される。
はまったく変化することなく後続の製造工程における唯
一の必要なセルフアライメントマスキング剤として使用
される。
次に、フォトレジスト層３４をなんらかの適宜な通常の
技術によって除去する。この状態は第９図に示されてい
る。ついで、製造プロセスはここでドーピング工程とし
て一般に言及されている］工程に入ることになる。
技術によって除去する。この状態は第９図に示されてい
る。ついで、製造プロセスはここでドーピング工程とし
て一般に言及されている］工程に入ることになる。
第１０図は第１の注入工程を示しており、以下説明する
ように既述の層２２となるであろうボロン注入の形式を
採っている。このボロン注入は約６０〜１６０ＫＥＶの
エネルギレベルで通常の注入装置内で行われて約５Ｘ１
０”’〜２Ｘ１０１４原子／ｃ〃１の層２０における注
入密度を生ずる。点線４２はこの工程による層２０内に
注入されたドーパントのピークグラジェント密度を示し
ており、この注入は約０．２７〜０．５ミクロンの深さ
にまで及んでいる。理解され得るように、点線４２は注
入がパターン形状決定子４０の境界を越えて短い距離横
方向に延在していることを示している。
ように既述の層２２となるであろうボロン注入の形式を
採っている。このボロン注入は約６０〜１６０ＫＥＶの
エネルギレベルで通常の注入装置内で行われて約５Ｘ１
０”’〜２Ｘ１０１４原子／ｃ〃１の層２０における注
入密度を生ずる。点線４２はこの工程による層２０内に
注入されたドーパントのピークグラジェント密度を示し
ており、この注入は約０．２７〜０．５ミクロンの深さ
にまで及んでいる。理解され得るように、点線４２は注
入がパターン形状決定子４０の境界を越えて短い距離横
方向に延在していることを示している。
これは分散媒体として機能するゲート酸化物層の働きに
今回している。
今回している。
点線４４はポリシリコン層３２へのボロンの類似の浸透
が存在するもののその厚さのためにこの層３２に完全に
は浸透していない状態を示している。大切な点は、ボロ
ン浸透に対する層３２のこの有効な容量が本工程におけ
る適切に制御されたドーピングを達成するように機能す
ることである。
が存在するもののその厚さのためにこの層３２に完全に
は浸透していない状態を示している。大切な点は、ボロ
ン浸透に対する層３２のこの有効な容量が本工程におけ
る適切に制御されたドーピングを達成するように機能す
ることである。
ここでボロンを最初の注入物質として記述してきたけれ
ども、同じ機能を達成すべく使用可能な他のＰ−型ドー
パントはビスマス、アルミニウムを含んでいる。
ども、同じ機能を達成すべく使用可能な他のＰ−型ドー
パントはビスマス、アルミニウムを含んでいる。
第１１図は第１の拡散工程を示しており、約１１５０℃
の典型的な温度で約３〜８時間通常の拡散炉内で行われ
る。ここで理解され得るように、結果として注入４４の
拡散を得て既述の層２２の始まりを形成する。この拡散
領域は典型的には約３〜６ミクロンの第１１図で４６に
より示す深さをもっている。この領域は寸法４６の約６
０〜８０％である一般に４８で示す寸法によってパター
ン形状決定子４０の縁を越えて横方向に延在している。
の典型的な温度で約３〜８時間通常の拡散炉内で行われ
る。ここで理解され得るように、結果として注入４４の
拡散を得て既述の層２２の始まりを形成する。この拡散
領域は典型的には約３〜６ミクロンの第１１図で４６に
より示す深さをもっている。この領域は寸法４６の約６
０〜８０％である一般に４８で示す寸法によってパター
ン形状決定子４０の縁を越えて横方向に延在している。
第１２図はこの手順における次の工程を示しており、ゲ
ート酸化物層２６を商用のエツチング技術によってエツ
チングして整合パターン（第１のパターン形状決定子４
０の像）を層２６へ移行させる。かくして、一般に４９
で示すように領域４０と（輪郭において）整合しかつこ
こでは第２のマスク代替パターン形状決定子として言及
される層２６内の開口部４９が得られる。以下で議論さ
れるように、この工程は或る条件の下では省略可能であ
る。
ート酸化物層２６を商用のエツチング技術によってエツ
チングして整合パターン（第１のパターン形状決定子４
０の像）を層２６へ移行させる。かくして、一般に４９
で示すように領域４０と（輪郭において）整合しかつこ
こでは第２のマスク代替パターン形状決定子として言及
される層２６内の開口部４９が得られる。以下で議論さ
れるように、この工程は或る条件の下では省略可能であ
る。
第１３図はここではリンを用いて達成される第２の注入
工程を示している。この工程も、第１の注入工程につい
ても正しかったように、約１６０ｋｅｙのエネルギレベ
ルで通常の注入装置内で行われ約Ｉ×１０１５〜ｌＸ１
０１６アトム／ｄの最終注入密度を生ずる。層２０とな
る注入は点線５０によって示され、これは約０．２ミク
ロンの５２で示す深さまで及んでいる。なお、点線５０
によって示すように、今まさに行われた注入は拡散領域
２２内を完全に含みパターン形状決定子４０の境界をわ
ずかに越えて延在している。また点線５１はリンが層３
２へわずかに浸透しているが、いかなる場所にも完全に
浸透していない状態を示している。従って、ここでもま
たドーパント保護層３２は、ボロンドーピング注入工程
について述べたように、適切な最終的な不純物添加結果
を制御して行うように有意味に機能する。
工程を示している。この工程も、第１の注入工程につい
ても正しかったように、約１６０ｋｅｙのエネルギレベ
ルで通常の注入装置内で行われ約Ｉ×１０１５〜ｌＸ１
０１６アトム／ｄの最終注入密度を生ずる。層２０とな
る注入は点線５０によって示され、これは約０．２ミク
ロンの５２で示す深さまで及んでいる。なお、点線５０
によって示すように、今まさに行われた注入は拡散領域
２２内を完全に含みパターン形状決定子４０の境界をわ
ずかに越えて延在している。また点線５１はリンが層３
２へわずかに浸透しているが、いかなる場所にも完全に
浸透していない状態を示している。従って、ここでもま
たドーパント保護層３２は、ボロンドーピング注入工程
について述べたように、適切な最終的な不純物添加結果
を制御して行うように有意味に機能する。
当業者が理解するように、代りの手順を調合して第２の
マスク代替パターン形状決定子を生成することなくシリ
コン内への燐の導入を行なう、たとえば注入エネルギー
を増加して、最初に層２６をエツチングしつくすことな
く層２６を浸透することによって、可能となる。とは言
うものの開口部４つの形成を含む最初に記述した手順は
好ましいものである。
マスク代替パターン形状決定子を生成することなくシリ
コン内への燐の導入を行なう、たとえば注入エネルギー
を増加して、最初に層２６をエツチングしつくすことな
く層２６を浸透することによって、可能となる。とは言
うものの開口部４つの形成を含む最初に記述した手順は
好ましいものである。
ここではとくに燐を用いてこの注入を行なったけれども
、使用可能な他の物質には砒素やアンチモンがある。１
つの代替物質は第１８図乃至２０Ａ図を参照して以下論
述される。
、使用可能な他の物質には砒素やアンチモンがある。１
つの代替物質は第１８図乃至２０Ａ図を参照して以下論
述される。
後の工程（第１４図参照）において、燐の注入は拡散さ
れて究極的にＮ 型ソース領域２４となる領域を形成す
る。しかしながら、まずいくつかの工程を実施して究極
的にソースおよびゲートの各コンタクト構造とそのアイ
ソレーションを形成するものを位相幾何学的に決定する
。これらの工程は次に記述するように第１３Ａ図乃至第
１３Ｄ図に示されている。
れて究極的にＮ 型ソース領域２４となる領域を形成す
る。しかしながら、まずいくつかの工程を実施して究極
的にソースおよびゲートの各コンタクト構造とそのアイ
ソレーションを形成するものを位相幾何学的に決定する
。これらの工程は次に記述するように第１３Ａ図乃至第
１３Ｄ図に示されている。
第１３Ａ図は層３２，２６．２２の頂部に被着された層
６１を示している。この層６１は、限定されるものでは
ないが、（好ましくは）ＣＶＤシリコン二酸化物、窒化
シリコン、あるいは酸化窒化物であり得る。この層はま
た熱成長されたＳ ｉｏ ２であってもよく、あるいは
最初の薄い熱酸化物層を含んでいてもよい。厚さの広が
り範囲を層６１に対して用いることができる。以下の論
述にとって、１，０００人から１μｍの厚さを用いるこ
とかで゛きる。第１８図乃至第２０Ａ図に示される他の
方法では、より薄い側壁、たとえば１０００〜２００Ｏ
Ａが用いられる。
６１を示している。この層６１は、限定されるものでは
ないが、（好ましくは）ＣＶＤシリコン二酸化物、窒化
シリコン、あるいは酸化窒化物であり得る。この層はま
た熱成長されたＳ ｉｏ ２であってもよく、あるいは
最初の薄い熱酸化物層を含んでいてもよい。厚さの広が
り範囲を層６１に対して用いることができる。以下の論
述にとって、１，０００人から１μｍの厚さを用いるこ
とかで゛きる。第１８図乃至第２０Ａ図に示される他の
方法では、より薄い側壁、たとえば１０００〜２００Ｏ
Ａが用いられる。
第１３Ｂ図において、層６１は商業的に利用可能な方法
、たとえば反応イ゛オンエッチによって異方的にエツチ
ングされ、層３２と２６の垂直側部上において、側壁６
２として示される層６１のかなりの量を残しつつシリコ
ン基板表面を露出させた。これらの側壁６２は後の工程
における除去から注入５０の縁部をあとで保護すること
になる。
、たとえば反応イ゛オンエッチによって異方的にエツチ
ングされ、層３２と２６の垂直側部上において、側壁６
２として示される層６１のかなりの量を残しつつシリコ
ン基板表面を露出させた。これらの側壁６２は後の工程
における除去から注入５０の縁部をあとで保護すること
になる。
これらの側壁６２はまた後の工程において前述したゲー
ト１２およびソース１６のアイソレーションを増強する
ことになり、スペーサ６２として代って言及される可能
性がある。
ト１２およびソース１６のアイソレーションを増強する
ことになり、スペーサ６２として代って言及される可能
性がある。
第１３Ｃ図は露出したシリコン基板がプロファイル制御
方法によって各領域６２の間でエツチングされ凹部すな
わちトレンチ６３を形成することを示している。このエ
ツチングの深さはトレンチが注入５０の下まで貫通して
延在するように制御される。オーバハング６４を備えた
トレンチ６３の好ましい階段状のプロファイルが第１３
Ｃ図に示されている。（プロファイル制御方法の変化に
よって得ることが可能な代りのプロファイルは第１３Ｅ
図乃至第１３Ｌ図に示され、以下記述される。）このオ
ーバハングはコンタクト１２と１６の分離を向上させる
。この好適な実施例は底部から電源が供給される平行プ
レートプラズマ反応器、たとえばＴＥＧＡＬ７０１ある
いはＬＡＭ７９０上でのエツチングにより達成される。
方法によって各領域６２の間でエツチングされ凹部すな
わちトレンチ６３を形成することを示している。このエ
ツチングの深さはトレンチが注入５０の下まで貫通して
延在するように制御される。オーバハング６４を備えた
トレンチ６３の好ましい階段状のプロファイルが第１３
Ｃ図に示されている。（プロファイル制御方法の変化に
よって得ることが可能な代りのプロファイルは第１３Ｅ
図乃至第１３Ｌ図に示され、以下記述される。）このオ
ーバハングはコンタクト１２と１６の分離を向上させる
。この好適な実施例は底部から電源が供給される平行プ
レートプラズマ反応器、たとえばＴＥＧＡＬ７０１ある
いはＬＡＭ７９０上でのエツチングにより達成される。
このプロファイルは新規な多数工程処理方法によって好
ましく製造される。好適な階段状実施例の場合、０．１
〜１．ＩＴｏｒｒ、１００〜２５０ワットで２６〜７５
ｓｃｃｍ（標準ｃ！ＩＩ／ｌ１ｌｌｎ）の六フッ化イオ
ウおよび２０〜５６ｓｃｃｍのヘリウムの等方性エッチ
を用いて、３：１以下の縦φ横エツチング選択度をもつ
オーバハング６４を生成する。ついで、同じ電力および
圧力で酸素を５．０〜１５．０ｓｃｃｍで加えて第２の
異方性エツチング工程を行ない、トレンチをさらに深く
続行する。この場合略垂直な側部６５をスペーサ６２に
対して整合させて用いる。このエツチングは好ましくは
１０：１以上の選択度で行われる。この操作の間に層３
２の厚さが減少させられるが、この層３２の厚さを減少
すべきことは重要なことではない。
ましく製造される。好適な階段状実施例の場合、０．１
〜１．ＩＴｏｒｒ、１００〜２５０ワットで２６〜７５
ｓｃｃｍ（標準ｃ！ＩＩ／ｌ１ｌｌｎ）の六フッ化イオ
ウおよび２０〜５６ｓｃｃｍのヘリウムの等方性エッチ
を用いて、３：１以下の縦φ横エツチング選択度をもつ
オーバハング６４を生成する。ついで、同じ電力および
圧力で酸素を５．０〜１５．０ｓｃｃｍで加えて第２の
異方性エツチング工程を行ない、トレンチをさらに深く
続行する。この場合略垂直な側部６５をスペーサ６２に
対して整合させて用いる。このエツチングは好ましくは
１０：１以上の選択度で行われる。この操作の間に層３
２の厚さが減少させられるが、この層３２の厚さを減少
すべきことは重要なことではない。
ＦＩＧ、１３Ｄはトレンチ部６３の底部において５ＸＥ
１４〜２ＸＥ１６イオン／ｃｄの濃度。
１４〜２ＸＥ１６イオン／ｃｄの濃度。
３０に、１６０ｋｃｖ 、（）、１〜０．４ミクロンの
深さの注入領域６６を形成するボロン（あるいは類似の
Ｐ型ドーパント）の第２の注入を示している。この注入
はトレンチング６５の下で領域６６の縁に添ってバラツ
キがある。Ｐ型領域６６は後続のステップの間Ｎ型注入
５０の拡散深さを制限する目的をもっており、その結果
第１４図の文脈において論述されるように寄生バイポー
ラトランジスタゲインが実質的に減少する。
深さの注入領域６６を形成するボロン（あるいは類似の
Ｐ型ドーパント）の第２の注入を示している。この注入
はトレンチング６５の下で領域６６の縁に添ってバラツ
キがある。Ｐ型領域６６は後続のステップの間Ｎ型注入
５０の拡散深さを制限する目的をもっており、その結果
第１４図の文脈において論述されるように寄生バイポー
ラトランジスタゲインが実質的に減少する。
第１３Ｅ図と第１３Ｌ図は第１３Ｃ図について論述した
ものに対して工程シーケンスを変化させるとともにガス
の流量を変更することによって、上述した多重工程をも
ちいて得ることが可能な種々の代りのプロファイルを示
している。
ものに対して工程シーケンスを変化させるとともにガス
の流量を変更することによって、上述した多重工程をも
ちいて得ることが可能な種々の代りのプロファイルを示
している。
表１において、第１欄は種々のプロファイルを製造する
際に使用される側壁−パッシベーティング／エツチング
ガスの各比率の範囲を示している。
際に使用される側壁−パッシベーティング／エツチング
ガスの各比率の範囲を示している。
また第２欄は第１３Ｃ図のトレンチングのために上述し
た温度および圧力条件の下で、第１欄における各比率に
よって生みだされる選択度比を示している。
た温度および圧力条件の下で、第１欄における各比率に
よって生みだされる選択度比を示している。
表１
０ ／ＳＦ 比率 縦／横エッチ・レート＜、
０５ ２．３：１ １ ２．８：１ ２ ４．１：１ ３ ５．５：１ ．４ ７．１：１ ５ ９．５：１ ６ １２：０：１ ７ ２０：０：１ 第１３Ｅ図は第１３Ｃ図のトレンチ６３の底部のエツチ
ングについて述べたように全体的にエツチングされたト
レンチ内の実質的に垂直方向の側壁６５ａを示している
。第１３Ｆ図は異方性エツチングから等方性エツチング
へ漸時的に移行する第１３Ｅ図のエツチングの間酸素比
率を（たとえば０．３から０．０５）へ次第に減少させ
た結果酸る角度でアンダーカットされる側壁６５ｂを示
している。第１３Ｇ図は、第１３Ｅ図のエツチングの酸
素比率をたとえば０．３から０． ７へ増加させた結果
内方に傾斜している側壁６５ｃを示している。第１３Ｈ
図は第１３Ｇ図におけるように漸時的に酸素比率を増加
させた結果の設定機関の等方性エツチングによりまずア
ンダーカットされ、ついで内方に傾斜する側壁６５ｄを
用いた、好適なプロファイル（第１３Ｃ図）のバラツキ
を示している。ｍ１３１図はプラズマトレンチエツチン
グの間異方的に行われる酸素エツチングを有するであろ
う２段エツチングから生ずる階段状側壁６５ｅを示して
いる。第１３Ｊ図は減少した酸素比率のエツチングの結
果異方性エツチングにより生ずる組合せ垂直側壁６５ｆ
を示している。第１３に図は３工程エツチングにより生
じた側壁６５ｇを示している。これは実質的に減少した
酸素比率のエツチングの結果得られる好適な実施例（第
１３Ｃ図）としてエツチングされたトレンチである。第
１３Ｌ図は好適な実施例のエツチング工程の逆工程（す
なわち、等方性エツチングに続（異方性エツチング）か
ら生ずる凹部を有する垂直側壁６５ｈを示している。ト
レンチプロファイルの前述の変化のすべてはシリコン結
晶の配向とは無関係に得ることができる。
０５ ２．３：１ １ ２．８：１ ２ ４．１：１ ３ ５．５：１ ．４ ７．１：１ ５ ９．５：１ ６ １２：０：１ ７ ２０：０：１ 第１３Ｅ図は第１３Ｃ図のトレンチ６３の底部のエツチ
ングについて述べたように全体的にエツチングされたト
レンチ内の実質的に垂直方向の側壁６５ａを示している
。第１３Ｆ図は異方性エツチングから等方性エツチング
へ漸時的に移行する第１３Ｅ図のエツチングの間酸素比
率を（たとえば０．３から０．０５）へ次第に減少させ
た結果酸る角度でアンダーカットされる側壁６５ｂを示
している。第１３Ｇ図は、第１３Ｅ図のエツチングの酸
素比率をたとえば０．３から０． ７へ増加させた結果
内方に傾斜している側壁６５ｃを示している。第１３Ｈ
図は第１３Ｇ図におけるように漸時的に酸素比率を増加
させた結果の設定機関の等方性エツチングによりまずア
ンダーカットされ、ついで内方に傾斜する側壁６５ｄを
用いた、好適なプロファイル（第１３Ｃ図）のバラツキ
を示している。ｍ１３１図はプラズマトレンチエツチン
グの間異方的に行われる酸素エツチングを有するであろ
う２段エツチングから生ずる階段状側壁６５ｅを示して
いる。第１３Ｊ図は減少した酸素比率のエツチングの結
果異方性エツチングにより生ずる組合せ垂直側壁６５ｆ
を示している。第１３に図は３工程エツチングにより生
じた側壁６５ｇを示している。これは実質的に減少した
酸素比率のエツチングの結果得られる好適な実施例（第
１３Ｃ図）としてエツチングされたトレンチである。第
１３Ｌ図は好適な実施例のエツチング工程の逆工程（す
なわち、等方性エツチングに続（異方性エツチング）か
ら生ずる凹部を有する垂直側壁６５ｈを示している。ト
レンチプロファイルの前述の変化のすべてはシリコン結
晶の配向とは無関係に得ることができる。
第１４図はトランジスタ１０を製造すべく行われる第２
の最終的な拡散工程を示している。この拡散工程もまた
典型的には約１０００〜１１００℃の温度で約１〜１０
時間拡散炉内で行われる。
の最終的な拡散工程を示している。この拡散工程もまた
典型的には約１０００〜１１００℃の温度で約１〜１０
時間拡散炉内で行われる。
結果として完全に２２で示す領域内で得られるものは、
記述のＮ型ソース領域２４および領域６７として示す濃
度の増加したＰ型頭域２２になるであろう注入５０の拡
散の完了である。この層２４は５６で示す横方向延伸寸
法（パターン形状決定子４０の境界を越えた延伸部）を
もっている。
記述のＮ型ソース領域２４および領域６７として示す濃
度の増加したＰ型頭域２２になるであろう注入５０の拡
散の完了である。この層２４は５６で示す横方向延伸寸
法（パターン形状決定子４０の境界を越えた延伸部）を
もっている。
注入６６は拡散して領域６７を形成する。この領域６７
は１〜４ミクロンの６８で示す深さ寸法と寸法６８の約
６０〜８５％の６９で示す横方向延伸寸法を有する。参
照番号７０はＰ型頭域６７の相互作用によるＮ型領域２
４の拡散深さの制限を示している。注入５０と６６の共
同拡散によりこの相互作用が得られる。分離した拡散を
行うことも可能であり、また注入６６の実施に続く注入
５０の部分拡散および最終的な拡散も行うことが可能で
ある。
は１〜４ミクロンの６８で示す深さ寸法と寸法６８の約
６０〜８５％の６９で示す横方向延伸寸法を有する。参
照番号７０はＰ型頭域６７の相互作用によるＮ型領域２
４の拡散深さの制限を示している。注入５０と６６の共
同拡散によりこの相互作用が得られる。分離した拡散を
行うことも可能であり、また注入６６の実施に続く注入
５０の部分拡散および最終的な拡散も行うことが可能で
ある。
拡散領域６７は拡散してソース領域２４を形成するので
、この領域６７は注入５ｏの拡散探さを制限するととも
に、領域２２のドーパント濃度を増加させ、この注入な
しの装置よりも各逆バイアス条件の期間実質的により大
きな電流に耐える装置の能力を増加させる。アバランシ
ェエネルギー試験あるいは誘導負荷スイッチング期間に
よく出くわすこのような逆バイアス電流の増加は現在開
示した手順の使用に起因してバイポーラトランジスタの
ゲインを直接減少させＮ型領域２４、Ｐ型頭域２２．６
７およびＮ型層２ｏによって形成される寄生ＮＰＮバイ
ポーラトランジスタを形成する。
、この領域６７は注入５ｏの拡散探さを制限するととも
に、領域２２のドーパント濃度を増加させ、この注入な
しの装置よりも各逆バイアス条件の期間実質的により大
きな電流に耐える装置の能力を増加させる。アバランシ
ェエネルギー試験あるいは誘導負荷スイッチング期間に
よく出くわすこのような逆バイアス電流の増加は現在開
示した手順の使用に起因してバイポーラトランジスタの
ゲインを直接減少させＮ型領域２４、Ｐ型頭域２２．６
７およびＮ型層２ｏによって形成される寄生ＮＰＮバイ
ポーラトランジスタを形成する。
もし酸化拡散サイクルを用いれば、この第２の拡散工程
の結果、薄い酸化膜５１（点線５１で示す）がトレンチ
６３内の層２０の露出したシリコン表面上で成長する。
の結果、薄い酸化膜５１（点線５１で示す）がトレンチ
６３内の層２０の露出したシリコン表面上で成長する。
手順のこの時点で、この酸化物はなんらかの適切な従来
の酸化エツチング技術により容易に除去される。
の酸化エツチング技術により容易に除去される。
第１４Ａ図は領域２４への接触を増加する。領域２４と
６７の露出したシリコン表面への随意的であるが好まし
い導入を示している。ドーパント領域７１の導入は当業
者によって知られている数多くの従来方法により行うこ
とが可能である。このドーピング工程は拡散炉で典型的
には７５０〜１１５０℃の温度で１０〜１２０分間行う
ことが好ましい。この燐の供給源は固体、液体あるいは
気体供給源からであってもよく、また側壁プロファイル
に依存して注入によっても可能である。他のドーパント
、たとえばヒ素あるいはアンチモンを燐に代入すること
もできる。この工程は浅い拡散オーミック接触、たとえ
ば１０２０イオン／ ｃｉ以上の濃度および約０．５μ
ｍの深さを生じさせるべく制御される。
６７の露出したシリコン表面への随意的であるが好まし
い導入を示している。ドーパント領域７１の導入は当業
者によって知られている数多くの従来方法により行うこ
とが可能である。このドーピング工程は拡散炉で典型的
には７５０〜１１５０℃の温度で１０〜１２０分間行う
ことが好ましい。この燐の供給源は固体、液体あるいは
気体供給源からであってもよく、また側壁プロファイル
に依存して注入によっても可能である。他のドーパント
、たとえばヒ素あるいはアンチモンを燐に代入すること
もできる。この工程は浅い拡散オーミック接触、たとえ
ば１０２０イオン／ ｃｉ以上の濃度および約０．５μ
ｍの深さを生じさせるべく制御される。
第１５図は、トレンチ６３内の層２０の上部におけるシ
リコンをさらにエツチングして、６０で一般的に示す深
さが深くなったトレンチを製造する次の工程を示してい
る。今まさに言及したエツチングは第１３Ｃ図で用いら
れたプラズマエッチプロセスの後半部分を用いて異方的
に行われる。
リコンをさらにエツチングして、６０で一般的に示す深
さが深くなったトレンチを製造する次の工程を示してい
る。今まさに言及したエツチングは第１３Ｃ図で用いら
れたプラズマエッチプロセスの後半部分を用いて異方的
に行われる。
トレンチ６０の深さがＮ型拡散コンタクト領域７１を完
全に貫通するがＰ型拡散領域６７を部分的にしか貫通せ
ずに伸びることを確保するべく、エツチングが制御され
るべきであることが重要である。このようにして行われ
たエツチングがトレンチ６０内で十分に自立した壁６５
を生成して、後の処理工程中導電層２８．３０の電気的
な分離を確保することも重要なことである。
全に貫通するがＰ型拡散領域６７を部分的にしか貫通せ
ずに伸びることを確保するべく、エツチングが制御され
るべきであることが重要である。このようにして行われ
たエツチングがトレンチ６０内で十分に自立した壁６５
を生成して、後の処理工程中導電層２８．３０の電気的
な分離を確保することも重要なことである。
第１５図はまたトレンチエッチのさらに他の結果、すな
わちポリシリコン層３２の完全なあるいは略完全な除去
を示している。これによって、トレンチによって垂直方
向のみならずスペーサ６２によってトレンチから夫々分
離された金属ゲートあるいはシリコンゲートを究極的に
有するトランジスタ１０が得られる。
わちポリシリコン層３２の完全なあるいは略完全な除去
を示している。これによって、トレンチによって垂直方
向のみならずスペーサ６２によってトレンチから夫々分
離された金属ゲートあるいはシリコンゲートを究極的に
有するトランジスタ１０が得られる。
第１６図は本発明のメタライゼーションすなわち導電物
質被着における第１工程を示している。
質被着における第１工程を示している。
この工程においては、導電物質、たとえばアルミニウム
を被着してソースコンタクト層２８およびゲートコンタ
クト層３０を生成する。この工程は導電物質がコンタク
ト層３０と電気的にアイソレートされるが直接あるいは
ソースコンタクト領域７１を介してのいずれかによりソ
ース領域２４と接触している層２８を形成するようにラ
インオブサイト被着技術、たとえば低温蒸着あるいはス
パッタリングにより行うことが好ましい。
を被着してソースコンタクト層２８およびゲートコンタ
クト層３０を生成する。この工程は導電物質がコンタク
ト層３０と電気的にアイソレートされるが直接あるいは
ソースコンタクト領域７１を介してのいずれかによりソ
ース領域２４と接触している層２８を形成するようにラ
インオブサイト被着技術、たとえば低温蒸着あるいはス
パッタリングにより行うことが好ましい。
各導電層のラインオブサイト被着と共に、第１３Ｃ図を
参照して上述したプロファイルが調製されたトレンチの
エッチは層２８．３０の電気的な分離および層３０とソ
ース領域２４との間の接触を確保することを助長する。
参照して上述したプロファイルが調製されたトレンチの
エッチは層２８．３０の電気的な分離および層３０とソ
ース領域２４との間の接触を確保することを助長する。
オーバハング６４は各スペーサ直下の露出したシリコン
トレンチングの一部をシールドすることによって導電層
３０からの分離を向上させるのに役立つ。同時に、拡散
７１は導電層２８とソース領域２４との間の電気的な接
触を確かなものとする。
トレンチングの一部をシールドすることによって導電層
３０からの分離を向上させるのに役立つ。同時に、拡散
７１は導電層２８とソース領域２４との間の電気的な接
触を確かなものとする。
前述した工程は、以下記述するようにアイソレーション
を確保する適切な手段とともに選択的な蒸着あるいは電
気メツキにより耐火物質たとえばタングステンあるいは
金属シリサイドの被着によって実行することも可能であ
る。
を確保する適切な手段とともに選択的な蒸着あるいは電
気メツキにより耐火物質たとえばタングステンあるいは
金属シリサイドの被着によって実行することも可能であ
る。
どんな被着技術を用いても各側壁６２頂部の４電人工物
７４を製造するのに役立つ。この人工物は各側壁、可能
な接続層２８．３０に添って下方に延在することか可能
であり、それ故除去されるべきである。第１６図乃至第
１６図は第１６図に示す層２８と３０のアイソレーショ
ンを向上させる技術を示している。この技術は、最初は
層２８と３０を接続してついでそれらを電気的に分離す
ることが可能連続した導電膜を適用することを最初に可
能にする。
７４を製造するのに役立つ。この人工物は各側壁、可能
な接続層２８．３０に添って下方に延在することか可能
であり、それ故除去されるべきである。第１６図乃至第
１６図は第１６図に示す層２８と３０のアイソレーショ
ンを向上させる技術を示している。この技術は、最初は
層２８と３０を接続してついでそれらを電気的に分離す
ることが可能連続した導電膜を適用することを最初に可
能にする。
第１６Ａ図は領域３０と２８の頂部上の層７２の適用を
示している。この層は樹脂たとえばフォトレジストある
いは任意数の化合物、たとえばポリイミドあるいはスピ
ンオンガラス等で構成できる。この層７２は人工物７２
上の領域が領域２８あるいは３０上の領域よりも実質的
に薄くなるように表面を平坦化するのに役立つように適
用される。この層は当業者にとってなじみのあるスピン
、噴霧、あるいはロールオン技術を用いて適用して好適
な被覆を与えてもよい。
示している。この層は樹脂たとえばフォトレジストある
いは任意数の化合物、たとえばポリイミドあるいはスピ
ンオンガラス等で構成できる。この層７２は人工物７２
上の領域が領域２８あるいは３０上の領域よりも実質的
に薄くなるように表面を平坦化するのに役立つように適
用される。この層は当業者にとってなじみのあるスピン
、噴霧、あるいはロールオン技術を用いて適用して好適
な被覆を与えてもよい。
第１６Ｂ図はその厚さが実質的に減少されて人工物７４
を露出させた後の層７２の外観を示している。この減少
は当業者にとり、てなじみのある従来の技術、たとえば
プラズマエツチング、イオンシリング、反応性イオンエ
ツチング、あるいはウェット化学エツチングによって行
うことができる。
を露出させた後の層７２の外観を示している。この減少
は当業者にとり、てなじみのある従来の技術、たとえば
プラズマエツチング、イオンシリング、反応性イオンエ
ツチング、あるいはウェット化学エツチングによって行
うことができる。
下方に存在する層２８と３０は被覆されたままでかくて
エツチングはされていない。この工程はスペーサ６２に
よって修正されるような代替パターン４０のパターン描
写が従来のりソグラフィ方法なしで位相幾何学的に再生
されるか、あるいは「自己整合」するという事実に起因
して独特なものである。
エツチングはされていない。この工程はスペーサ６２に
よって修正されるような代替パターン４０のパターン描
写が従来のりソグラフィ方法なしで位相幾何学的に再生
されるか、あるいは「自己整合」するという事実に起因
して独特なものである。
第１６Ｃ図は次の工程を示しており、ここでは人工物７
４がエツチングにより除去された。各側壁に添って下方
に延在するいかなる金属もエツチングを続けることによ
って除去することができる。
４がエツチングにより除去された。各側壁に添って下方
に延在するいかなる金属もエツチングを続けることによ
って除去することができる。
か（して、層２８と３０との接続の可能性が実質的に減
少する。
少する。
第１６Ｄ図は層７２が除去された後の装置］０を示して
いる。これは任意の従来の手段によって行うことができ
る。もし層７２が装置表面上に留まることが可能な物質
、たとえばガラスである場合には、除去は不要である。
いる。これは任意の従来の手段によって行うことができ
る。もし層７２が装置表面上に留まることが可能な物質
、たとえばガラスである場合には、除去は不要である。
本発明を実施するこのやり方によれば、単一で独立のマ
スクを用いて構造自体の内に決定された輪郭マスク代替
パターン形状決定子を生成し多重の機能的な特徴を確立
することができることが当業者にとって自明となるべき
である。この能力は非接触状態にある層２８と３０によ
って示され、致命的な欠陥が生ずる可能性を実質的に無
くす。
スクを用いて構造自体の内に決定された輪郭マスク代替
パターン形状決定子を生成し多重の機能的な特徴を確立
することができることが当業者にとって自明となるべき
である。この能力は非接触状態にある層２８と３０によ
って示され、致命的な欠陥が生ずる可能性を実質的に無
くす。
ソース拡散とトランジスタ本体の拡散を、寄生的なバイ
ポーラトランジスタの効果を最小化するために形成する
やり方によっても上記のことはまた示される。さらに、
この能力はソース抵抗が小さくなるように導電ソース層
をゲート下方のチャンネルに電気的に近接させる。これ
を他の観点から見ると、−度独立マスキング工程が行わ
れてしまえば、他の臨界的な工程、すなわち２回の拡散
、エツチングおよびメタライゼーションはすべて「自己
整合コすることになる。この点が本発明の肝要な寄与で
ある。
ポーラトランジスタの効果を最小化するために形成する
やり方によっても上記のことはまた示される。さらに、
この能力はソース抵抗が小さくなるように導電ソース層
をゲート下方のチャンネルに電気的に近接させる。これ
を他の観点から見ると、−度独立マスキング工程が行わ
れてしまえば、他の臨界的な工程、すなわち２回の拡散
、エツチングおよびメタライゼーションはすべて「自己
整合コすることになる。この点が本発明の肝要な寄与で
ある。
上述したように、一般的に第１７図で図示されているよ
うにマスク代替パターン形状決定子を提供するやり方に
は変化がある。第１７図に示すものを理解する助けとし
て、この図は既に述べた第９図と関連させられるべきで
ある。
うにマスク代替パターン形状決定子を提供するやり方に
は変化がある。第１７図に示すものを理解する助けとし
て、この図は既に述べた第９図と関連させられるべきで
ある。
本発明を実施する第１の代りのやり方では、独立したマ
スクは使用されない。むしろ、コンピュータ制御により
、前にマスク代替パターン形状決定子４０として言及し
たものはレーザビーム衝突法、あるいはイオンビーム衝
撃法のいずれかにより層３２内で直接除去・形成される
。また、マスク代替パターン形状決定子の形成において
物質を除去するような技術を用いる代りに、このような
パターン形状決定子を被着するべく同じ技術を採用しよ
うとすれば可能である。その後、前に記述した他の工程
のすべてが夫々同様なやり方で行われる。
スクは使用されない。むしろ、コンピュータ制御により
、前にマスク代替パターン形状決定子４０として言及し
たものはレーザビーム衝突法、あるいはイオンビーム衝
撃法のいずれかにより層３２内で直接除去・形成される
。また、マスク代替パターン形状決定子の形成において
物質を除去するような技術を用いる代りに、このような
パターン形状決定子を被着するべく同じ技術を採用しよ
うとすれば可能である。その後、前に記述した他の工程
のすべてが夫々同様なやり方で行われる。
本発明の他の実施例においては、第１３図に示されるよ
うなソース注入５０を導入する点で出発しようとすれば
できる。燐やヒ素の代りに、遅い拡散物をドーパントと
して選択し、類似のエネルギー範囲および照射量で従来
の注入装置内で注入することができる。発明を実現する
この代りの手順においては、まもなく明らかになる理由
によって、第１３Ａ図に示す段階で厚さが１，０００〜
２．０００人の間の酸化物層６１ａは好ましいものであ
る。層６１と６２に対して第１３Ａ図と第１３Ｂ図にお
いて与えられる例示を比較して、相当する異方性酸化エ
ッチによって、第１８図に示すような１，０００〜２，
０ＯＯＡの厚さの側壁６２ａが製造される。
うなソース注入５０を導入する点で出発しようとすれば
できる。燐やヒ素の代りに、遅い拡散物をドーパントと
して選択し、類似のエネルギー範囲および照射量で従来
の注入装置内で注入することができる。発明を実現する
この代りの手順においては、まもなく明らかになる理由
によって、第１３Ａ図に示す段階で厚さが１，０００〜
２．０００人の間の酸化物層６１ａは好ましいものであ
る。層６１と６２に対して第１３Ａ図と第１３Ｂ図にお
いて与えられる例示を比較して、相当する異方性酸化エ
ッチによって、第１８図に示すような１，０００〜２，
０ＯＯＡの厚さの側壁６２ａが製造される。
次のシリコントレンチ６３内程においては、第１３Ｃ図
に図示したものとわずかに異なったトレンチングプロフ
ァイルが生成される。このプロファイルは第１８図に描
かれており、第１３Ｅ図に対して記述された技術によっ
て製造される。この層３２は部分的にのみ除去されてい
ることに注目すべきである。部分除去は層３２をトレン
チ６３の深さより大きな厚さまで被着するか、あるいは
熱酸化工程を介在によって２段階工程でこの層を被着す
ることによってこの酸化物層上の層３２の部分へエツチ
ングを制限する酸化物層を提供することができる（第２
１図参照）。６２ａの酸化物側壁と整合したシリコンの
垂直方向のトレンチ壁が示されていることにも注目すべ
きである。このシリコントレンチプロファイルは第１３
Ｅ図において描かれたものと同等である。他のプロファ
イルたとえば第１３Ｆ図とｍｌＢＪ図のものを用いるこ
ともできる。第１３Ｄ図、第１４図乃至第１６図ととも
に発明の第１実施例で論述された第２のボロン注入、お
よび相当する注入６６および拡散６７は現在の構成にお
いては付随的となる。
に図示したものとわずかに異なったトレンチングプロフ
ァイルが生成される。このプロファイルは第１８図に描
かれており、第１３Ｅ図に対して記述された技術によっ
て製造される。この層３２は部分的にのみ除去されてい
ることに注目すべきである。部分除去は層３２をトレン
チ６３の深さより大きな厚さまで被着するか、あるいは
熱酸化工程を介在によって２段階工程でこの層を被着す
ることによってこの酸化物層上の層３２の部分へエツチ
ングを制限する酸化物層を提供することができる（第２
１図参照）。６２ａの酸化物側壁と整合したシリコンの
垂直方向のトレンチ壁が示されていることにも注目すべ
きである。このシリコントレンチプロファイルは第１３
Ｅ図において描かれたものと同等である。他のプロファ
イルたとえば第１３Ｆ図とｍｌＢＪ図のものを用いるこ
ともできる。第１３Ｄ図、第１４図乃至第１６図ととも
に発明の第１実施例で論述された第２のボロン注入、お
よび相当する注入６６および拡散６７は現在の構成にお
いては付随的となる。
短い注入アクティベーション／拡散サイクルをつぎに用
いてヒ素注入５０からの拡散されたソース領域２４ａを
生成する。１０００〜１１００℃間で１〜２時間の温度
サイクルを用いて層３２と２６の下方での領域２４ａの
横方向拡散を０．２〜０．５ミクロンに故意に制限して
いる。第１８Ａ図はこのサイクルの終りにおいて異なっ
た拡散領域を示している。
いてヒ素注入５０からの拡散されたソース領域２４ａを
生成する。１０００〜１１００℃間で１〜２時間の温度
サイクルを用いて層３２と２６の下方での領域２４ａの
横方向拡散を０．２〜０．５ミクロンに故意に制限して
いる。第１８Ａ図はこのサイクルの終りにおいて異なっ
た拡散領域を示している。
実質的な電気的な導電度を有する、好ましくは５００〜
１００ＯＡのタングステンの金属層を選択的ＣＶＤ被着
法によって被着してシリコントレンチ６３内でかつポリ
シリコン層３２上のオーミックコンタクト７５．７６を
形成する。このタングステン被着の手段は、露出したシ
リコン（新しい層７５）およびポリシリコン（新しい層
７６）表面をメタライズするが、各酸化物側壁６２ａは
メタライズしない。あるいはコンタクト７５゜７６は選
択的なシリサイドの形成によって作ることができる。い
かなる後続のフォトマスキングを使用することなく、第
９図で生成されたパターン形状決定子の同様な特性の輪
郭で、結果的に自然にアイソレートされた多機能領域が
構成される。
１００ＯＡのタングステンの金属層を選択的ＣＶＤ被着
法によって被着してシリコントレンチ６３内でかつポリ
シリコン層３２上のオーミックコンタクト７５．７６を
形成する。このタングステン被着の手段は、露出したシ
リコン（新しい層７５）およびポリシリコン（新しい層
７６）表面をメタライズするが、各酸化物側壁６２ａは
メタライズしない。あるいはコンタクト７５゜７６は選
択的なシリサイドの形成によって作ることができる。い
かなる後続のフォトマスキングを使用することなく、第
９図で生成されたパターン形状決定子の同様な特性の輪
郭で、結果的に自然にアイソレートされた多機能領域が
構成される。
層３２および２６の下方の制限された横方向拡散のソー
ス領域２４ａは寄生バイポーラトランジスタ構造のベー
ス幅を減少させる（各領域２４ａ−２２−２５はＮ
−Ｐ −Ｎ 特性のバイポーラ配列を有している）
。これによって、逆バイアス動作における装置の電力取
扱い能力が増強され、前の論述において層６７が提供す
る同じ目的の結果を達成する（第１４図乃至第１６図）
。
ス領域２４ａは寄生バイポーラトランジスタ構造のベー
ス幅を減少させる（各領域２４ａ−２２−２５はＮ
−Ｐ −Ｎ 特性のバイポーラ配列を有している）
。これによって、逆バイアス動作における装置の電力取
扱い能力が増強され、前の論述において層６７が提供す
る同じ目的の結果を達成する（第１４図乃至第１６図）
。
シリコンから高電流を運ぶため、付加的な金属がタング
ステン層頂部に配設されなければならない。これはメツ
キ、蒸着、スパッタリングを含む多くの方法によって行
うことが可能である。もしメツキを利用した場合、たと
えば電解あるいは無電気メツキおよび／もしくはリード
ベースメツキなどであるが、新しい金属層があとで金属
エツチングを要しないタングステン上で優先的にメツキ
される。
ステン層頂部に配設されなければならない。これはメツ
キ、蒸着、スパッタリングを含む多くの方法によって行
うことが可能である。もしメツキを利用した場合、たと
えば電解あるいは無電気メツキおよび／もしくはリード
ベースメツキなどであるが、新しい金属層があとで金属
エツチングを要しないタングステン上で優先的にメツキ
される。
もしアルミニウムのスパッタリングあるいは蒸着が用い
られた場合には、これらの被着技術は典型的には十分選
択的でないため、より多くの工程が必要となる。金属蒸
着あるいはスパッタリングの前に、絶縁層８１が熱酸化
物６１ａ上に被着される。この層は第１３Ａ図において
用いられる層６１と同じものであり得る。第２の異方性
酸化物エッチのあとで、より厚い側壁８２が第２０Ａ図
に示すように、より薄い６２ａの酸化物側壁に続いて生
成される。金属被着およびパターニングは第１６図およ
び第１６Ａ図乃至第１６Ｄ図を参照して記述したと同様
なやり方で処理し得る。
られた場合には、これらの被着技術は典型的には十分選
択的でないため、より多くの工程が必要となる。金属蒸
着あるいはスパッタリングの前に、絶縁層８１が熱酸化
物６１ａ上に被着される。この層は第１３Ａ図において
用いられる層６１と同じものであり得る。第２の異方性
酸化物エッチのあとで、より厚い側壁８２が第２０Ａ図
に示すように、より薄い６２ａの酸化物側壁に続いて生
成される。金属被着およびパターニングは第１６図およ
び第１６Ａ図乃至第１６Ｄ図を参照して記述したと同様
なやり方で処理し得る。
さらに他の例は第４図および第１３Ｃ図あるいは第１８
図の段階での出発を含み、第２１図に示す結果が得られ
る。隣接したポリシリコン層３２（第４図）を被着する
代りに、各々厚さがたとえば約１μｍの２個の連続した
ポリシリコン層３２Ａ、３２Ｂが、介在した酸化工程を
用いて被着される。トレンチ６３を形成するエツチング
工程（第１３Ｃ図あるいは第１８図）においては、酸化
物層９０（約１，０００人）がエッチストップとして働
ぎ第１のポリシリコン層３２Ａを保護する。この層３２
Ａはポリシリコンコンタクト内で従来から使用されてき
た抵抗率までＮ型不純物がドープされる。たとえば第１
４Ａ図に示される工程のように、ドーピングは層３２Ｂ
を被着する前、あるいはそれを除去した後に行うことが
できる。
図の段階での出発を含み、第２１図に示す結果が得られ
る。隣接したポリシリコン層３２（第４図）を被着する
代りに、各々厚さがたとえば約１μｍの２個の連続した
ポリシリコン層３２Ａ、３２Ｂが、介在した酸化工程を
用いて被着される。トレンチ６３を形成するエツチング
工程（第１３Ｃ図あるいは第１８図）においては、酸化
物層９０（約１，０００人）がエッチストップとして働
ぎ第１のポリシリコン層３２Ａを保護する。この層３２
Ａはポリシリコンコンタクト内で従来から使用されてき
た抵抗率までＮ型不純物がドープされる。たとえば第１
４Ａ図に示される工程のように、ドーピングは層３２Ｂ
を被着する前、あるいはそれを除去した後に行うことが
できる。
層３２Ａは、酸化物層９０の除去後のゲート金属の被着
が高速装置にとっては好ましいけれども、メタライゼー
ションなしでゲート導電層として働くことができる。
が高速装置にとっては好ましいけれども、メタライゼー
ションなしでゲート導電層として働くことができる。
本発明の教示はソースに凹部を有する電力ＭＯ３ＦＥＴ
、を限定されない。たとえば、これらの教示はゲートに
凹部を有するプロセスおよび構造に有益に適用可能であ
る。
、を限定されない。たとえば、これらの教示はゲートに
凹部を有するプロセスおよび構造に有益に適用可能であ
る。
好適な実施例およびその変形例において我々の発明の原
理を記述しかつ例示してきたが、発明がそれらの原理か
ら逸脱することなく構成および詳細において変形可能で
あることは当業者にとって明らかである。
理を記述しかつ例示してきたが、発明がそれらの原理か
ら逸脱することなく構成および詳細において変形可能で
あることは当業者にとって明らかである。
従って、本発明によって提案された方法が最善の公知の
従来の手順に対していかに劇的な改良を提供するかを知
るべきである。最終的に製造された半導体装置内のマス
クに依存した極めて致命的な誤差あるいは欠陥は回避さ
れる。ドーピングは正確かつ効果的に制御されて寄生効
果を最小化する。重要な結果として、シリコンウェーハ
の使用可能な全領域を、マスクに依存した欠陥のない単
一の極めて大型の装置を製造する場合でも確信をもって
用いることが可能である。
従来の手順に対していかに劇的な改良を提供するかを知
るべきである。最終的に製造された半導体装置内のマス
クに依存した極めて致命的な誤差あるいは欠陥は回避さ
れる。ドーピングは正確かつ効果的に制御されて寄生効
果を最小化する。重要な結果として、シリコンウェーハ
の使用可能な全領域を、マスクに依存した欠陥のない単
一の極めて大型の装置を製造する場合でも確信をもって
用いることが可能である。
本発明の方法を採用したことに帰因する上記で議論した
自明の利点に加えて、着目するに値する他の利点もある
。必要なマスキング工程の数を最小化、製造時間と必要
な製造人員の数が減少する。
自明の利点に加えて、着目するに値する他の利点もある
。必要なマスキング工程の数を最小化、製造時間と必要
な製造人員の数が減少する。
また、現在必要であるよりも高価な処理装置を少なくす
ることができる。加えて、全処理時間を減少させること
によって、プロセス調査の労働を軽減する。もちろんこ
れは重要な費用のかかる問題である。これに関連して注
目すべき点は、コンビコータによって制御されるレーザ
／イオンビーム用途における本発明の技術を採用するこ
とによって、・極めて短い時間で、半導体装置を容易に
設計し製造することができる。
ることができる。加えて、全処理時間を減少させること
によって、プロセス調査の労働を軽減する。もちろんこ
れは重要な費用のかかる問題である。これに関連して注
目すべき点は、コンビコータによって制御されるレーザ
／イオンビーム用途における本発明の技術を採用するこ
とによって、・極めて短い時間で、半導体装置を容易に
設計し製造することができる。
本発明によって提供される他の利点は、多重のマスキン
グ工程を完成するために現在要求されている時間に対す
る労働環境で生ずる温度と湿度の各変化に帰因すること
が可能である種類の欠陥を除去することである。そのま
ま構造内に組み込まれる生成されたマスク代替パターン
形状決定子により、これらの可能性は除去される。
グ工程を完成するために現在要求されている時間に対す
る労働環境で生ずる温度と湿度の各変化に帰因すること
が可能である種類の欠陥を除去することである。そのま
ま構造内に組み込まれる生成されたマスク代替パターン
形状決定子により、これらの可能性は除去される。
かくして、本発明の重要な目的および発明のために請求
される利点がいかに容易に得られるかを理解すべきであ
る。
される利点がいかに容易に得られるかを理解すべきであ
る。
第１図は本発明の工程に従って製造された電界効果バ’
７．−ＭＯＳトランジスタ（半導体装置）を細部を破断
して示す簡略された平面図、第２図は第１図の２−２線
に大体沿った第１図装置の一部を示す拡大部分斜視図、
第３図乃至第１３Ｄ図および第１４図乃至第１６Ｄ図は
本発明を実施する一つのやり方による連続した工程を示
す、第２図のＡ−Ａ文字によってとり囲まれた領域に大
体添った包括的な拡大部分図、第１３Ｅ図乃至第１３Ｌ
図は第１３Ｃ図に示す多重工程処理方法の他の実施例を
示し、第１７図は本発明を実施する他のやり方を示す第
９図に類似した図、第１８図乃至第２０Ａ図は第２実施
例の第１３Ｃ図、第１４図および第１５図に類似した包
括的な図、第２１図は第３実施例を示す第１３Ｃ図およ
び第１８図に類似した図である。 １０・・・パワートランジスタ、１２・・・ゲート、１
４・・・ドレイン、１６・・・ソース、２６・・・ゲー
ト酸化物層、２８．３０・・・メタライゼーション層、
３２・・・保護層、３４・・・フォトレジスト層、３６
・・・マスク、３８・・・除去された領域、４０・・・
領域、４９・・・開口部、６１・・・層、６３・・・ト
レンチ、６５・・・側壁、６６・・・Ｐ型頭域、７１・
・・Ｎ型拡散コンタクト領域、７２・・・層、７４・・
・導電物。 ＦＩＧ、 ７ ＦＩＧ、 ８ ＦＩＧ、１３ ＦＩＧ、１３Ａ ＦＩＧ、１３Ｅ ＦＩＧ、１３Ｆ ＦＩＧ、１３Ｇ ＦＩＧ、１３Ｈ ＦＩＧ、１３Ｉ ＦＩＧ、１３Ｊ ＦＩＧ、１３Ｋ ＦＩＧ、１３Ｌ ＦＩＧ、１４ ＦＩＧ、１４Ａ ＦＩＧ、１５ ＦＩＧ、１６ ＦＩＧ、１６Ａ ＦＩＧ、１７ ＦＩＧ、１６Ｂ ＦＩＧ、１６Ｄ ＦＩＧ、１８ ＦＩＧ、１９
７．−ＭＯＳトランジスタ（半導体装置）を細部を破断
して示す簡略された平面図、第２図は第１図の２−２線
に大体沿った第１図装置の一部を示す拡大部分斜視図、
第３図乃至第１３Ｄ図および第１４図乃至第１６Ｄ図は
本発明を実施する一つのやり方による連続した工程を示
す、第２図のＡ−Ａ文字によってとり囲まれた領域に大
体添った包括的な拡大部分図、第１３Ｅ図乃至第１３Ｌ
図は第１３Ｃ図に示す多重工程処理方法の他の実施例を
示し、第１７図は本発明を実施する他のやり方を示す第
９図に類似した図、第１８図乃至第２０Ａ図は第２実施
例の第１３Ｃ図、第１４図および第１５図に類似した包
括的な図、第２１図は第３実施例を示す第１３Ｃ図およ
び第１８図に類似した図である。 １０・・・パワートランジスタ、１２・・・ゲート、１
４・・・ドレイン、１６・・・ソース、２６・・・ゲー
ト酸化物層、２８．３０・・・メタライゼーション層、
３２・・・保護層、３４・・・フォトレジスト層、３６
・・・マスク、３８・・・除去された領域、４０・・・
領域、４９・・・開口部、６１・・・層、６３・・・ト
レンチ、６５・・・側壁、６６・・・Ｐ型頭域、７１・
・・Ｎ型拡散コンタクト領域、７２・・・層、７４・・
・導電物。 ＦＩＧ、 ７ ＦＩＧ、 ８ ＦＩＧ、１３ ＦＩＧ、１３Ａ ＦＩＧ、１３Ｅ ＦＩＧ、１３Ｆ ＦＩＧ、１３Ｇ ＦＩＧ、１３Ｈ ＦＩＧ、１３Ｉ ＦＩＧ、１３Ｊ ＦＩＧ、１３Ｋ ＦＩＧ、１３Ｌ ＦＩＧ、１４ ＦＩＧ、１４Ａ ＦＩＧ、１５ ＦＩＧ、１６ ＦＩＧ、１６Ａ ＦＩＧ、１７ ＦＩＧ、１６Ｂ ＦＩＧ、１６Ｄ ＦＩＧ、１８ ＦＩＧ、１９
Claims (1)
- 【特許請求の範囲】 １、半導体基板の上面に外方のＭＯＳ酸化層を含む基板
構造内に複数の機能領域を有するＭＯＳ半導体装置を製
造するたった１個の独立したマスクを用いた方法であっ
て、少なくとも１回のドーピング工程を含んでいる方法
において、 前記酸化層上にドーパント保護層を形成し、このような
保護層に決定された輪郭特性を有するマスク代替パター
ン形状決定子を生成し、ついで制御およびセルフアライ
メントマスキングのために上記の唯一の生成されたパタ
ーン形状決定子自体の不変の周辺輪郭特性を採用して、
前記装置内に導電物質被着工程を含む所望の最終的な機
能領域を製造するようにし、 前記導電物質被着工程は、 決定された輪郭特性により決められた境界内に前記基板
の上面の一部を露出させ、 第１のドーピング工程中で公知の極性を有し、決定され
た輪郭特性によって決まる、最終機能領域内の第１の深
さまで並びに第１の横方向の幅まで延在する第１のドー
パント型の第１の拡散部を形成し、 第２のドーピング工程中で前記第１のドーパントに対し
て逆極性であり、決定された輪郭特性によって決まる、
最終機能領域内の第２の深さまで並びに第２の横方向の
幅まで延在する第２のドーパント型の第２の拡散部を形
成する第２のドーピング工程とを含み、 前記第２の深さおよび幅は、前記第２の拡散部が前記第
１の拡散部に含まれるように、前記第１の深さおよび幅
より夫々小さくなっており、上記の各ドーピング工程の
あとで、さらに前記第１の拡散部の深さ以下でかつ前記
第２の拡散部の深さ以上の深さにトレンチを形成し、こ
の場合このトレンチの対向した側壁に添って前記第２の
拡散部の分離し、離隔した各ソース領域を形成するよう
に前記トレンチの幅は前記第２の横方向の幅より小さく
なぅており、 前記酸化層上のゲート導電層および前記基板の露出した
上面上のソース導電層とを形成し、これらのゲート、ソ
ース導電層は各々決定された輪郭特性により決定される
境界に適合しており、さらに、ソース導電層が側壁に添
って各ソース領域に電気的に接触するようなソース導電
層およびトレンチ側壁を形成するようにし、 前記第２の拡散部は、トレンチ形成後第２のドーパント
をトレンチングしかつ拡散させるに先立ち、第２のドー
パントを基板へ導入することを含む、２つの分離した工
程で形成される半導体装置の製造方法。 ２、第２のドーパントを導入することにより前記基板の
露出した上部表面部分内に欠陥を生じさせるとともに、
トレンチングによりこの欠陥および以降の拡散で生ずる
欠陥の可能性を実質的に減少させる請求項１記載の方法
。 ３、トレンチ形成に続いて、トレンチのベース内の基板
内へ第１のドーパント型の第３の拡散部を形成する第３
のドーピング工程を含み、この第３の拡散部は第２のド
ーパント型の下方の拡散部の広がりを限定するとともに
トレンチと第２の拡散部下方の第１のドーパント型の導
電度を増加させる請求項１記載の方法。 ４、トレンチングに先立ち第２のドーパントを基板へ導
入する第１の副工程と、トレンチ形成に続いて第１タイ
プの付加的なドーパントをトレンチのベース内の基板内
へ導入する第３のドーピング工程と、トレンチング後に
第１型の付加的なドーパントおよび第２のドーパント型
を共に拡散する第２の副工程とを含み、第１型の付加的
なドーパントの拡散は第２のドーパント型の下方への拡
散の広がりを限定するとともにトレンチと第２の拡散の
一部との下方における第１ドーパント型の導電度を増加
させるものであり、分離した第１および第２の副工程に
より前記拡散部が形成される請求項１記載の方法。 ５、トレンチの各側壁は、この側壁の一部が各導電層の
被着部からシールドされるようにプロファイルが適合し
ている請求項１記載の方法。 ６、各側壁が段階状のプロファイルとなるように形成し
て、側壁スペーサの縁部の真下のシールドされた部分を
決定する凹部と、この側壁スペーサの縁部と略整合して
いるトレンチ側壁内の段部とを設けるようにした請求項
５記載の方法。 ７、少なくとも各トレンチ側壁上において、ソース領域
とソース導電層との間に延在する低い抵抗率のコンタク
ト層を含む請求項１記載の方法。 ８、前記低抵抗率コンタクト層は第２のドーパント型の
付加的なドーパントの拡散により形成される請求項７記
載の方法。 ９、前記低抵抗率コンタクト層は耐火性物質および金属
シリサイドの一方を選択的に被着させることによって形
成される請求項７記載の方法。 １０、前記離隔工程は、導電層被着工程に先だち、前記
マスク代替パターン形状決定子の各側部上において、基
板の露出した上面部分の縁部に接触した所定の厚さをも
つゲート酸化物の下方に存在する側壁スペーサを形成し
て、前記決定した輪郭から横方向のオフセットを決定す
る工程と、側壁スペーサによって境界づけられた露出し
た上面部分内にトレンチを形成する工程とを含み、この
トレンチは前記上面部の露出部を決定するベースと、ゲ
ート導電層およびソース導電層を垂直に分離する各側壁
部とを有している請求項１記載の方法。 １１、前記各側壁に添ってソースに電気的に接触するよ
うにソース導電層が形成される請求項１０記載の方法。 １２、トレンチを形成するのに続いて、トレンチのベー
ス内の基板内の第１のドーパント型の策３の拡散部を形
成する第３のドーピング工程を含み、第３の拡散部は第
２のドーパント型の下方への拡散の広がりを限定すると
ともにトレンチおよび第２の拡散部の一部の下方で第１
のドーパント型の濃度を増加させる請求項１０記載の方
法。 １３、トレンチングに先立って第２のドーパントを基板
へ導入する第１の副工程と、トレンチを形成するのに続
いて第１のタイプの付加的なドーパントをトレンチのベ
ース内の基板内へ導入する第３のドーピング工程と、ト
レンチングの後に第１の型の付加的なドーパントおよび
第２のドーパント型を共に拡散する第２の副工程とを含
み、第１のタイプの付加的なドーパントの拡散により第
２のドーパント型の下方への拡散の広がりを制限すると
ともに、トレンチおよび第２の拡散部の一部の下方の第
１のドーパント型の導電率を増加させる請求項１０記載
の方法。 １４、前記ドーピング工程は、ドーパントを拡散してト
レンチの各側壁に添ってかつ各側壁スペーサの下方の基
板内に各ソース領域を形成するとともに、側壁スペーサ
の厚さおよびトレンチ幅を相互に寸法決めして各側壁ス
ペーサおよびゲート酸化物の縁部の下方の各ソース領域
を横方向に位置決めし、かつ各ソース領域の幅を制御す
る請求項１０記載の方法。 １５、側壁スペーサは０．１乃至１．０ミクロンの範囲
内の厚さの寸法で作成されるとともに、各トレンチ側壁
は各側壁スペーサ下方の一部の通路に延在する溝部を形
成すべくプロファイルが作成されている請求項１４記載
の方法。 １６、溝部内においてかつソース領域とソース導電層と
の間で延在する低抵抗率コンタクト層を形成することを
含む請求項１５記載の方法。 １７、側壁スペーサは０．１乃至０．２ミクロンの範囲
内の厚さの寸法で作成されるとともに、各トレンチ側壁
は各側壁スペーサに略整合するようにプロファイルが作
成される請求項１４記載の方法。 １８、少なくとも各トレンチ側壁上において、かつソー
ス領域とソース導電層との間で延在する低抵抗率のコン
タクト層を形成することを含む請求項１７記載の方法。 １９、前記低抵抗率のコンタクト層上でかつソース導電
層を被着するに先立って第２の側壁スペーサを形成する
ことを含む請求項１８記載の方法。 ２０、少なくとも各トレンチ側壁上で、かつソース領域
とソース導電層との間に延在する低抵抗率コンタクト層
を形成することを含み、各側壁が前記導電物質被着部か
らシールドされるように各トレンチ側壁がプロファイル
を作成するようにした請求項１４記載の方法。 ２１、各側壁は段階状プロファイルで形成され側壁スペ
ーサの縁部の真下のシールドされた部分を決定する凹部
と、側壁スペーサの縁部と略整合しているトレンチ側壁
内の段部とを設けるようにした請求項２０記載の方法。 ２２、前記凹部は、側壁スペーサの厚さの略半分の横寸
法を有する請求項２０記載の方法。 ２３、ドーパントの拡散速度を制御して各ソース領域の
幅を制限する請求項１４記載の方法。 ２４、ゆっくりと拡散する元素をドーパントとして選択
することを含む請求項２３記載の方法。 ２５、側壁スペーサおよびトレンチを形成する工程と導
電物質被着工程のあと、平坦化層を適用して、平坦化物
質の厚さの一部を除去して、各側壁スペーサ頂部に被着
されたいかなる導電物質を露出させて、ゲート酸化物上
およびトレンチ内の導電物質の分離された各層を残すよ
うに、平坦化層の残りの厚さをマスクとして用いて各側
壁スペーサの頂部に被着された導電物質を除去すること
を含む請求項１０記載の方法。 ２６、導電物質がラインオブサイト被着法により被着さ
れる請求項２５記載の方法。 ２７、ポリシリコン層および少なくともその一部からな
るマスク代替パターン形状決定子をトレンチ形成工程期
間中に除去して、各側壁スペーサおよびその上に被着さ
れたいかなる導電物質が隣接した構造の上部に平坦化層
へ突出するのに役立つ請求項２５記載の方法。 ２８、導電物質の被着は、トレンチ内でかつポリシリコ
ン上の露出した基板表面上に金属あるいは金属シリサイ
ドのみを選択的に被着することを含む請求項２７記載の
方法。 ２９、前記ポリシリコン層は、酸化層と接触した第１の
ドープしたポリシリコン層、この第１のポリシリコン層
頂部の第２のポリシリコン層、およびこれら第１、第２
の各層間に配され除去を第２のポリシリコン層へ限定す
るエッチング・ストップ層として形成されている請求項
２７記載の方法。 ３０、導電物質はラインオブサイト被着法によって被着
され、マスク代替パターン形状決定子はポリシリコンで
あり、トレンチ形成工程は少なくともポリシリコンの一
部を除去することを含み、側壁スペーサおよびその上に
被着されたなんらかの導電物質は隣接した構造上におい
て平坦化層内に突出するのに役立つ請求項２５記載の方
法。 ３１、半導体基板上面上に縦型二重拡散ＭＯＳＦＥＴデ
バイスを製造する方法であって、上面を有するシリコン
基板を用意し、 この基板の上面上に酸化物層を形成し、 この酸化物層上にドーパント保護層を形成し、このよう
な保護層内に決定された輪郭特性を有するマスク代替パ
ターン形状決定子を形成し、決定された輪郭特性内で選
択的に基板の上面部を露出させ、 異なった導電型のドーパントイオンを用いて連続的に基
板にドーピングを行ない、酸化物層の下方に位置すると
ともに決定された輪郭特性に基づくソース領域、酸化物
層下方のソースから横方向に離隔しかつ基板の大半部分
に下方へ延在するドレイン領域、およびこれらソース領
域とドレイン領域との間に位置し、これらソース領域と
ドレイン領域との間に電流を導くべく反転して動作可能
である導電チャンネルとを定義するように配列された二
重拡散縦型電界効果トランジスタを形成し、一基板の露
出した上面部内にベースおよび各側壁を有するトレンチ
を形成し、 少なくともトレンチのベース上における酸化物層および
ソース導電層上にゲート導電層を形成し、前記ドーピン
グ工程は前記トレンチ形成工程に先立ちソース領域のた
めのドーパントイオンを導入し、 ドーパントイオンは前記トレンチ形成工程の後で拡散さ
れることを特徴とする方法。 ３２、第１のドーパントタイプおよび極性のイオンを前
記領域内の第１の深さまで並びに決定された輪郭特性に
よって決められた第１の横方向の幅まで導入するととも
に、前記第１のドーパントタイプと反対の極性の第２の
ドーパントタイプのイオンを前記ソース領域内の第２の
深さまで並びに決定された輪郭特性によって決められた
第２の横方向の幅まで導入し、第２のタイプのドープさ
れた領域が第１のタイプのドープされたソース領域内に
含まれるように第２の深さおよび幅が第１の深さおよび
幅よりも夫々小さくなっており、前記トレンチは前記ド
ーピング工程の後に第１のドープされたソース領域以下
で第２のドープされたソース領域以上のトレンチ深さま
で形成するとともに、トレンチの対向した側壁に添って
第２のドーパントタイプの分離し離隔した各ソース領域
を形成するように第２のドープされたソース領域の横方
向の幅以下のトレンチ幅を有し、ソース導電層は前記各
側壁に添って各ソース領域に電気的に接触するように形
成される請求項３１記載の方法。 ３３、トレンチ形成に続いて、トレンチのベース内の基
板内に付加的な第１のドーパント型の第３のドープト領
域を形成する第３のドーピング工程を含む請求項３１記
載の方法。 ３４、トレンチングの後付加的な第１のドーパント型お
よび第２のドーパント型を共に拡散させることを含み、
この付加的な第１のドーパント型の拡散により第２のド
ーパント型の下方への拡散の広がりを限定を与えるとと
もに、トレンチおよび第２のドープト領域の一部の下方
に第１のドーパント型の導電率を向上させる請求項３３
記載の方法。 ３５、トレンチ形成工程のあとでかつソース導電層を被
着してソース領域とソース導電層とを電気的に相互に接
続するに先立ち、少なくともトレンチの各側壁上に低抵
抗率コンタクト層を形成することを含む請求項３１記載
の方法。 ３６、半導体基板上面にトランジスタ装置を製造する方
法であって、 前記半導体基板上面上に第１の所定の厚さの酸化物層を
形成し、 前記酸化物層上に第２の所定の厚さの保護層を形成し、 決定された輪郭特性に従って前記保護層にパターニング
を行ない、 前記半導体基板の上面部の一部および前記保護層の対向
側部を露出させるとともに、決定された輪郭特性によっ
て決められる境界に添って酸化物層を下方に存在させ、 前記保護層の各側部上に側壁スペーサを形成するととも
に、前記決定された輪郭特性からの横方向のオフセット
を決める所定の厚さでかつ前記第１および第２の所定の
厚さの和に略等しい垂直方向の寸法で酸化物層を下方に
存在させ、 前記保護層の一部を除去して各側壁間に凹部を形成し、 導電物質の層を被着して凹部内の酸化物層上の第１の導
電層および前記基板の露出した上面部上の第２の導電層
を被着し、これら第１、第２の導電層を各側壁スペーサ
によって横方向に電気的に分離することを特徴とする方
法。 ３７、側壁スペーサを形成する工程および各導電層を被
着する工程のあとで平坦化層を適用し、この平坦化物質
の厚さの一部を除去して各側壁スペーサの頂部に被着さ
れた導電物質のどれも露出させ、酸化物層の頂部の導電
物質の分離された各層および基板の上面部を残すように
、平坦化層の残りの厚さをマスクとして用いて各側壁ス
ペーサ頂部に被着された導電物質のどれも除去すること
を含む請求項３６記載の方法。 ３８、導電物質は、側壁スペーサ上に被着された導電物
質のどれもが隣接した構造の上方において平坦化層内に
突出するのに役立つようにラインオブサイト被着法によ
って被着される請求項３６記載の方法。 ３９、垂直方向に離れた各導電層を離隔させるように各
側壁スペーサ間の凹部内の表面に対して垂直方向に露出
した上面部を離隔させることを含む請求項３６記載の方
法。 ４０、前記離隔工程は各側壁スペーサによって境界づけ
られた露出した上面部内にトレンチを形成することによ
って行われ、このトレンチは第１および第２の各導電層
を垂直方向に分離するベースおよび各側壁を有する請求
項３９記載の方法。 ４１、前記保護層はポリシリコン層からなり、少なくと
もその一部はトレンチ形成工程中に除去される請求項４
０記載の方法。 ４２、導電物質の被着はトレンチ内部でかつポリシリコ
ン上部における露出した基板の各表面上のみ金属あるい
は金属シリサイドを選択的に被着させることを含む請求
項４１記載の方法。 ４３、前記ポリシリコン層は、酸化物層と接触した第１
のドープされたポリシリコン層、この第１のポリシリコ
ン層頂部の第２のポリシリコン層、およびこれら第１、
第２のポリシリコン層間に配され除去を第２のポリシリ
コン層へ限定するエッチ・ストップ層として形成されて
いる請求項４１記載の方法。 ４４、前記導電物質はラインオブサイト被着法によって
被着され、前記保護層はポリシリコン層からなり、トレ
ンチ形成工程は少なくともポリシリコン層の一部を除去
することを含むようにした結果、側壁スペーサおよびそ
の上に被着した導電物質のどれもが隣接した構造の上方
において平坦化層内に突出するのに役立つ請求項４０記
載の方法。 ４５、半導体基板上面上にＭＯＳデバイスを製造する方
法であって、 前記基板上面上に第１の所定の厚さの第１の酸化物層を
形成し、 前記酸化物層上に初期の厚さのポリシリコン層を形成し
、 前記ポリシリコン層を決定された輪郭特性に従ってパタ
ーニングし、 前記半導体基板の上表面の一部および保護層の対向した
各側部を露出させるとともに、決定された輪郭特性に決
まる境界に添って第１の酸化物層を下方に存在させ、 露出した基板部分内のシリコンをエッチングしてベース
と所定の深さの各側壁を備えたトレンチを形成するとと
もに、ポリシリコン層の一部は除去するものの前記第１
の酸化物層上のポリシリコン層の第２の所定の厚さを残
し、 導電物質を被着して前記トレンチのベース内の基板上に
第１の導電層を形成し、 ポリシリコン層の残りの部分は第２の導電層を形成する
ようにドープし、第１の導電層は、電気的に分離される
ように少なくとも第１の酸化物層の厚さによって第２の
導電層から垂直方向に離隔していることを特徴とする方
法。 ４６、前記初期の厚さのポリシリコン層は、第１の酸化
物層に接触した第１のドープされたポリシリコン層、こ
の第１のポリシリコン層頂部の第２のポリシリコン層、
およびこれら第１、第２のポリシリコン層の間に配され
除去を前記第２のポリシリコン層に限定するエッチスト
ップ層によって形成される請求項４５記載の方法。 ４７、前記初期の厚さのポリシリコン層の形成は、前記
第１の酸化物層に接触した第１のポリシリコン層を被着
し、この第１のポリシリコン層にドーピングを行ない、
この第１のポリシリコン層頂部のエッチストップ酸化物
層を形成し、ついで前記エッチストップ酸化物層、第１
のポリシリコン層および第１の酸化物層頂部に第２のポ
リシリコン層を被着する請求項４５記載の方法。 ４８、前記導電物質被着工程はまたドープされたポリシ
リコン層頂部にゲート導電層を形成する請求項４５記載
の方法。 ４９、前記導電物質は金属である請求項４８記載の方法
。 ５０、ゲート導電層をドープされたポリシリコン層頂部
の領域に横方向に制限することを含む請求項４８記載の
方法。 ５１、前記制限工程は、第１の酸化物層の厚さとポリシ
リコン層の最初の厚さとの和に略等しい垂直方向の寸法
でポリシリコン層の各側部上に側壁スペーサを形成する
ことを含む請求項５０記載の方法。 ５２、第１ドーパント型のドーピングが行われ上面を有
するシリコン基板と、 前記基板の上面上の酸化物層と、 決定された輪郭特性を有する前記酸化物層内の開口部と
、 前記酸化物層の下方で横方向に離隔しかつ決定された輪
郭特性に従って輪郭づけされる第１および第２のＰＮ接
合を決定する基板内に配設された逆の第２ドーパント型
および第１のドーパント型の二重拡散ドーパント手段と
を備え、前記各ＰＮ接合は、決定された輪郭特性の下で
かつ第１のＰＮ接合によって境界づけられた第１のドー
パント型のソース領域と、第２のＰＮ接合により境界づ
けられ決定された輪郭特性から横方向に離隔しかつ基板
内へ下方に延在する第１のドーパント型のドレインと、
前記第１および第２のＰＮ接合間で延在しかつソースと
ドレイン間に電流を導くべく反転して動作可能である導
電チャンネルを決定する第２のドーパント型の領域とを
含む電界効果トランジスタを定義するように配置されて
おり、さらに前記酸化物層上のゲート導電層および前記
開口部内の基板の上面上のソース導電層とを備え、前記
ソース導電層は基板内に形成されたトレンチ内に被着さ
れることによって、各導電層が電気的に分離されるよう
に前記ゲート導電層の下方で離隔しており、 前記ソース導電層の下方に存在する基板シリコンに実質
的に欠陥が無いように、前記トレンチ形成に先立って、
第１のドーパントが基板内に導入されソース領域を形成
するためトレンチ形成後に拡散されることを特徴とする
自己整合縦型二重拡散金属酸化物シリコン電界効果トラ
ンジスタ（ＭＯＳＦＥＴ）。 ５３、第２のドーパントタイプの領域は第１のドーピン
グ濃度を有するソース領域と並んだ第１の部分と、ソー
ス領域およびソース導電層の下方で延在しかつ逆バイア
スアバランシィ電流の流れに耐えるために前記第１のド
ーピング濃度以上の第２のドーピング濃度を有する第２
の部分とを含む請求項５２記載の装置。 ５４、酸化物層頂部の決定された輪郭特性に添って延在
し、かつゲート導電層とソース導電層とを横方向に分離
する請求項５２記載の装置。 ５５、ソース導電層はトレンチ内に制限され、かつゲー
ト導電層は各側壁スペーサ内に制限され、ソースのすべ
ての領域はゲート導電層およびソース導電層との重なり
無しで基板内で電気的に接触するようなオープントポロ
グラフィを前記トランジスタは有する請求項５４記載の
装置。 ５６、ソース導電層およびゲート導電層は金属層を含む
請求項５４記載の装置。 ５７、前記ゲート導電層はゲート酸化物層に接触したド
ープされたポリシリコン層と、このドープされたポリシ
リコン層の頂部の金属層とを含む請求項５２記載の装置
。 ５８、ソース領域とソース導電層との間で延在する低抵
抗率コンタクト層を含む請求項５２記載の装置。 ５９、前記低抵抗率コンタクト層は、ソース領域と同じ
ドーパント型の浅い拡散部である請求項５８記載の装置
。 ６０、前記低抵抗率コンタクト層は、耐火性物質および
金属シリイサドの一方からなる層である請求項５８記載
の装置。 ６１、第１ドーパントタイプのドーピングが行われ上面
を有するシリコン基板と、 前記基板の上面上の酸化物層と、 決定された輪郭特性を有する前記酸化物層内の開口部と
、 前記酸化物層の下方で横方向に離隔しかつ決定された輪
郭特性に従って輪郭づけされる第１および第２のＰＮ接
合を決定する基板内に配設された逆の第２ドーパント型
および第１のドーパント型の二重拡散ドーパント手段と
を備え、前記各ＰＮ接合は、決定された輪郭特性の下で
かつ第１のＰＮ接合によって境界づけられた第１のドー
パント型のソース領域と、第２のＰＮ接合により境界づ
けられ決定された輪郭特性から横方向に離隔しかつ基板
内へ下方に延在する第１のドーパント型のドレインと、
前記第１および第２のＰＮ接合間で延在しかつソースと
ドレイン間に電流を導くべく反転して動作可能である導
電チャンネルを決定する第２のドーパント型の領域とを
含む電界効果トランジスタを定義するように配置されて
おり、さらに、前記酸化物層上のゲート導電層および前
記開口部内の基板の上面上のソース導電層とを備え、 第２のドーパント型の領域は第１のドーピング濃度を有
し前記ソース領域と並んでいる第１の部分と、ソース領
域およびソース導電層の下方で延在しかつ逆バイアスア
バランシェ電流の流れに耐えるために前記第１のドーピ
ング濃度以上の第２のドーピング濃度を有することを特
徴とする自己整合縦型二重拡散金属酸化物シリコン電界
効果トランジスタ（ＭＯＳＦＥＴ）。 ６２、ソース領域とソース導電層との間で延在する低抵
抗率コンタクト層を含む請求項６１記載の装置。 ６３、シリコン基板上に半導体装置を形成する際トレン
チのプロファイルを調整するための方法であって、 前記基板の上表面上に絶縁層を形成し、 この絶縁層をパターニングして輪郭特性を決定し、 この絶縁層内に開口部を形成し、ここでシリコンの上表
面が決定された輪郭特性の領域内で露出せしめ、 前記開口部内で優先的に露出したシリコンをプラズマエ
ッチングを行なって、エッチングガス、側壁パッシベー
ティングガス、およびイオン化した不活性ガスを含むガ
ス混合物を用いてトレンチを形成し、 ０．１乃至１．１Ｔｏｒｒの圧力範囲でガス混合物を維
持することを特徴とする方法。 ６４、混合物内のパッシベーティングガスの比率を変化
させてエッチングの相対的異方性を制御する請求項６３
記載の方法。 ６５、エッチングガスはＳＦ＿６およびＮＦ＿３の一方
を含む請求項６３記載の方法。 ６６、側壁パッシベーティングガスは酸素である請求項
６３記載の方法。 ６７、不活性ガスはヘリウムおよびアルゴンの一方を含
む請求項６３記載の方法。 ６８、プラズマエッチング工程は底部に電力供給される
並行プレート混合物内で実行され、かつガス混合物はＳ
Ｆ＿６の２６乃至７５ｓｃｃｍ（標準ｃｍ＾３／ｍｉｎ
）の範囲および不活性ガスとしてのＨｅの２０乃至５６
ｓｃｃｍ（標準ｃｍ＾３／ｍｉｎ）の範囲を含む請求項
６３記載の方法。 ６９、側壁パッシベーティングガスは酸素であり、混合
物内の酸素に対するエッチングガスの比率を変化させて
エッチングの相対的な異方性を制御することを含む請求
項６８記載の方法。 ７０、リアクターは１００乃至２５０ワットの範囲で電
力供給が行われる請求項６９記載の方法。 ７１、側壁パッシベーティングガスは酸素であり、エッ
チング工程は約０．３の酸素に対するエッチングガスの
比率でエッチングを行うことによって、一定の条件でエ
ッチングを続けることによって略垂直な側壁を有するト
レンチを製造することを含む請求項６３記載の方法。 ７２、変化させる工程は酸素とエッチングガスの比率を
約０．０５に減少させることによって、縦と横のエッチ
レートを減少させることを含む請求項７１記載の方法。 ７３、変化させる工程は酸素とエッチングガスの比率を
約０．７に増加させることによって縦と横のエッチレー
トを増加させることを含む請求項７１記載の方法。 ７４、前記エッチング工程は、酸素とエッチングガスの
比率が約０．１であるエッチング期間中、シリコンのエ
ッチングは基本的に等方性であるように上記のような比
率となるエッチング期間と、酸素とエッチングガスの比
率が少なくとも０．３であるエッチング期間中、シリコ
ンのエッチングが基本的に異方性であるように上記のよ
うな比率となるエッチング期間とを含み、前記変化させ
る工程は前記各期間を遂時的にして等方性エッチングと
異方性エッチングの程度を決定する請求項７１記載の方
法。 ７５、前記変化させる工程は、酸素とエッチングガスの
比率を異方的かつ連続的に減少させるエッチングを最初
に行ない或る角度でアンダカットされたトレンチ側壁を
製造する請求項７２記載の方法。 ７６、前記変化させる工程は、酸素とエッチングガスの
比率を異方的かつ連続的に減少させるエッチングを最初
に行ない、トレンチに向けて内方に傾斜しているトレン
チ側壁を製造する請求項７２記載の方法。 ７７、側壁パッシベーティングガスは酸素であり、０．
１以下の酸素とエッチングガスの比率が３：１以下の選
択度の比率を生じさせかつ少なくとも０．６の酸素とエ
ッチングガスの比率が１０：１以上の選択度の比率を生
じさせるような酸素とエッチングガスの比率で縦と横の
選択度エッチング比率が変化する請求項６３記載の方法
。 ７８、側壁パッシベーティングガスは酸素であり、少な
くとも０．６の酸素とエッチングガスの比率によって少
なくとも１２：１の縦と横のエッチ選択度比が生ずる請
求項６３記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/194,874 US4895810A (en) | 1986-03-21 | 1988-05-17 | Iopographic pattern delineated power mosfet with profile tailored recessed source |
| US194874 | 1988-05-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0256937A true JPH0256937A (ja) | 1990-02-26 |
| JP3025277B2 JP3025277B2 (ja) | 2000-03-27 |
Family
ID=22719206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01111899A Expired - Fee Related JP3025277B2 (ja) | 1988-05-17 | 1989-04-28 | 電力半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4895810A (ja) |
| EP (1) | EP0342952B1 (ja) |
| JP (1) | JP3025277B2 (ja) |
| AT (1) | ATE144078T1 (ja) |
| CA (1) | CA1305261C (ja) |
| DE (1) | DE68927309T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004511084A (ja) * | 2000-08-08 | 2004-04-08 | アドバンスド パワー テクノロジー，インコーポレイテッド | 非対称チャネル構造を有するパワーｍｏｓデバイス |
| JP2007535165A (ja) * | 2004-04-27 | 2007-11-29 | タエ−ボク リー | 高絶縁破壊電圧の半導体デバイス及びその製造方法 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262336A (en) * | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
| US5089434A (en) * | 1986-03-21 | 1992-02-18 | Advanced Power Technology, Inc. | Mask surrogate semiconductor process employing dopant-opaque region |
| US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
| US5155052A (en) * | 1991-06-14 | 1992-10-13 | Davies Robert B | Vertical field effect transistor with improved control of low resistivity region geometry |
| KR970000538B1 (ko) * | 1993-04-27 | 1997-01-13 | 엘지전자 주식회사 | 게이트 리세스 구조를 갖는 전계효과트랜지스터의 제조방법 |
| US5354417A (en) * | 1993-10-13 | 1994-10-11 | Applied Materials, Inc. | Etching MoSi2 using SF6, HBr and O2 |
| KR0143459B1 (ko) * | 1995-05-22 | 1998-07-01 | 한민구 | 모오스 게이트형 전력 트랜지스터 |
| US6043126A (en) * | 1996-10-25 | 2000-03-28 | International Rectifier Corporation | Process for manufacture of MOS gated device with self aligned cells |
| US6110763A (en) * | 1997-05-22 | 2000-08-29 | Intersil Corporation | One mask, power semiconductor device fabrication process |
| US5935874A (en) * | 1998-03-31 | 1999-08-10 | Lam Research Corporation | Techniques for forming trenches in a silicon layer of a substrate in a high density plasma processing system |
| US6074954A (en) | 1998-08-31 | 2000-06-13 | Applied Materials, Inc | Process for control of the shape of the etch front in the etching of polysilicon |
| DE19840032C1 (de) * | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
| WO2000038244A1 (de) * | 1998-12-18 | 2000-06-29 | Infineon Technologies Ag | Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet |
| WO2000039858A2 (en) * | 1998-12-28 | 2000-07-06 | Fairchild Semiconductor Corporation | Metal gate double diffusion mosfet with improved switching speed and reduced gate tunnel leakage |
| EP1077475A3 (en) * | 1999-08-11 | 2003-04-02 | Applied Materials, Inc. | Method of micromachining a multi-part cavity |
| US6833079B1 (en) | 2000-02-17 | 2004-12-21 | Applied Materials Inc. | Method of etching a shaped cavity |
| US6828609B2 (en) * | 2001-11-09 | 2004-12-07 | Infineon Technologies Ag | High-voltage semiconductor component |
| US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
| US6593199B1 (en) * | 2002-02-27 | 2003-07-15 | Motorola, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
| US7169634B2 (en) * | 2003-01-15 | 2007-01-30 | Advanced Power Technology, Inc. | Design and fabrication of rugged FRED |
| US7015104B1 (en) | 2003-05-29 | 2006-03-21 | Third Dimension Semiconductor, Inc. | Technique for forming the deep doped columns in superjunction |
| US6975015B2 (en) * | 2003-12-03 | 2005-12-13 | International Business Machines Corporation | Modulated trigger device |
| WO2005065144A2 (en) * | 2003-12-19 | 2005-07-21 | Third Dimension (3D) Semiconductor, Inc. | Planarization method of manufacturing a superjunction device |
| KR20070029655A (ko) * | 2003-12-19 | 2007-03-14 | 써드 디멘존 세미컨덕터, 인코포레이티드 | 넓은 메사를 갖는 수퍼 접합 장치의 제조 방법 |
| EP1721344A4 (en) * | 2003-12-19 | 2009-06-10 | Third Dimension 3D Sc Inc | METHOD FOR MANUFACTURING A SUPERJUNCTION DEVICE |
| US7023069B2 (en) * | 2003-12-19 | 2006-04-04 | Third Dimension (3D) Semiconductor, Inc. | Method for forming thick dielectric regions using etched trenches |
| WO2005065140A2 (en) * | 2003-12-19 | 2005-07-21 | Third Dimension (3D) Semiconductor, Inc. | Method of manufacturing a superjunction device with conventional terminations |
| US7344951B2 (en) * | 2004-09-13 | 2008-03-18 | Texas Instruments Incorporated | Surface preparation method for selective and non-selective epitaxial growth |
| DE102004052643B4 (de) * | 2004-10-29 | 2016-06-16 | Infineon Technologies Ag | Verfahren zur Herstellung eines lateralen Trenchtransistors |
| TWI401749B (zh) * | 2004-12-27 | 2013-07-11 | Third Dimension 3D Sc Inc | 用於高電壓超接面終止之方法 |
| US7439583B2 (en) * | 2004-12-27 | 2008-10-21 | Third Dimension (3D) Semiconductor, Inc. | Tungsten plug drain extension |
| US20090026586A1 (en) * | 2005-04-22 | 2009-01-29 | Icemos Technology Corporation | Superjunction Device Having Oxide Lined Trenches and Method for Manufacturing a Superjunction Device Having Oxide Lined Trenches |
| ITTO20050343A1 (it) * | 2005-05-19 | 2006-11-20 | St Microelectronics Srl | Dispositivo mosfet ad elevata densita' di integrazione, in particolare vdmos di potenza, e relativo procedimento di fabbricazione |
| JP4982979B2 (ja) * | 2005-07-19 | 2012-07-25 | 日産自動車株式会社 | 半導体装置の製造方法 |
| US7446018B2 (en) * | 2005-08-22 | 2008-11-04 | Icemos Technology Corporation | Bonded-wafer superjunction semiconductor device |
| US7429772B2 (en) * | 2006-04-27 | 2008-09-30 | Icemos Technology Corporation | Technique for stable processing of thin/fragile substrates |
| US8435873B2 (en) | 2006-06-08 | 2013-05-07 | Texas Instruments Incorporated | Unguarded Schottky barrier diodes with dielectric underetch at silicide interface |
| US7723172B2 (en) * | 2007-04-23 | 2010-05-25 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
| US8580651B2 (en) * | 2007-04-23 | 2013-11-12 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
| US20080272429A1 (en) * | 2007-05-04 | 2008-11-06 | Icemos Technology Corporation | Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices |
| US8012806B2 (en) * | 2007-09-28 | 2011-09-06 | Icemos Technology Ltd. | Multi-directional trenching of a die in manufacturing superjunction devices |
| US7846821B2 (en) * | 2008-02-13 | 2010-12-07 | Icemos Technology Ltd. | Multi-angle rotation for ion implantation of trenches in superjunction devices |
| US8030133B2 (en) | 2008-03-28 | 2011-10-04 | Icemos Technology Ltd. | Method of fabricating a bonded wafer substrate for use in MEMS structures |
| US8946814B2 (en) | 2012-04-05 | 2015-02-03 | Icemos Technology Ltd. | Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates |
| US9576842B2 (en) | 2012-12-10 | 2017-02-21 | Icemos Technology, Ltd. | Grass removal in patterned cavity etching |
| TWI746007B (zh) * | 2020-06-12 | 2021-11-11 | 新唐科技股份有限公司 | 功率元件 |
| CN114883194A (zh) * | 2021-02-05 | 2022-08-09 | 华为技术有限公司 | 一种半导体器件的制造方法和半导体器件 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3675313A (en) * | 1970-10-01 | 1972-07-11 | Westinghouse Electric Corp | Process for producing self aligned gate field effect transistor |
| US4040168A (en) * | 1975-11-24 | 1977-08-09 | Rca Corporation | Fabrication method for a dual gate field-effect transistor |
| JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
| US4231811A (en) * | 1979-09-13 | 1980-11-04 | Intel Corporation | Variable thickness self-aligned photoresist process |
| US4471522A (en) * | 1980-07-08 | 1984-09-18 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes |
| US4399449A (en) * | 1980-11-17 | 1983-08-16 | International Rectifier Corporation | Composite metal and polysilicon field plate structure for high voltage semiconductor devices |
| US4324038A (en) * | 1980-11-24 | 1982-04-13 | Bell Telephone Laboratories, Incorporated | Method of fabricating MOS field effect transistors |
| US4329773A (en) * | 1980-12-10 | 1982-05-18 | International Business Machines Corp. | Method of making low leakage shallow junction IGFET devices |
| CA1188822A (en) * | 1981-07-31 | 1985-06-11 | John C. White | Method for producing a misfet and a misfet produced thereby |
| DE3132955A1 (de) * | 1981-08-20 | 1983-03-03 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Feldeffekttransistor und verfahren zu seiner herstellung |
| US4532701A (en) * | 1981-08-21 | 1985-08-06 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| US4497107A (en) * | 1981-11-12 | 1985-02-05 | Gte Laboratories Incorporated | Method of making self-aligned high-frequency static induction transistor |
| US4437925A (en) * | 1981-11-12 | 1984-03-20 | Gte Laboratories Incorporated | Etched-source static induction transistor |
| US4375124A (en) * | 1981-11-12 | 1983-03-01 | Gte Laboratories Incorporated | Power static induction transistor fabrication |
| US4553316A (en) * | 1981-12-24 | 1985-11-19 | Texas Instruments Incorporated | Self-aligned gate method for making MESFET semiconductor |
| US4424621A (en) * | 1981-12-30 | 1984-01-10 | International Business Machines Corporation | Method to fabricate stud structure for self-aligned metallization |
| US4516143A (en) * | 1982-01-04 | 1985-05-07 | General Electric Company | Self-aligned power MOSFET with integral source-base short and methods of making |
| JPS58158972A (ja) * | 1982-03-16 | 1983-09-21 | Toshiba Corp | 半導体装置の製造方法 |
| US4419811A (en) * | 1982-04-26 | 1983-12-13 | Acrian, Inc. | Method of fabricating mesa MOSFET using overhang mask |
| US4459605A (en) * | 1982-04-26 | 1984-07-10 | Acrian, Inc. | Vertical MESFET with guardring |
| US4503598A (en) * | 1982-05-20 | 1985-03-12 | Fairchild Camera & Instrument Corporation | Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques |
| US4450041A (en) * | 1982-06-21 | 1984-05-22 | The United States Of America As Represented By The Secretary Of The Navy | Chemical etching of transformed structures |
| US4430792A (en) * | 1982-07-08 | 1984-02-14 | General Electric Company | Minimal mask process for manufacturing insulated-gate semiconductor devices with integral shorts |
| US4466176A (en) * | 1982-08-09 | 1984-08-21 | General Electric Company | Process for manufacturing insulated-gate semiconductor devices with integral shorts |
| US4586243A (en) * | 1983-01-14 | 1986-05-06 | General Motors Corporation | Method for more uniformly spacing features in a semiconductor monolithic integrated circuit |
| US4577392A (en) * | 1984-08-03 | 1986-03-25 | Advanced Micro Devices, Inc. | Fabrication technique for integrated circuits |
| EP0202477A3 (en) * | 1985-04-24 | 1988-04-20 | General Electric Company | Method of forming an electrical short circuit between adjoining regions in an insulated gate semiconductor device |
| EP0227894A3 (en) * | 1985-12-19 | 1988-07-13 | SILICONIX Incorporated | High density vertical dmos transistor |
| US4748103A (en) * | 1986-03-21 | 1988-05-31 | Advanced Power Technology | Mask-surrogate semiconductor process employing dopant protective region |
-
1988
- 1988-05-17 US US07/194,874 patent/US4895810A/en not_active Expired - Lifetime
-
1989
- 1989-04-21 CA CA000597410A patent/CA1305261C/en not_active Expired - Lifetime
- 1989-04-28 JP JP01111899A patent/JP3025277B2/ja not_active Expired - Fee Related
- 1989-05-17 EP EP89304978A patent/EP0342952B1/en not_active Expired - Lifetime
- 1989-05-17 AT AT89304978T patent/ATE144078T1/de active
- 1989-05-17 DE DE68927309T patent/DE68927309T2/de not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004511084A (ja) * | 2000-08-08 | 2004-04-08 | アドバンスド パワー テクノロジー，インコーポレイテッド | 非対称チャネル構造を有するパワーｍｏｓデバイス |
| JP2007535165A (ja) * | 2004-04-27 | 2007-11-29 | タエ−ボク リー | 高絶縁破壊電圧の半導体デバイス及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4895810A (en) | 1990-01-23 |
| DE68927309T2 (de) | 1997-03-06 |
| CA1305261C (en) | 1992-07-14 |
| DE68927309D1 (de) | 1996-11-14 |
| EP0342952B1 (en) | 1996-10-09 |
| EP0342952A3 (en) | 1990-07-04 |
| JP3025277B2 (ja) | 2000-03-27 |
| ATE144078T1 (de) | 1996-10-15 |
| EP0342952A2 (en) | 1989-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0256937A (ja) | 電力半導体装置およびその製造方法 | |
| US5019522A (en) | Method of making topographic pattern delineated power MOSFET with profile tailored recessed source | |
| US5045903A (en) | Topographic pattern delineated power MOSFET with profile tailored recessed source | |
| US5182234A (en) | Profile tailored trench etch using a SF6 -O2 etching composition wherein both isotropic and anisotropic etching is achieved by varying the amount of oxygen | |
| US6498071B2 (en) | Manufacture of trench-gate semiconductor devices | |
| US7348243B2 (en) | Semiconductor device and method for fabricating the same | |
| US4598461A (en) | Methods of making self-aligned power MOSFET with integral source-base short | |
| JPS6231506B2 (ja) | ||
| JP2000332246A (ja) | 自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス | |
| KR100639971B1 (ko) | 리세스된 소스/드레인 구조를 갖는 초박막의 에스오아이모스 트랜지스터 및 그 제조방법 | |
| US4516143A (en) | Self-aligned power MOSFET with integral source-base short and methods of making | |
| JPH0532911B2 (ja) | ||
| US5089434A (en) | Mask surrogate semiconductor process employing dopant-opaque region | |
| JPH09115923A (ja) | 半導体装置及びその製造方法 | |
| CN109119473B (zh) | 一种晶体管及其制作方法 | |
| US5256583A (en) | Mask surrogate semiconductor process with polysilicon gate protection | |
| US4948744A (en) | Process of fabricating a MISFET | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JPS6246570A (ja) | 縦形半導体装置及びその製造方法 | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| KR100368971B1 (ko) | 에스오아이 소자의 게이트 및 그 제조방법 | |
| JPH06244415A (ja) | 半導体装置およびその製造方法 | |
| KR0130626B1 (ko) | 측면 소스/드레인 구조의 트랜지스터 및 그 제조방법 | |
| JPS6229165A (ja) | 縦形半導体装置の製造方法 | |
| JPS63114173A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |