JPS58158972A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58158972A JPS58158972A JP57041331A JP4133182A JPS58158972A JP S58158972 A JPS58158972 A JP S58158972A JP 57041331 A JP57041331 A JP 57041331A JP 4133182 A JP4133182 A JP 4133182A JP S58158972 A JPS58158972 A JP S58158972A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- semiconductor device
- electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010408 film Substances 0.000 claims abstract description 189
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000007772 electrode material Substances 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 241000270666 Testudines Species 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 229920001721 polyimide Polymers 0.000 claims 1
- 239000009719 polyimide resin Substances 0.000 claims 1
- 239000007858 starting material Substances 0.000 claims 1
- 239000012808 vapor phase Substances 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 19
- 230000003647 oxidation Effects 0.000 description 13
- 238000007254 oxidation reaction Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100366935 Caenorhabditis elegans sto-2 gene Proteins 0.000 description 1
- 241000255925 Diptera Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- 101150092196 atl1 gene Proteins 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置ならびに半導体集積回路の微細化、
高性能化に関するもので、%にセルファラインコンタク
ト技術に関して有効な電極ならびに配線形成技術をとも
なった半導体装置の製造方法に関するものである。
高性能化に関するもので、%にセルファラインコンタク
ト技術に関して有効な電極ならびに配線形成技術をとも
なった半導体装置の製造方法に関するものである。
近年半導体装置、特に半導体集積回路の進歩は著しく、
微細加工技術(フォトエツチング技術)、イオン注入技
術、ドライエツチング技術等の技術向上がこれ會大きく
寄与している。ここで素子寸法を比例縮小したとしても
、コンタクトホールの開口技術、位置合せ余裕等により
従来技術の1までは集積度を大幅に向上させることに社
限界がある。そこで、このコンタクトホールを自己整合
的に形成する方法で、S@1f−align*d Co
ntact (8,A、C)があり、既にBUNAMI
らが8ELOCO8(sel@etlv+s 0xld
@coatingof 5ilicon gates)
という名称でJ、 J、 A、 P、 181979、
pp255〜260に発表している。これによると、r
−)絶縁膜上に高#度Pをドープし九多結晶シリコンパ
ターンを形成し、これをr−ト電極に用い、高a!I#
リンをドープした多結ムシリコンの酸化速度が、単結晶
シリコンより速い性質を用い、ダート上の販化膜を厚く
形成する。後で、全体の酸化膜を工、チングする。
微細加工技術(フォトエツチング技術)、イオン注入技
術、ドライエツチング技術等の技術向上がこれ會大きく
寄与している。ここで素子寸法を比例縮小したとしても
、コンタクトホールの開口技術、位置合せ余裕等により
従来技術の1までは集積度を大幅に向上させることに社
限界がある。そこで、このコンタクトホールを自己整合
的に形成する方法で、S@1f−align*d Co
ntact (8,A、C)があり、既にBUNAMI
らが8ELOCO8(sel@etlv+s 0xld
@coatingof 5ilicon gates)
という名称でJ、 J、 A、 P、 181979、
pp255〜260に発表している。これによると、r
−)絶縁膜上に高#度Pをドープし九多結晶シリコンパ
ターンを形成し、これをr−ト電極に用い、高a!I#
リンをドープした多結ムシリコンの酸化速度が、単結晶
シリコンより速い性質を用い、ダート上の販化膜を厚く
形成する。後で、全体の酸化膜を工、チングする。
ソース、ドレイン部分が露出しても、ff−)上の酸化
膜は残る。したがってこの嬉出した部分をソース領域の
コンタクトホールとして使うことによって、ソース・r
−)間あるいはドレイン・ダート間を位置合せ余裕もな
く、シかも自己整合的に最短に形成できる。
膜は残る。したがってこの嬉出した部分をソース領域の
コンタクトホールとして使うことによって、ソース・r
−)間あるいはドレイン・ダート間を位置合せ余裕もな
く、シかも自己整合的に最短に形成できる。
C背景技術の問題点〕
しかし、次の欠点が存在する。第1に、ダート電極の周
囲にある酸化膜の耐圧の不足。一般的にエツチングした
酸化膜は、弱い部分が更に弱くなるため、特性のバラツ
キが大きくなる。
囲にある酸化膜の耐圧の不足。一般的にエツチングした
酸化膜は、弱い部分が更に弱くなるため、特性のバラツ
キが大きくなる。
%に多結晶シリコンは結晶粒界による穴や、フォトレジ
スト工程に起因するピンホールがある。
スト工程に起因するピンホールがある。
このため、工、チンダ液が下部のf−)酸化膜まで浸透
する。特に高濃度不純物の多結晶シリコンでは、結晶粒
径が大きくなり、弗酸系エッチャントでの多結晶シリコ
ン上の酸化膜をエツチングすると、耐圧(c−ト耐圧お
よび、ダートとソース、ドレイン耐圧)の劣化を招く恐
れがあった。
する。特に高濃度不純物の多結晶シリコンでは、結晶粒
径が大きくなり、弗酸系エッチャントでの多結晶シリコ
ン上の酸化膜をエツチングすると、耐圧(c−ト耐圧お
よび、ダートとソース、ドレイン耐圧)の劣化を招く恐
れがあった。
第2に、ダートとソース、ドレイン関の寄生容量が増え
る。酸化膜が薄いうえに、r−トとソース、ドレイン電
極の距離が非常に接近し、相対する面積も大きいためで
ある。ある根度、回路的に解決できるが、回路設計上の
制約が瑣える。
る。酸化膜が薄いうえに、r−トとソース、ドレイン電
極の距離が非常に接近し、相対する面積も大きいためで
ある。ある根度、回路的に解決できるが、回路設計上の
制約が瑣える。
第:lC,特性のバラツキ(しきいr*vthの変動)
が生ずる。湿式岬化(wet oxidatlon)に
よる酸化膜fは高温はど差が小さく、低温はど差が大き
い。しかし低温だと膜質が悪くなる。まえ、不純物濃度
が高いほど酸化速度の差が大きい。しかし、多結晶シリ
コンの不純物浸度が高いと、酸化時にシリコン基板や、
そこに形成される酸化膜(2層電極用酸化膜)の中に多
結晶シリコン中の不純物などが入り、しきい値(vth
)がバラツクようになる。
が生ずる。湿式岬化(wet oxidatlon)に
よる酸化膜fは高温はど差が小さく、低温はど差が大き
い。しかし低温だと膜質が悪くなる。まえ、不純物濃度
が高いほど酸化速度の差が大きい。しかし、多結晶シリ
コンの不純物浸度が高いと、酸化時にシリコン基板や、
そこに形成される酸化膜(2層電極用酸化膜)の中に多
結晶シリコン中の不純物などが入り、しきい値(vth
)がバラツクようになる。
第4に、耐圧を向上させるために酸化膜を厚くする(長
時間酸化する)はど、酸化速度の差がなくなり、自己整
合的にソース、ドレインを開口できなくなる。
時間酸化する)はど、酸化速度の差がなくなり、自己整
合的にソース、ドレインを開口できなくなる。
第5に、多結晶シリコンを厚く酸化し、絶縁膜を形成す
ることによってf−)電極のやせ細りが生じ、%に段差
かめる部分においては、断線する場合がある。時に不純
物濃度の破過化と酸化の適性化をコントロールすること
は非常に困−をきわめる。又、f−)fi極(多結晶シ
リコン)を微細化すればそれに比例して配線抵抗も増し
てくる。それがしいては、高速性を軸げ、素子の性能に
劣化をきたす。
ることによってf−)電極のやせ細りが生じ、%に段差
かめる部分においては、断線する場合がある。時に不純
物濃度の破過化と酸化の適性化をコントロールすること
は非常に困−をきわめる。又、f−)fi極(多結晶シ
リコン)を微細化すればそれに比例して配線抵抗も増し
てくる。それがしいては、高速性を軸げ、素子の性能に
劣化をきたす。
第6に、ソースならびにドレイン電極を、フォトエツチ
ング技術による位置合せ余裕(例えば1〜2μ、m )
をとり、f−)電極に対してオーバーラツプさせるよう
に形成しているため微細化がさらに進み、たとえばy−
ト電極幅(L)を1.0μ程度に設定した場合、ソース
とドレイン電極は、位置合せ余裕をゼロにしなければ正
確に形成できないことになり、このようなことは実際不
可能なことである。したがって、f−)電極幅によって
半導体装置の微細化に限界が生じ、ダート電極に対して
、自己整合的にソース。
ング技術による位置合せ余裕(例えば1〜2μ、m )
をとり、f−)電極に対してオーバーラツプさせるよう
に形成しているため微細化がさらに進み、たとえばy−
ト電極幅(L)を1.0μ程度に設定した場合、ソース
とドレイン電極は、位置合せ余裕をゼロにしなければ正
確に形成できないことになり、このようなことは実際不
可能なことである。したがって、f−)電極幅によって
半導体装置の微細化に限界が生じ、ダート電極に対して
、自己整合的にソース。
ドレインコンタクトホールを開口する、いわゆるセル7
アラインコンタクト技術による性能同上および微細化向
上が生かされていない。さらに、ダート電極に対してソ
ース、ドレイン電極をオーバーラツプして形成すること
によって、オーパーラ、グした部分の、ドレインあるい
はソースと?−)間の寄生容量が増大し、これもt九性
能向上のさまたげとなる。
アラインコンタクト技術による性能同上および微細化向
上が生かされていない。さらに、ダート電極に対してソ
ース、ドレイン電極をオーバーラツプして形成すること
によって、オーパーラ、グした部分の、ドレインあるい
はソースと?−)間の寄生容量が増大し、これもt九性
能向上のさまたげとなる。
本発明は微細化と素子性能等を大巾に改善した半導体装
置の製造方法を提供しようとするものである。
置の製造方法を提供しようとするものである。
本発明は半導体基体上の凸状パターンの側面に異方性エ
ツチング(リアクティブイオンエツチング等〕により薄
膜を残存させ、この残存薄膜をマスクとして予め1記基
体に形成された不純9I!JiiI域のコンタクトホー
ルを前記凸状ノ臂ターンに対して自己整合的に開口し、
更に凸状ノ母ターンの少なくとも一部を除去して残存薄
膜を栖状に形成し、全面に電極材料膜又は配線材料膜を
被着した後実状の残存薄膜を除去して前記材料族を分層
することによV前記不純物領域とコンタクトホールを介
して嵌枕する電極又は配線を前記凸状パターンに対して
自己整合的に形成し、微細化と高性能化を達成した半導
体装置を得ることを骨子とするものである。
ツチング(リアクティブイオンエツチング等〕により薄
膜を残存させ、この残存薄膜をマスクとして予め1記基
体に形成された不純9I!JiiI域のコンタクトホー
ルを前記凸状ノ臂ターンに対して自己整合的に開口し、
更に凸状ノ母ターンの少なくとも一部を除去して残存薄
膜を栖状に形成し、全面に電極材料膜又は配線材料膜を
被着した後実状の残存薄膜を除去して前記材料族を分層
することによV前記不純物領域とコンタクトホールを介
して嵌枕する電極又は配線を前記凸状パターンに対して
自己整合的に形成し、微細化と高性能化を達成した半導
体装置を得ることを骨子とするものである。
実施例1
本実施例1は以下に示す第1図(龜)〜(1)の如きM
O8L8Iの製造に適用した例である。
O8L8Iの製造に適用した例である。
(1)まず、p型シリコン基板1にp型不純物、例えば
ボロンを選択的にイオン注入してp+型チャンネルカ、
ト領域2を形成した後、選択酸化法等により前記チャン
ネルカット領域2付近にフィールド酸化膜3を形成した
。つづいて、熱酸化処理を施してフィールド酸化膜3で
分離された島状のシリコン基板1領域に例えば厚さ40
0Xの熱酸化膜を成長させ、更に例えば厚さ5000X
のり/ドーゾ多結晶シリコン膜及びリン縞加ガラス展(
PSC膜)を順次堆積した彼、これらをRIEによりノ
臂ターニングしてPSCMパターン4、ゲート電極5及
びf−)酸化膜6からなる三層構造の凸状/4’ターン
を形成した(第1図(a)図示)。なお、PSGに代っ
てBSG、 810□。
ボロンを選択的にイオン注入してp+型チャンネルカ、
ト領域2を形成した後、選択酸化法等により前記チャン
ネルカット領域2付近にフィールド酸化膜3を形成した
。つづいて、熱酸化処理を施してフィールド酸化膜3で
分離された島状のシリコン基板1領域に例えば厚さ40
0Xの熱酸化膜を成長させ、更に例えば厚さ5000X
のり/ドーゾ多結晶シリコン膜及びリン縞加ガラス展(
PSC膜)を順次堆積した彼、これらをRIEによりノ
臂ターニングしてPSCMパターン4、ゲート電極5及
びf−)酸化膜6からなる三層構造の凸状/4’ターン
を形成した(第1図(a)図示)。なお、PSGに代っ
てBSG、 810□。
S i 3N4等の絶縁膜を用いてもよい。
(11)次いで、PSG膜パターン4及びフィールド酸
化膜3をマスクとしてn型不純物、例えば砒素をシリコ
ン基板1にイオン注入した。つづいて熱酸化処理を施し
て露出したシリコン基板1表面に約300Xの熱酸化膜
(図示せず)を形成した恢、全面に例えば厚さ3000
X6CvD−8in2膜7を堆積し、例えば900℃で
熱処理を施して基板1にイオン注入された砒素を活性化
して接合深さの浅いn”ms域81.91を基板1に形
成した。この時、前記e−)電極5がアンドープ多結晶
シリコンから形成すると、PSC膜・母ターン4からの
燐拡散によりn++多結晶シリコンゲートとなる。なお
、CVD−8iO7膜の代りに例えば別5N4腺等を用
いてもよい、ひきつづき、全曲に例えは厚さ4000X
の多結晶シリコン膜10を堆積した(*1図(b)図示
)。
化膜3をマスクとしてn型不純物、例えば砒素をシリコ
ン基板1にイオン注入した。つづいて熱酸化処理を施し
て露出したシリコン基板1表面に約300Xの熱酸化膜
(図示せず)を形成した恢、全面に例えば厚さ3000
X6CvD−8in2膜7を堆積し、例えば900℃で
熱処理を施して基板1にイオン注入された砒素を活性化
して接合深さの浅いn”ms域81.91を基板1に形
成した。この時、前記e−)電極5がアンドープ多結晶
シリコンから形成すると、PSC膜・母ターン4からの
燐拡散によりn++多結晶シリコンゲートとなる。なお
、CVD−8iO7膜の代りに例えば別5N4腺等を用
いてもよい、ひきつづき、全曲に例えは厚さ4000X
の多結晶シリコン膜10を堆積した(*1図(b)図示
)。
(Il+)次いで、HIEにより多結晶シリコン膜10
”をエツチングした。この時、ゲート電惚5及び
PSG膜パターン4の胸囲に対応するCVD −S i
02膜7s分に多結晶シリコン膜10’が残存した(第
1図(c)図示)。
”をエツチングした。この時、ゲート電惚5及び
PSG膜パターン4の胸囲に対応するCVD −S i
02膜7s分に多結晶シリコン膜10’が残存した(第
1図(c)図示)。
(1v)次いで、残存多結晶シリコンa10′をマスク
としてCVD−8102膜7をエツチングした―この時
n+型領領域1r91に対するコンタクトホール11.
11がダート電極5に対して自己整合的に形成された。
としてCVD−8102膜7をエツチングした―この時
n+型領領域1r91に対するコンタクトホール11.
11がダート電極5に対して自己整合的に形成された。
ひきつづき、PSG展ノザター74をエツチングした。
この時、残存多結晶シリコン膜10′は実状に形成され
た。その後、ゲート電極5、実状の残存多結晶シリコン
膜1f。
た。その後、ゲート電極5、実状の残存多結晶シリコン
膜1f。
残存cv’p−5to2膜7′及びフィールド酸化膜S
をマスクとしてn型不純物、例えば燐のイオン注入或い
はpoct、雰囲気中にて燐のドーピングを行なって、
前記n+型領領域1.SJI より接合深さが深く、高
濃度のn+型領領域8s891形成すると共に、グー)
[憔5を低抵抗化し九(第1凶(d)図示)。
をマスクとしてn型不純物、例えば燐のイオン注入或い
はpoct、雰囲気中にて燐のドーピングを行なって、
前記n+型領領域1.SJI より接合深さが深く、高
濃度のn+型領領域8s891形成すると共に、グー)
[憔5を低抵抗化し九(第1凶(d)図示)。
(V)次いで、電憔材料展、例えばAt換12を全面に
蒸着した。この時、第1図(・)に示す如く突出した実
状の残存多結晶シリコン膜10I′を境にしてkl膜1
2が段切れして該残存多結晶シリコンII 10’周囲
にはAt膜が全く被着され々いか、もしくは極めて薄く
被着された。つづいて、婢方性のドライエ、チングによ
って実状の残存多結晶シリコンII 10’を除去し、
その上のAt膜をり7トオンしてAt展12を分離し、
n型領域s1 * 8* (ソース)とコンタクトホー
ル11を介して接続したAjパターン13、n+型領域
9x+9mトコンタクトホール11を介して接続したA
tノ4ターン14及ヒff−)のムtパターン15を夫
々形成し7’E(第1図(f)図示)、但し、塀状の残
存多結晶シリコン展101の周辺に極めて博いAt膜が
被層されている場合、少し人を膜をエツチングして該残
存多結1シリコン膜10#の一部を露出させた後、ドラ
イエ、チング等で除去する。なお、塀状の残存多結晶シ
リコン膜101の除去手段としてはドライエツチング法
の他に、例えはジェットスクラバー等による機械的な力
で行なう方法でもよい。
蒸着した。この時、第1図(・)に示す如く突出した実
状の残存多結晶シリコン膜10I′を境にしてkl膜1
2が段切れして該残存多結晶シリコンII 10’周囲
にはAt膜が全く被着され々いか、もしくは極めて薄く
被着された。つづいて、婢方性のドライエ、チングによ
って実状の残存多結晶シリコンII 10’を除去し、
その上のAt膜をり7トオンしてAt展12を分離し、
n型領域s1 * 8* (ソース)とコンタクトホー
ル11を介して接続したAjパターン13、n+型領域
9x+9mトコンタクトホール11を介して接続したA
tノ4ターン14及ヒff−)のムtパターン15を夫
々形成し7’E(第1図(f)図示)、但し、塀状の残
存多結晶シリコン展101の周辺に極めて博いAt膜が
被層されている場合、少し人を膜をエツチングして該残
存多結1シリコン膜10#の一部を露出させた後、ドラ
イエ、チング等で除去する。なお、塀状の残存多結晶シ
リコン膜101の除去手段としてはドライエツチング法
の他に、例えはジェットスクラバー等による機械的な力
で行なう方法でもよい。
(■1)次いで、残存CVL)−8102族7′で分離
された各Atノ母ターフ13〜15上にレジスト/臂タ
ーン16を写真蝕刻法により形成した(第1図(g)図
示)。ここでは平面図で示した。ひきつづき、レジスト
パターン15をマスクとしてAjパターン13〜15t
t4ターニングしてソース、ドレイン、r−トのAt1
Ii極17〜19を形成すると共に露出したリンドープ
多結晶シリコンからなるダート電極5部分をエツチング
除去した(第1図(h)図示)。なお、y−ト電極s@
面に残存した各電極17〜19の分離のためのcvD−
sto2膜7′はそのまま残った。但し各Al電極17
〜19の分離には作用しない残存cvp−sto2膜7
′は前記レジストパターン16をマスクとするエツチン
グ時に除去してもよく、或いはそのままフィールP酸化
膜3上に残してもよい。
された各Atノ母ターフ13〜15上にレジスト/臂タ
ーン16を写真蝕刻法により形成した(第1図(g)図
示)。ここでは平面図で示した。ひきつづき、レジスト
パターン15をマスクとしてAjパターン13〜15t
t4ターニングしてソース、ドレイン、r−トのAt1
Ii極17〜19を形成すると共に露出したリンドープ
多結晶シリコンからなるダート電極5部分をエツチング
除去した(第1図(h)図示)。なお、y−ト電極s@
面に残存した各電極17〜19の分離のためのcvD−
sto2膜7′はそのまま残った。但し各Al電極17
〜19の分離には作用しない残存cvp−sto2膜7
′は前記レジストパターン16をマスクとするエツチン
グ時に除去してもよく、或いはそのままフィールP酸化
膜3上に残してもよい。
(Vll)次いで、全面に例えば厚さ1.0声の層間絶
縁膜20を堆積し、ソース電慣のスルホール21を開孔
した彼、全面にAt膜を蒸着し、これを79ターニング
して21−目のAj配*22を形成して多層配線構造の
nチャンネルMO8LSIを製造した(第1図(i)図
示)。
縁膜20を堆積し、ソース電慣のスルホール21を開孔
した彼、全面にAt膜を蒸着し、これを79ターニング
して21−目のAj配*22を形成して多層配線構造の
nチャンネルMO8LSIを製造した(第1図(i)図
示)。
しかして、本発明によれd次に挙げるような効果を有す
る。lE来、フォトエツチング技術の微細加工精度によ
って配線間隔のリソグラフィーが決定されていたが、本
発明によるとたとえば多結晶シリコン膜10の膜厚、つ
tシ、リアタテイエツチング、チングによる春秋の残存
多結晶シリコン膜10’の幅によって定まる。し九がっ
て配線間隔をサブtり日ン加工することが可能で、素子
の高集積化が得られる。ま九電極あるいは配線材料層の
分離の確実さを高めるため上記春秋の残存多結晶シリコ
ン1110◆を無限に高く形成することが可能である。
る。lE来、フォトエツチング技術の微細加工精度によ
って配線間隔のリソグラフィーが決定されていたが、本
発明によるとたとえば多結晶シリコン膜10の膜厚、つ
tシ、リアタテイエツチング、チングによる春秋の残存
多結晶シリコン膜10’の幅によって定まる。し九がっ
て配線間隔をサブtり日ン加工することが可能で、素子
の高集積化が得られる。ま九電極あるいは配線材料層の
分離の確実さを高めるため上記春秋の残存多結晶シリコ
ン1110◆を無限に高く形成することが可能である。
その方法としては、実施例(1)ではP8G膜ツクター
ン4の膜厚を大きくすれば良い。また春秋の残存多結晶
シリコン11A10”ld、ドライエツチングが可能で
、さらKm+渥不純物を添加することも可能であるため
、簡単に速く工;・チング除去できる。さらにこの11
4状の残存多結晶シリコン膜10’を高く形成するほど
、ド夛イエ、チングの他に、九とえばノエットスクラパ
ー勢の機械的な力によって除去するととも可能である。
ン4の膜厚を大きくすれば良い。また春秋の残存多結晶
シリコン11A10”ld、ドライエツチングが可能で
、さらKm+渥不純物を添加することも可能であるため
、簡単に速く工;・チング除去できる。さらにこの11
4状の残存多結晶シリコン膜10’を高く形成するほど
、ド夛イエ、チングの他に、九とえばノエットスクラパ
ー勢の機械的な力によって除去するととも可能である。
讐九、本発明を実施例1の如(kg)SLIIlの製造
に適用した場合、以下に示すような種々な利点がある。
に適用した場合、以下に示すような種々な利点がある。
■ 春秋の残存多結晶シリコンtaX〆によってf−)
・ソースあるいはf−)・ドレイン間隔が決定される。
・ソースあるいはf−)・ドレイン間隔が決定される。
しかもソース・ドレインの取り出しムを電極17/、I
IIとの絶縁を図る丸め、春秋の残存多結晶シリコンl
I[xo“直下には絶縁性に優れている薄い熱酸化II
(図示せず)と残存CVD −810,膜7/を介して
いる丸め、充分な/fシペーシ冒ノン効果f−)耐圧の
向上を達成でき、高性能で微細化の優れ九MOBLSI
を得ることができる。まえ、従来のごとく多結晶シリコ
ンからなるr−)電極の@艶に厚い熱酸化膜を形成する
必要がないので、r−ト電極の幅0Iii!少化が解消
でき、初期目的のVthを有するMO8LIillを得
ることができる。それに、上記熱酸化処理に要する時間
を短縮できるため、ソース・ドレイン拡散層を浅くでき
、しかもp+ [のチャンネルカット領域20再拡散も
防止できる。
IIとの絶縁を図る丸め、春秋の残存多結晶シリコンl
I[xo“直下には絶縁性に優れている薄い熱酸化II
(図示せず)と残存CVD −810,膜7/を介して
いる丸め、充分な/fシペーシ冒ノン効果f−)耐圧の
向上を達成でき、高性能で微細化の優れ九MOBLSI
を得ることができる。まえ、従来のごとく多結晶シリコ
ンからなるr−)電極の@艶に厚い熱酸化膜を形成する
必要がないので、r−ト電極の幅0Iii!少化が解消
でき、初期目的のVthを有するMO8LIillを得
ることができる。それに、上記熱酸化処理に要する時間
を短縮できるため、ソース・ドレイン拡散層を浅くでき
、しかもp+ [のチャンネルカット領域20再拡散も
防止できる。
■ ff−)電−を、n+型不純物ドーグの多結晶シリ
コン5と抵抗の低いムを電極19とで形成可能である。
コン5と抵抗の低いムを電極19とで形成可能である。
つ壕シ、f−)電極の微細化によって素子40!は向上
するが、r−)電極の微細化にともなって配線抵抗の増
加が挙げられる。
するが、r−)電極の微細化にともなって配線抵抗の増
加が挙げられる。
本発明はダートに不純物ドープ多結晶シリコンを用い、
場合によって祉該多結晶シリコン上にムを電極19を形
成することが可能であるため、ソース・f−)、ドレイ
ン各取シ出し電極17〜19をすべて低抵抗化が可能で
ある。
場合によって祉該多結晶シリコン上にムを電極19を形
成することが可能であるため、ソース・f−)、ドレイ
ン各取シ出し電極17〜19をすべて低抵抗化が可能で
ある。
■ ゲート電極5に対してソース、ドレイン取シ出しA
jlll極1F、1gを、自己整合的に形成できること
である。従来技術においては、ゲート電極(主に多結晶
シリコンf−))に対して、絶縁膜を介して自己整合的
に、最短にドレイン・ソースコンタクトホールを開口さ
れている。したがってソース、ドレイン取シ出し電極は
、7オトエ、チング技術の位置合ぜKて形成されておシ
、轟然f−)電極にオーバー2ッグして形成していた。
jlll極1F、1gを、自己整合的に形成できること
である。従来技術においては、ゲート電極(主に多結晶
シリコンf−))に対して、絶縁膜を介して自己整合的
に、最短にドレイン・ソースコンタクトホールを開口さ
れている。したがってソース、ドレイン取シ出し電極は
、7オトエ、チング技術の位置合ぜKて形成されておシ
、轟然f−)電極にオーバー2ッグして形成していた。
しかしながら性能向上のためダート電極が縮少され、1
.5m+1.0.―あるいはすfiミクロンなった場合
上記方法ではソース、ドレイン取り出し電極の形成社不
可能であル、ダート電極に対して自己整合的に開口した
コンタクトホールが十分に生かされなくなってしまり、
即ち、ダート幅がサブミクロンに近づいてくるにし九が
ってr−)電極とソース・ドレイン間は、すyグラフィ
ーの限界によって決定される。これに対し、本発明で社
、前記塀状の残存多結晶シリコンH10′によってf−
)電極5とソースAj電極17あるいはr−)電極5と
ドレインAt電極11を自己整合的に分離できる。しか
も前記残存多結晶シリコン膜J O’の幅は、多結晶シ
リコン膜1oの膜厚でほぼ決定され希望とおシの間隔に
することができる。さらにe−)・ソースあるいはダー
ト・ドレイン取シ出し電極間もサブミクロン加工が軽易
で、f−)幅のサブミクロン化も可能である。よって素
子の微細化ならびに高性能化が可能となる。
.5m+1.0.―あるいはすfiミクロンなった場合
上記方法ではソース、ドレイン取り出し電極の形成社不
可能であル、ダート電極に対して自己整合的に開口した
コンタクトホールが十分に生かされなくなってしまり、
即ち、ダート幅がサブミクロンに近づいてくるにし九が
ってr−)電極とソース・ドレイン間は、すyグラフィ
ーの限界によって決定される。これに対し、本発明で社
、前記塀状の残存多結晶シリコンH10′によってf−
)電極5とソースAj電極17あるいはr−)電極5と
ドレインAt電極11を自己整合的に分離できる。しか
も前記残存多結晶シリコン膜J O’の幅は、多結晶シ
リコン膜1oの膜厚でほぼ決定され希望とおシの間隔に
することができる。さらにe−)・ソースあるいはダー
ト・ドレイン取シ出し電極間もサブミクロン加工が軽易
で、f−)幅のサブミクロン化も可能である。よって素
子の微細化ならびに高性能化が可能となる。
なお、上記am例1においては塀状の残存多結晶シリコ
ンl[10“を形成する際、P11G膜)母ターン4を
全てエツチング除去し、ムt’llK*19tr−)電
極5上にも形成してダート電極5の低抵抗化を図り九が
、鮪2図に示す如<y−)電極5上1cpgal[)臂
ターン4′が少し残存するようにエツチングして層状の
残存多結晶シリコン膜10′を形成し、Aj電極1#を
?−)電極5上に残存P801[)量ターン4Iを介し
て形成してもよい。
ンl[10“を形成する際、P11G膜)母ターン4を
全てエツチング除去し、ムt’llK*19tr−)電
極5上にも形成してダート電極5の低抵抗化を図り九が
、鮪2図に示す如<y−)電極5上1cpgal[)臂
ターン4′が少し残存するようにエツチングして層状の
残存多結晶シリコン膜10′を形成し、Aj電極1#を
?−)電極5上に残存P801[)量ターン4Iを介し
て形成してもよい。
こO場合、残存PSG g 1!ターン41にムtを形
成しなくともよい。
成しなくともよい。
また、第3図に示す如くサブミクロン寸法の金属シリサ
イド(例えばM・512)からなるダート電極5′を形
成し、#r−ト電極5り上のPIAG膜ノ量ターンを一
部残存するようにエツチングして高い層状の残存多結晶
シリコン膜10“を形成すれば、htlNxxの、、蒸
着時において前記残存多結晶シリコン膜10’の鐘蔽作
用によシチャンネル長の煙いf−)電極5′の残存P8
G、il/中ターン4′上にムを膜を全く蒸着させなく
することもできる。
イド(例えばM・512)からなるダート電極5′を形
成し、#r−ト電極5り上のPIAG膜ノ量ターンを一
部残存するようにエツチングして高い層状の残存多結晶
シリコン膜10“を形成すれば、htlNxxの、、蒸
着時において前記残存多結晶シリコン膜10’の鐘蔽作
用によシチャンネル長の煙いf−)電極5′の残存P8
G、il/中ターン4′上にムを膜を全く蒸着させなく
することもできる。
但し、フィールド酸化II!3上に砥メし九M・812
からなるe−)電極5′部分を広幅とすれば、該電極5
1の残存P8G II =ターン・4′上はムtllx
zが蒸着される。このため、骸広@O電極l’c)@存
PsG II = 1−74/部分にコンタクトホール
ta孔しておけば、前記AA膜12を/4ターニングし
たムを電極をコンタクトホールを介してM@引、からな
るe−)電極5′に接続できる。
からなるe−)電極5′部分を広幅とすれば、該電極5
1の残存P8G II =ターン・4′上はムtllx
zが蒸着される。このため、骸広@O電極l’c)@存
PsG II = 1−74/部分にコンタクトホール
ta孔しておけば、前記AA膜12を/4ターニングし
たムを電極をコンタクトホールを介してM@引、からな
るe−)電極5′に接続できる。
11施例2
本奥論例2祉以下に示す第4wJ(a)〜(f)の如き
MNO8#I造の揮発性メモリセルの製造に適用した例
である。
MNO8#I造の揮発性メモリセルの製造に適用した例
である。
(1) 1ず、前記実施例1と同様pmシリコン基板
1に周囲にp+型のチャンネルカット領域2を有するフ
ィールド酸化膜3を形成した俵、鋏フィールド酸化膜3
で分離され九島状の基板1領域に例えば厚さ30Xの熱
酸化膜を成長させ、更に全面に例えば厚さ500Xのシ
リコン窺化膜及び例えば厚さ1.OJlmのPgG膜を
順次堆積した。つづいて、これら膜をRIEにょ〉ノヤ
ター二ンダしてPgG jiiパターン4、シリコンI
I 化II ノ4ターン23及びf−)酸化膜6を形成
した(84図(a)図示)。
1に周囲にp+型のチャンネルカット領域2を有するフ
ィールド酸化膜3を形成した俵、鋏フィールド酸化膜3
で分離され九島状の基板1領域に例えば厚さ30Xの熱
酸化膜を成長させ、更に全面に例えば厚さ500Xのシ
リコン窺化膜及び例えば厚さ1.OJlmのPgG膜を
順次堆積した。つづいて、これら膜をRIEにょ〉ノヤ
ター二ンダしてPgG jiiパターン4、シリコンI
I 化II ノ4ターン23及びf−)酸化膜6を形成
した(84図(a)図示)。
(it) 次いで、PgG 膜ノ+ターフ4及びフィ
ールド酸化膜3をマスクとしてれ型不純物、例えば砒素
を基板lにイオン注入した後、アニーリングしてソース
、ドレインとなる浅いn+[*域8.。
ールド酸化膜3をマスクとしてれ型不純物、例えば砒素
を基板lにイオン注入した後、アニーリングしてソース
、ドレインとなる浅いn+[*域8.。
91を形成しえ。つづいて、熱酸化処理を施して露出し
た基板1(n+型領領域Sr 91)上に酸化膜24を
形成し死後、全面に例えば厚さ5000Xの多結晶シリ
コン膜1oを堆積した(第4図伽)図示)・ (―)次いで、RIIによって多結晶シリコン膜10を
エツチングしてシリコン窒化膜ツヤターン23及びPS
G膜パターン4の側面に多結晶シリコン膜10′を残存
させた。つづいて、残存多結′晶シリコンj11[10
′をマスクとして酸化膜24を選択エツチングしてソー
ス、ドレインのコンタクトホール11.11を開口した
(第4図(c)図示)。
た基板1(n+型領領域Sr 91)上に酸化膜24を
形成し死後、全面に例えば厚さ5000Xの多結晶シリ
コン膜1oを堆積した(第4図伽)図示)・ (―)次いで、RIIによって多結晶シリコン膜10を
エツチングしてシリコン窒化膜ツヤターン23及びPS
G膜パターン4の側面に多結晶シリコン膜10′を残存
させた。つづいて、残存多結′晶シリコンj11[10
′をマスクとして酸化膜24を選択エツチングしてソー
ス、ドレインのコンタクトホール11.11を開口した
(第4図(c)図示)。
6v)次いで、コンタクトホール11.11を通してn
型不純物、例えばリンをイオン注入するか、poct、
の雰囲気中でリンの拡散を行なうことによシ拡散層が深
く、高濃度のm+型領領域8、.9gを形成した。つづ
いて、例えば希弗状の残存多結晶シリコン@ i o”
を形成した(第4図(d)図示)0 υ 次いで、電極材料膜、例えばAt膜12を全面に蒸
着した。仁の時、第4図(・)に示す如く突出した春秋
の残存多結晶シリコン810’を境にしてAAAlI3
段切山して蚊残存多結晶シリコン1110“周囲にはA
t換が全く被着されなかった。つづいて等方性のドライ
エツチング等によって春秋の残存多結晶シリコン膜10
“を除去し、その上のkA膜をリフトオフしてhill
!xzを分離した彼、前記実施例1の(Vl)工程と同
様にレジストノ量ターンをマスクとして分離された各人
tノ母ターンを・譬ターニングしてt型領域8 s
* 8 s(ノース)とコンタクトホールを介して接続
し九に111極17.11+型領斌9i 、9s(ド
レイン)とコンタクトホール11を介して接続したAt
電極1a及びシリコン窪化膜ツヤターフ21上に位置す
るAjf−)電極25を夫々形成し、MNO8構造のメ
モリセルを製造した(第4図Cf)図示)。
型不純物、例えばリンをイオン注入するか、poct、
の雰囲気中でリンの拡散を行なうことによシ拡散層が深
く、高濃度のm+型領領域8、.9gを形成した。つづ
いて、例えば希弗状の残存多結晶シリコン@ i o”
を形成した(第4図(d)図示)0 υ 次いで、電極材料膜、例えばAt膜12を全面に蒸
着した。仁の時、第4図(・)に示す如く突出した春秋
の残存多結晶シリコン810’を境にしてAAAlI3
段切山して蚊残存多結晶シリコン1110“周囲にはA
t換が全く被着されなかった。つづいて等方性のドライ
エツチング等によって春秋の残存多結晶シリコン膜10
“を除去し、その上のkA膜をリフトオフしてhill
!xzを分離した彼、前記実施例1の(Vl)工程と同
様にレジストノ量ターンをマスクとして分離された各人
tノ母ターンを・譬ターニングしてt型領域8 s
* 8 s(ノース)とコンタクトホールを介して接続
し九に111極17.11+型領斌9i 、9s(ド
レイン)とコンタクトホール11を介して接続したAt
電極1a及びシリコン窪化膜ツヤターフ21上に位置す
るAjf−)電極25を夫々形成し、MNO8構造のメ
モリセルを製造した(第4図Cf)図示)。
本実施例2によればソース取出しht@極17゜ドレイ
ン取出しムを電極18とム15’−)電極25とをセル
7アラインで形成でき、サブミクロンのAjf−)電極
25を有する高性能、高集積度のメモリセルを製造でき
る。
ン取出しムを電極18とム15’−)電極25とをセル
7アラインで形成でき、サブミクロンのAjf−)電極
25を有する高性能、高集積度のメモリセルを製造でき
る。
実施例3
本実施例3は以下に示す第5図(−)〜(b)の如き半
導体装置の素子間を結ぶ配線形成に適用した例である。
導体装置の素子間を結ぶ配線形成に適用した例である。
中 まず、例えばp型シリコン基板1に選択的にフィー
ルド酸化膜3を形成し死後例えば厚さ2000Xの第1
の多結晶シリコンI1.xeを堆積した(第5図(、)
図示)。つづいて、全面に例えば厚さ1.0μmのCV
D−8i0□膜を堆積した後、これをノfターニングし
てCVD −5to2IIノ母ターン27を形成した(
第5図伽)図示)。
ルド酸化膜3を形成し死後例えば厚さ2000Xの第1
の多結晶シリコンI1.xeを堆積した(第5図(、)
図示)。つづいて、全面に例えば厚さ1.0μmのCV
D−8i0□膜を堆積した後、これをノfターニングし
てCVD −5to2IIノ母ターン27を形成した(
第5図伽)図示)。
(の 次いで、熱酸化処理を施して露出する第1の多結
晶シリコン膜26表面に酸イヒ膜28を成長させた後、
全面に例えば厚さ4ooo1の餉2の多結晶シリコン膜
29を堆積した(第5図(1)図示)。つづいて、第2
の多結晶シ1ノコン膜29をRIBによりエツチングし
て凸状のCVD−5so tlノリーン27の側面に多
結晶シリコン膜j 9’を残存させた(第5図(d)図
示)。
晶シリコン膜26表面に酸イヒ膜28を成長させた後、
全面に例えば厚さ4ooo1の餉2の多結晶シリコン膜
29を堆積した(第5図(1)図示)。つづいて、第2
の多結晶シ1ノコン膜29をRIBによりエツチングし
て凸状のCVD−5so tlノリーン27の側面に多
結晶シリコン膜j 9’を残存させた(第5図(d)図
示)。
011)次いで、例えばフレオ/と水素等の混合Iスエ
、チャントによるRIEによってCVD−8IO2膜ノ
リーン27及び露出した酸化膜28部分をエツチング除
去して突出した春秋の残存多結晶シリコン績29“を形
成した(第5図(・)図示)。
、チャントによるRIEによってCVD−8IO2膜ノ
リーン27及び露出した酸化膜28部分をエツチング除
去して突出した春秋の残存多結晶シリコン績29“を形
成した(第5図(・)図示)。
GV)次いで、全面に配線材料膜、例えばAt膜12を
E−gin蒸着法又は5− gan蒸着法により真空蒸
着した。この時、春秋の残存多結晶シリコン膜29#下
方にdAA膜が被着しないか、或いは極くわずかじか被
着しなかった(第5図(f)図示)、つづいて、春秋の
残存多結晶シリコン躾jg′をフレオン系のドライエツ
チング勢で除去し、その上の*2@をリフトオフしてム
tノリ一ン30・・・を形成し九(第5図−)図示)、
但し、春秋の残存多結晶シリコン膜29′の下方にも極
くわずかのAzl[が被着している場合はAAAlI3
少しエツチングし死後、該残存多結晶シリコンaxe”
を除去すればよい、ひきつづき、ムt/譬ターン30・
・・をマスクとして露出した残存酸イヒ@ZSをフレオ
ンと水素の混合がスエツチャントによシ除去した後、露
出し九第1の多結晶シリコン膜26を選択的にエツチン
グして多結晶シリコン・母ターン31・・・を形成した
(第5図(h)図示)。
E−gin蒸着法又は5− gan蒸着法により真空蒸
着した。この時、春秋の残存多結晶シリコン膜29#下
方にdAA膜が被着しないか、或いは極くわずかじか被
着しなかった(第5図(f)図示)、つづいて、春秋の
残存多結晶シリコン躾jg′をフレオン系のドライエツ
チング勢で除去し、その上の*2@をリフトオフしてム
tノリ一ン30・・・を形成し九(第5図−)図示)、
但し、春秋の残存多結晶シリコン膜29′の下方にも極
くわずかのAzl[が被着している場合はAAAlI3
少しエツチングし死後、該残存多結晶シリコンaxe”
を除去すればよい、ひきつづき、ムt/譬ターン30・
・・をマスクとして露出した残存酸イヒ@ZSをフレオ
ンと水素の混合がスエツチャントによシ除去した後、露
出し九第1の多結晶シリコン膜26を選択的にエツチン
グして多結晶シリコン・母ターン31・・・を形成した
(第5図(h)図示)。
しかして、本実施例によれば間隔が極めて短いktAタ
ーン30・・・と多結晶シリコイノ臂ターン31・・・
からなる二層構造の配@32・・・を形成できる。
ーン30・・・と多結晶シリコイノ臂ターン31・・・
からなる二層構造の配@32・・・を形成できる。
なお、上記実施例1〜3では春秋の残存薄膜として多結
晶シリコン膜な用い九が、これに限定されず、例えに非
晶質シリコン膜、金属シリサイド膜、高融点金属膜或い
は/1フイミド樹脂膜などの有機樹脂膜、その他絶縁膜
等を用いてもよい、l#に、シリコン窒化膜、非晶質シ
リコン膜、モリブデンシリサイド膜、モリブデン膜等は
CF4系のドライエ、チングが可能であるため、グロセ
ス再現性に優れ好適である。
晶シリコン膜な用い九が、これに限定されず、例えに非
晶質シリコン膜、金属シリサイド膜、高融点金属膜或い
は/1フイミド樹脂膜などの有機樹脂膜、その他絶縁膜
等を用いてもよい、l#に、シリコン窒化膜、非晶質シ
リコン膜、モリブデンシリサイド膜、モリブデン膜等は
CF4系のドライエ、チングが可能であるため、グロセ
ス再現性に優れ好適である。
上記実施例1〜3では層状の残存多結晶シリコン膜を除
去して、その上のht @をリフトオフすることによシ
、Atl1[の分離、パター;ングを行なったが、これ
に限定されない。例えば層状の残存薄膜として不純物ド
ーグ多結晶シリコンから形成し、全面にアンドーグ多結
晶シリコン膜を堆積した後、熱処理を施して層状の残存
不純物ドープ多結晶シリコン膜から、その周辺のアンド
ーグ多結晶シリコン膜に不純物を選択的に拡散し、良に
アンドープ多結晶シリコン膜の不純物ドーグ部分を工、
チングすることにより多結晶シリコンからなる配線ある
いは該多結晶シリコンをメタルシリサイド化し九配線勢
を形成してもよい。この場合、層状の残存不純物ドーグ
多結晶シリコン膜からアンドーグ多結晶シリコン膜への
不純物拡散は、#残存不純物ドーグ多結晶シリコン膜が
層状に突出しているので、その周辺の局所的なアンドー
プ多結晶シリコン窒化膜に限られ、形成された配線間隔
は広くならず極めて短い間隔で分離できる。
去して、その上のht @をリフトオフすることによシ
、Atl1[の分離、パター;ングを行なったが、これ
に限定されない。例えば層状の残存薄膜として不純物ド
ーグ多結晶シリコンから形成し、全面にアンドーグ多結
晶シリコン膜を堆積した後、熱処理を施して層状の残存
不純物ドープ多結晶シリコン膜から、その周辺のアンド
ーグ多結晶シリコン膜に不純物を選択的に拡散し、良に
アンドープ多結晶シリコン膜の不純物ドーグ部分を工、
チングすることにより多結晶シリコンからなる配線ある
いは該多結晶シリコンをメタルシリサイド化し九配線勢
を形成してもよい。この場合、層状の残存不純物ドーグ
多結晶シリコン膜からアンドーグ多結晶シリコン膜への
不純物拡散は、#残存不純物ドーグ多結晶シリコン膜が
層状に突出しているので、その周辺の局所的なアンドー
プ多結晶シリコン窒化膜に限られ、形成された配線間隔
は広くならず極めて短い間隔で分離できる。
上記実施例1〜3では凸状パターンとしてリンドープ多
結晶シリコンのr−)電極とPSG膜ノfターンの二層
構造のパターン、シリコン窒化膜ノ量ターントPSG
gI奢ターンの二M構造ノ#fi −ン戚いFiCVD
−810,膜AIパターンみを用いたが、半導体膜と
絶縁層との二層からなる凸状・ヤターンを用いてもよい
、この場合、凸状パターンを構成する半導体膜をnpn
)ランノスタのエミッタ領域等として用いれば層状の
残存薄膜を用いて電極材料膜を分離することによって、
ベース電極とエミ、り電極とをセルファラインで微細に
分離できる。
結晶シリコンのr−)電極とPSG膜ノfターンの二層
構造のパターン、シリコン窒化膜ノ量ターントPSG
gI奢ターンの二M構造ノ#fi −ン戚いFiCVD
−810,膜AIパターンみを用いたが、半導体膜と
絶縁層との二層からなる凸状・ヤターンを用いてもよい
、この場合、凸状パターンを構成する半導体膜をnpn
)ランノスタのエミッタ領域等として用いれば層状の
残存薄膜を用いて電極材料膜を分離することによって、
ベース電極とエミ、り電極とをセルファラインで微細に
分離できる。
上記実施例1〜3では電極材料膜(又は配線材料膜)と
してhtllを用い九が、これに限定されず、既述の如
く多結晶シリコン展を用いたシ、At合金膜1M02W
などの工、チングしにくい高融点金属膜を用いてもよい
。
してhtllを用い九が、これに限定されず、既述の如
く多結晶シリコン展を用いたシ、At合金膜1M02W
などの工、チングしにくい高融点金属膜を用いてもよい
。
以上詳述した如く、本発明によれば高集積化と集子性能
を大巾に改善したMO8L8I勢の半導体装置を量産的
に製造できる等顕著な効果を有する。
を大巾に改善したMO8L8I勢の半導体装置を量産的
に製造できる等顕著な効果を有する。
第1図(、)〜(1)は本発明の実施例1におけるMO
8LSIの製造工程を示すもので、第1図(i)〜(f
)・同図(魚)は断面図、同図(g) 、 (h)は平
面図である。 第2図及び餉3図は夫々実施例1O変形例を示す断面図
、第4図(a)〜(f)は本発明の実施例2におけるK
NOB @造のメモリセルの製造工程を示す断面図、第
5図−)〜(h)祉本発明の実施例3における半導体装
置の配線形成工程を示す断面図である。 1・・・p型シリコン基板、2・・・pmのチャンネル
カット領域、3・・・フィールド酸化膜、4・・・PS
G ill i9 fi −:y、5 、5 、25−
1’−)電極、i−5’−ト51化膜、y/、、、残存
CVD −810,膜、81 、111 =n+型領
域(ソース)、’l+91・・・n”ll領域(ドレイ
ン)、xo、26.29・・・多結晶シリコン膜、10
“、29“・・・層状の残存多結晶シリコンILIJ・
・・コンタク)*−ル、1z・・・At展、13〜15
.30・・・Atノ量ターン、17〜19・・・kt電
極、2 J・・・シリコン窒化膜ハターン、j 7−C
VD−8102Jli/f ター ン、31−・・多結
晶シリコンノやターン、32・・・配線。
8LSIの製造工程を示すもので、第1図(i)〜(f
)・同図(魚)は断面図、同図(g) 、 (h)は平
面図である。 第2図及び餉3図は夫々実施例1O変形例を示す断面図
、第4図(a)〜(f)は本発明の実施例2におけるK
NOB @造のメモリセルの製造工程を示す断面図、第
5図−)〜(h)祉本発明の実施例3における半導体装
置の配線形成工程を示す断面図である。 1・・・p型シリコン基板、2・・・pmのチャンネル
カット領域、3・・・フィールド酸化膜、4・・・PS
G ill i9 fi −:y、5 、5 、25−
1’−)電極、i−5’−ト51化膜、y/、、、残存
CVD −810,膜、81 、111 =n+型領
域(ソース)、’l+91・・・n”ll領域(ドレイ
ン)、xo、26.29・・・多結晶シリコン膜、10
“、29“・・・層状の残存多結晶シリコンILIJ・
・・コンタク)*−ル、1z・・・At展、13〜15
.30・・・Atノ量ターン、17〜19・・・kt電
極、2 J・・・シリコン窒化膜ハターン、j 7−C
VD−8102Jli/f ター ン、31−・・多結
晶シリコンノやターン、32・・・配線。
Claims (1)
- 【特許請求の範囲】 (リ 凸状)eターンが設けられた半導体基体上に薄膜
を形成する工程と、この薄膜を前記凸状ノ4ターンの側
面に選択的に残存させる工程と、前記凸状・リーンの少
なくとも一部〜去して残存薄膜を塀状に形成する工程と
を具備したことを特徴とする半導体装置の製造方法。 (2) 凸状・母ターンが千尋体膜とこの上に8を層
した絶縁膜との二層構造からなることを特徴とする請求 製造方法。 (3) 凸状パターンが導電体膜とこの上に積層した
絶縁膜との二層構造からなることを特徴とする特許請求
の範囲第1項記載の半導体装置の製造方法。 (4) 4’亀体膜が、不純物ドープ多結晶シリコン
膜、不純物ドープ非晶質シリコン膜、高融点金属膜、金
属シリサイド膜或いはkl膜もしくはその合金膜から選
択されたものであることを特徴とする特許請求の範囲第
3項記載の半導体装置● (5)導電体膜が、アンドープ多結晶シリコン膜もしく
は非晶質シリコン膜を出発材料とし、その後の工程によ
り不純物ドープもしくは金属シリサイド化されたもので
あることを特徴とする特許請求の範囲第3項記載の半導
体装置の製造方法。 (6)凸状ノ4ターンが絶縁膜からなることを特徴とす
る特許請求の範囲第1項記載の半導体装置の製造方法。 (7)絶縁膜が、気相成長されたシリコン酸化膜もしく
はシリコン窒化膜であることを特徴とする特許請求の範
囲第2項,第3項又は第6項いずれか記載の半導体装置
の製造方法。 (8)凸状A?ターンが半導体基体上に直接もしくは別
の絶縁膜を介して設けられていることを%徴とする特許
請求の範囲@1項乃至#47項いずれか記載の半導体装
置の製造方法。 (9)凸状ノ臂ターンが設けられた半導体基体上に暮I
−を絶縁性被膜を介して形成することを特徴とする特許
請求の範囲第13J記載の半導体装置の製造方法。 αQ 薄膜を凸状パターンの側面に選択的に残存させる
工程を、該薄膜を異方性工、チングすることにより行な
うことをjp!i徴とする特許請求の範囲第1項記載の
半導体装置の製造方法。 aυ 薄膜が非単結晶シリコン、シリコン窒化膜又はポ
リイミド樹脂膜のうちいずれかより選択されるものであ
ることを特徴とする特許請求の範囲第1項、第9項又は
第10穐記載の半導体装置の製造方法。 θ4 残存薄膜を実状に形成した後、全体に電極材料膜
又は配線材料膜を形成し、前記実状の残存薄膜を除去し
て材料膜を分離することにより電極又は配線を形成する
ことを特徴とする特許請求の範囲第1項記載の半導体装
置の製造方法O 0半導体基体としてMl導電型の半導体基板を用い、こ
の基板上に導電体膜と絶縁膜からなる二層構造の凸状ノ
リ−ンを別の絶縁膜を介して選択的に形成する工程と、
凸状・母ターンをマスクとして第2導を型の不純物を半
導体基板に導入して第24%型の不純物領域を形成する
工程と、全体に絶縁性被膜及び薄膜を順次形成する工程
と、この薄膜を異方性工、チングして前記凸状パターン
OII向に対応する絶縁性被膜部分に薄膜を選択的に残
存させる工程と、この残存薄膜をマスクとして前記絶縁
性被膜を選択的に工、チング除去することにより少なく
とも前記不純物領域上に開孔部を形成せしめる工程と、
前記凸状パターンの絶縁膜の一部又は全部を工、チング
することによって残存薄膜を実状に形成する工程と、全
面に11L極材料膜又は配線材t#+膜を形成する□工
程と、前記実状の残存薄膜をエツチングもしくは機械的
に除去することにより#記材料膜を分離して少なくとも
前配不純物債域と開孔部を介して接続した電極又は配縁
を形成する工程とを具備し九ことを特徴とする特許請求
の範囲第1項記載の半導体装置の製造方法。 α滲 凸状/IFターンの導電体膜をr−ト電極とし、
第2導電型の不純物領域の一方をソース、他方をドレイ
ンとすることを特徴とする特許請求の範囲第13項記載
の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57041331A JPS58158972A (ja) | 1982-03-16 | 1982-03-16 | 半導体装置の製造方法 |
EP83101880A EP0088922B1 (en) | 1982-03-16 | 1983-02-25 | A method of forming electrodes and wiring strips on a semiconductor device |
DE8383101880T DE3378869D1 (en) | 1982-03-16 | 1983-02-25 | A method of forming electrodes and wiring strips on a semiconductor device |
US06/471,651 US4521448A (en) | 1982-03-16 | 1983-03-03 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57041331A JPS58158972A (ja) | 1982-03-16 | 1982-03-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58158972A true JPS58158972A (ja) | 1983-09-21 |
JPH0479133B2 JPH0479133B2 (ja) | 1992-12-15 |
Family
ID=12605531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57041331A Granted JPS58158972A (ja) | 1982-03-16 | 1982-03-16 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4521448A (ja) |
EP (1) | EP0088922B1 (ja) |
JP (1) | JPS58158972A (ja) |
DE (1) | DE3378869D1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6074682A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 半導体装置の製造方法 |
US4805695A (en) * | 1986-04-25 | 1989-02-21 | Sumitomo Heavy Industries, Ltd. | Counterflow heat exchanger with floating plate |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0159601A3 (de) * | 1984-04-10 | 1987-08-19 | Hartwig Wolfgang Prof.Dr. Thim | Logik-Schaltungsanordnung mit dazu angepasst ausgebildeten Feldeffekt-Transistoren |
JPH0760864B2 (ja) * | 1984-07-13 | 1995-06-28 | 株式会社日立製作所 | 半導体集積回路装置 |
DE3583472D1 (de) * | 1984-08-28 | 1991-08-22 | Toshiba Kawasaki Kk | Verfahren zum herstellen einer halbleiteranordnung mit gateelektrode. |
JPS61135149A (ja) * | 1984-12-06 | 1986-06-23 | Toshiba Corp | Mos型集積回路 |
US5227319A (en) * | 1985-02-08 | 1993-07-13 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
JPS61287159A (ja) * | 1985-06-13 | 1986-12-17 | Oki Electric Ind Co Ltd | Bi−CMOS半導体IC装置の製造方法 |
US4760433A (en) * | 1986-01-31 | 1988-07-26 | Harris Corporation | ESD protection transistors |
US4895810A (en) * | 1986-03-21 | 1990-01-23 | Advanced Power Technology, Inc. | Iopographic pattern delineated power mosfet with profile tailored recessed source |
US5256583A (en) * | 1986-03-21 | 1993-10-26 | Advanced Power Technology, Inc. | Mask surrogate semiconductor process with polysilicon gate protection |
US4794565A (en) * | 1986-09-15 | 1988-12-27 | The Regents Of The University Of California | Electrically programmable memory device employing source side injection |
US4786609A (en) * | 1987-10-05 | 1988-11-22 | North American Philips Corporation, Signetics Division | Method of fabricating field-effect transistor utilizing improved gate sidewall spacers |
JPH01173756A (ja) * | 1987-12-28 | 1989-07-10 | Toshiba Corp | 半導体装置の製造方法 |
GB2214349B (en) * | 1988-01-19 | 1991-06-26 | Standard Microsyst Smc | Process for fabricating mos devices |
JP2705106B2 (ja) * | 1988-05-25 | 1998-01-26 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
FR2634318B1 (fr) * | 1988-07-13 | 1992-02-21 | Commissariat Energie Atomique | Procede de fabrication d'une cellule de memoire integree |
US4948745A (en) * | 1989-05-22 | 1990-08-14 | Motorola, Inc. | Process for elevated source/drain field effect structure |
US5013675A (en) * | 1989-05-23 | 1991-05-07 | Advanced Micro Devices, Inc. | Method of forming and removing polysilicon lightly doped drain spacers |
US5212105A (en) * | 1989-05-24 | 1993-05-18 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and semiconductor device manufactured thereby |
JP2995838B2 (ja) * | 1990-01-11 | 1999-12-27 | セイコーエプソン株式会社 | Mis型半導体装置及びその製造方法 |
US5013398A (en) * | 1990-05-29 | 1991-05-07 | Micron Technology, Inc. | Anisotropic etch method for a sandwich structure |
US5496750A (en) * | 1994-09-19 | 1996-03-05 | Texas Instruments Incorporated | Elevated source/drain junction metal oxide semiconductor field-effect transistor using blanket silicon deposition |
US20020197838A1 (en) * | 1996-01-16 | 2002-12-26 | Sailesh Chittipeddi | Transistor fabrication method |
US6225174B1 (en) | 1996-06-13 | 2001-05-01 | Micron Technology, Inc. | Method for forming a spacer using photosensitive material |
WO1999005728A1 (en) | 1997-07-25 | 1999-02-04 | Nichia Chemical Industries, Ltd. | Nitride semiconductor device |
US6281078B1 (en) | 1997-12-18 | 2001-08-28 | Advanced Micro Devices, Inc. | Manufacturing process to eliminate ONO fence material in high density NAND-type flash memory devices |
US6063668A (en) * | 1997-12-18 | 2000-05-16 | Advanced Micro Devices, Inc. | Poly I spacer manufacturing process to eliminate polystringers in high density nand-type flash memory devices |
US6051487A (en) * | 1997-12-18 | 2000-04-18 | Advanced Micro Devices, Inc. | Semiconductor device fabrication using a sacrificial plug for defining a region for a gate electrode |
US5994239A (en) * | 1997-12-18 | 1999-11-30 | Advanced Micro Devices, Inc. | Manufacturing process to eliminate polystringers in high density nand-type flash memory devices |
US6448615B1 (en) | 1998-02-26 | 2002-09-10 | Micron Technology, Inc. | Methods, structures, and circuits for transistors with gate-to-body capacitive coupling |
US6104066A (en) | 1998-03-30 | 2000-08-15 | Micron Technology, Inc. | Circuit and method for low voltage, voltage sense amplifier |
JP3770014B2 (ja) | 1999-02-09 | 2006-04-26 | 日亜化学工業株式会社 | 窒化物半導体素子 |
DE60043536D1 (de) | 1999-03-04 | 2010-01-28 | Nichia Corp | Nitridhalbleiterlaserelement |
US6197673B1 (en) * | 1999-06-08 | 2001-03-06 | United Semiconductor Corp. | Method of fabricating passivation of gate electrode |
JP4468609B2 (ja) * | 2001-05-21 | 2010-05-26 | 株式会社ルネサステクノロジ | 半導体装置 |
TWI362769B (en) | 2008-05-09 | 2012-04-21 | Univ Nat Chiao Tung | Light emitting device and fabrication method therefor |
US9236243B2 (en) | 2014-01-09 | 2016-01-12 | Stmicroelectronics Pte Ltd | Method for making semiconductor devices including reactant treatment of residual surface portion |
US11063117B2 (en) * | 2017-04-20 | 2021-07-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure having carrier-trapping layers with different grain sizes |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745281A (en) * | 1980-07-08 | 1982-03-15 | Ibm | Method of producing field effect transistor |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4354896A (en) * | 1980-08-05 | 1982-10-19 | Texas Instruments Incorporated | Formation of submicron substrate element |
-
1982
- 1982-03-16 JP JP57041331A patent/JPS58158972A/ja active Granted
-
1983
- 1983-02-25 DE DE8383101880T patent/DE3378869D1/de not_active Expired
- 1983-02-25 EP EP83101880A patent/EP0088922B1/en not_active Expired
- 1983-03-03 US US06/471,651 patent/US4521448A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5745281A (en) * | 1980-07-08 | 1982-03-15 | Ibm | Method of producing field effect transistor |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6074682A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 半導体装置の製造方法 |
JPH056345B2 (ja) * | 1983-09-30 | 1993-01-26 | Tokyo Shibaura Electric Co | |
US4805695A (en) * | 1986-04-25 | 1989-02-21 | Sumitomo Heavy Industries, Ltd. | Counterflow heat exchanger with floating plate |
Also Published As
Publication number | Publication date |
---|---|
JPH0479133B2 (ja) | 1992-12-15 |
EP0088922A2 (en) | 1983-09-21 |
EP0088922B1 (en) | 1989-01-04 |
EP0088922A3 (en) | 1985-07-03 |
US4521448A (en) | 1985-06-04 |
DE3378869D1 (en) | 1989-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58158972A (ja) | 半導体装置の製造方法 | |
US4764480A (en) | Process for making high performance CMOS and bipolar integrated devices on one substrate with reduced cell size | |
DE10045019B4 (de) | Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung | |
DE112006001169B4 (de) | Verfahren zur Herstellung eines SOI-Bauelements | |
US20020140032A1 (en) | Ultra small size vertical MOSFET device and method for the manufacture thereof | |
EP1204992B1 (de) | Verfahren zum herstellen eines trench-mos-leistungstransistors | |
JP2843410B2 (ja) | Epromセルアレイの製造方法 | |
WO2023016305A1 (zh) | 一种分离栅功率器件及其制造方法 | |
JPS63128744A (ja) | 半導体記憶装置 | |
JPH02211662A (ja) | 共通基板上にバイポーラ及びcmosトランジスタを製造する方法 | |
JPS59210658A (ja) | 半導体装置の製造方法 | |
JP3424946B2 (ja) | トレンチキャパシタメモリセルおよびその製造方法 | |
DE102018120433B4 (de) | Leistungshalbleiterbauelement mit selbstjustiertem Source-Gebiet, sowie entsprechendes Verfahren | |
JPH05206451A (ja) | Mosfetおよびその製造方法 | |
JPH07120717B2 (ja) | 半導体記憶装置の製造方法 | |
US6984558B2 (en) | Method of manufacturing a semiconductor device with non-volatile memory comprising a memory cell with an access gate and with a control gate and a charge storage region | |
EP1741133B1 (de) | Verfahren zur herstellung eines planaren spacers, eines zugehörigen bipolartransistors und einer zugehörigen bicmos-schaltungsanordnung | |
JPH07183403A (ja) | 半導体装置及びその製造方法 | |
JP3298509B2 (ja) | 半導体装置の製造方法 | |
JPS61502925A (ja) | Mis型集積回路の製造方法 | |
JPH0437580B2 (ja) | ||
EP0517727A1 (de) | Verfahren zum erzeugen einer isolierten, einkristallinen siliziuminsel. | |
JPS62132363A (ja) | 半導体装置の製造方法 | |
JPH05343413A (ja) | バイポーラトランジスタとその製造方法 | |
DE102020132645A1 (de) | Halbleitervorrichtungen mit ferroelektrischem speicher und deren herstellungsverfahren |