JPS62132363A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ドレイン側が高濃度不純物領域と低濃度不純
物領域の２重構造となる半導体装置いわゆるＬＤＤ　Ｃ
ライトリイ・ドープト・ドレイン）構造の半導体装置の
製造方法に関する。

〔発明の概要〕

本発明は、ＬＤＤ構造の半導体装置の製造方法において
、ゲート電極形成後に当該ゲート電極をドレイン側斜め
上方からの異方性エツチングを用いて当該ゲート電極の
一部除去を行って低濃度不純物領域を形成することによ
り、相互コンダクタンスｇｍが高く且つＶｔｈ　（闇値
電圧）の変動の少ない素子を製造し更にその製造工程の
簡略化を図るものである。

〔従来の技術〕

ＭＯＳ−ＦＥＴ等の半導体装置では、その駆動能力を高
める為、デバイスの微細化が進められている。

ところが、素子寸法の縮小化等を進めた場合には、いわ
ゆるホットキャリアの問題が生ずる。これは、縮小化に
より、キャリアの電界から受けるエネルギーが大ぎくな
り、ホットエレクトロン等の発生によってＶｔｈ　（闇
値電圧）の変化等の弊害が生ずることになる。

そこで、このような問題に鑑み提案された半導体装置が
ＬＤＤ構造の半導体装置であり、これはドレインを低濃
度不純物領域と高濃度不純物領域の２重構造とし、電界
を緩和させてホットキャリアの発生を抑制するものであ
る。

そして、このようなＬＤＤ構造の半導体装置を製造方法
としては、いわゆるサイドウオールを用いた製造方法が
知られている。

即ち、例えば第２図に示すように、シリコン基板等の半
導体基板１０１にゲート酸化膜１０２及びフィールド酸
化膜１０３を形成し、所定の領域にゲート電極１０４を
形成する。そして、例えばイオン注入によってゲート電
極１０４とセルファラインで低濃度不純物領域１０５を
形成する。低濃度不純物領域１０５の形成後、全面にＣ
ＶＤ法等により絶縁膜を被着形成し、次に該絶縁膜をエ
ッチパンクして所謂サイドウオール１０６を形成する。

このサイドウオール１０６を利用して高濃度不純物領域
１０７を形成する。そして、所定の眉間絶縁膜の形成、
窓明け、配線層の形成等の工程を経てＬＤＤ構造の半導
体装置が製造されることになる。

また、第３図に示すようないわゆるＤＤＤ　（ダブル・
ドープト・ドレイン）構造の半導体装置の製造方法も知
られている。

これは、例えばＡｓ　　（砒素）等の不純物によって低
濃度不純物領域１１５を形成し、Ｐ（ＩＪン）等の不純
物によって高濃度不純物領域１１７を形成し、これら２
重構造によるドレインを形成する半導体装置の製造方法
である。尚、第３図中、第２図に示す各領域と同一の領
域には同一の符号を用いている。

〔発明が解決しようとする問題点〕

上述のようにドレインを低濃度不純物領域と高濃度不純
物領域の２重構造とし、電界を緩和させてホットキャリ
アの発生を抑制する構造の半導体装置が知られている。

然しなから、上述したような工程によって低濃度不純物
領域と高濃度不純物領域の２重構造を有する半導体装置
を製造した場合には、本来ドレイン側のみで必要である
２重構造がソース側にも形成されることになる。そして
ドレイン側のみならずソース側も２重構造となった場合
には、等価的にソース側に寄生抵抗が付加されることに
なり、素子の相互コンダクタンスｇｍの低下を招くこと
になる。

また、上述のような方法によってソース、ドレインが２
重構造になる半導体装置を製造した場合では、サイドウ
オールや拡散層の制御性が難しく、歩留り向上等に影響
を及ぼすことになる。

そこで、本発明は上述の問題点に鑑み、ドレイン側のみ
に低濃度不純物領域と高濃度不純物領域の２重構造の半
導体装置を形成し、相互コンダクタンスｇｍの低下を防
止してなる半導体装置を前車な工程により製造し得る半
導体装置の製造方法を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、ゲート電極層を形成する工程と、上記ゲート
電極層上にレジスト層を形成し、ゲート電極層をエツチ
ングすることによりゲート電極を形成する工程と、上記
ゲート電極をドレイン側斜め上方より角度をつけた異方
性エツチングによりエツチングする工程と、上記斜め上
方からエツチングされた部分より低濃度不純物領域を形
成する工程とを有することを特徴とする半導体装置の製
造方法により上述の問題点を解決する。

〔作用〕

半導体基板上にゲート電極を形成する為のレジスト層を
ゲート電極層上に残存させ、該レジスト層及びフィール
ド酸化膜等をマスクとして上記ゲート電極をドレイン側
斜め上方より異方性エツチングする。このとき上記ドレ
イン側斜め上方からの異方性エツチングにより上記ゲー
ト電極のドレイン側が斜めに除去され、ゲート電極近傍
のドレイン側でゲート電極が後退することになる。この
部分を利用して低濃度不純物領域を形成することにより
、ドレイン側のみが２重構造の半導体装置を容易に製造
することができる。

〔実施例〕

本発明の好適な実施例を図面を参照しながら説明する。

本実施例は、ドレイン側斜め上方からの異方性エツチン
グによってゲート電極のドレイン側を一部除去し、該除
去部分からの不純物導入によって低濃度不純物領域を形
成し、ドレイン側のみを低濃度不純物領域と高濃度不純
物領域の２重構造として、高ｇｍを実現し得るものであ
る。

本実施例を工程順に従って説明する。尚、第１図の付図
記号は英字の見出しに対応する。

（ａ）先ず、通常のＭＯＳ　−Ｆ　ＥＴの製造工程と同
様に、第１図ａに示す如く、シリコン基板等の半導体基
板１上にゲート酸化膜２及びフィールド酸化膜３を形成
する。フィールド酸化膜３の形成は、例えば選択酸化法
によって行われる。フィールド酸化ＩＩ＊３の形成の後
、例えば耐酸化膜等を除去し、全面に例えば多結晶シリ
コンを材料とするゲート電極層４を被着形成する。この
ゲート電極層４の膜厚りは、後述するように低濃度不純
物領域の大きさに関係する。そして、ゲート電極Ｎ４の
上にレジストｌｉ５を形成する。

ゲート電極層４及びレジスト層５を形成した後、フォト
リソグラフィ技術を用いてパターニングをする。このパ
ターニングでは、第１図ａに示すようにそれぞれ所定の
大きさのレジスト層５とゲート電極４になり、ゲート電
極４の上に同一のパターンでレジスト層５が積層されて
なることになる。

ここで、ゲート電極層４とレジスト層５の双方に対して
パターニングするのではなく、上記レジスト層５のみを
パターニングしても良い。この場合には、ゲート電極４
のエツチングの工程が簡略化され、ゲート電極４の長さ
即ちＭＯ３−ＦＥＴのチャンネル長が後述する異方性エ
ツチングによって定まることになる。

（ｂ）レジスト層５等のパターニングの後、第１図すに
示すように、高濃度不純物領域６ｓ、６Ｄを形成するた
めのイオン注入を行う。このイオン注入は、上記レジス
ト層５等とセルファラインで行われる。

尚、高濃度不純物領域６ｓ、６Ｄを形成するためのイオ
ン注入は、例えば、異方性エツチングの後等の後の工程
で行っても良い。

（ｃ）続いて、第１図Ｃに示すように、上記ゲート電極
４をドレイン側斜め上方より角度をつけた異方性エツチ
ングによりエツチングする。異方性エツチングは例えば
ＲＩＥ（反応性イオンエツチング）法により行われ、多
結晶シリコンと酸化シリコン膜やフォトレジストとの選
択比の高いエツチングガスを用いる。このようなガスを
用いることにより、上記ゲート電極４をそのドレイン側
の側壁から斜めに一部除去することになる。

ここで、基板主面からの例えばＲＩＥの角度を角度θと
すると、当該ＲｒＥによって上記ゲート電極４が後退す
る距離ＮＯと上記ゲート電極４の膜厚りの関係は、 ｔａｎθ＝ｈ／Ｊ。

と表すことができる。このためゲート電極４が後退する
距離ｉｏは、上記ゲート電極４の膜厚りとＲＩＥの角度
によって決定することができ、再現性高く素子を製造す
ることができる。

尚、半導体基板等へのＲＩＨによるダメージを防止する
ため、ＲＩＢに際して、予めＣＶＤ法によって酸化シリ
コン膜等を段差部におけるステンブカバレッジを利用し
た保護膜として被着するようにしても良い。

（ｄ）上記ゲート電極４をドレイン側斜め上方より異方
性エツチングした後、第１図ｄに示すように、上記斜め
上方からエツチングされた部分から低濃度不純物領域７
Ｄを形成する。低濃度不純物６１ｂｉｔ？Ｄは、ドレイ
ン側のみ形成されソース側には形成されない。従って高
い相互コンダクタンスｇｍを実現することができる。低
濃度不純物領域７Ｄの形成は、例えばドーズ量を制限し
たドレイン側斜め上方からのイオン注入によって行われ
、条件を調整することにより開口して拡散させたり不純
物含有絶縁膜等を用いて行っても良い。

本工程において、ゲート電極４上のレジスト層５は無く
とも良く、例えばイオン注入後に除去しても良い。

（ｅ）次に、所定のアニール、眉間絶縁膜８を形成する
。アニールした場合においても低濃度不純物領域７Ｄの
大きさｌはドレイン付近の電界を緩和するに足る大きさ
だけ維持されることになり、第１図ｅに示すように、ド
レイン側のみが低濃度不純物領域５Ｄと高濃度不純物領
域６Ｄの２重構造となる。

このように、ドレイン側のみが低濃度不純物領域７Ｄと
高濃度不純物領域６Ｄの２重構造となった場合には、先
ず、該２重構造となるドレイン側では、低濃度不純物領
域５Ｄによって電界が緩和されることになり、従って、
ホットエレクトロンの発生が抑制され、ｖｌｌｌの変動
等の弊害が除去されて当該デバイスの信顛性を高めるこ
とができる。

また、本来必要とされるドレイン側のみが２重構造とな
るため、相互コンダクタンスｇｍの低下等を防止するこ
とができ、素子特性は優れたものとなる。

また、本実施例は、上述のようにソース側斜め上方から
イオン注入を行うことによって、ドレイン側のみを２重
構造とすること力（でき、従って、プロセス面からも特
に困難なく、容易に製造できる半導体装置の製造方法に
なっている。

更に、上記ホットエレクトロン等の発生を防止するため
の低濃度不純物領域７Ｄは、上記ゲート電極４の膜厚り
とＲＩＥの角度θによって定めることができ、制御性良
く上記低濃度不純物領域７Ｄを形成することができる。

尚、上述の実施例において、高濃度不純物領域６Ｓ、６
Ｄを形成するためのイオン注入をソース側斜め上方から
行っても良い。

〔発明の効果〕

本発明の半導体装置の製造方法は、ドレイン側斜め上方
からの角度をつけた異方性エツチングによってゲート電
極のドレイン側を一部除去し、該除去部分からの不純物
導入によって低濃度不純物領域を形成する。このため簡
単な工程によって、ｖｔｈの変動が小さく且つ高い相互
コンダクタンスｇｍを有するドレイン側のみが２重構造
の半導体装置を製造することができる。また、本発明に
より、低濃度不純物領域の制御性は向上し、高信頼性の
半導体装置を簡単に製造することができる。

【図面の簡単な説明】

第１図ａ〜第１図ｅは本発明の半導体装置の製造方法を
説明するための半導体装置の断面図、第２図は従来の半
導体装置の製造方法を説明するための従来のＬＤＤ構造
を示す断面図、第３図は従来のいわゆるＤＤＤ構造を示
す断面図である。 ■　−・・・−・−−−−−・−・・−・−半導体基板
２−・〜・・−・・・・−−−−一−・−・ゲート酸化
膜３　・・・−・・・・・・・−・・−・フィールド酸
化膜４　・・−・・−一−−−−・−・・−・・・ゲー
ト電極５　・・・・−・−・・・・−・−・・レジスト
層６Ｓ　・・−・−・−・−・・−・−・−ソース側の
高濃度不純物領域６Ｄ−・・・・−・・・・・・・−・
ドレイン側の高濃度不純物領域７Ｄ−・・・・〜・・・
・・・・・−・ドレイン側の低濃度不純物領域時　許　
出　願　人　　ソニー株式会社代理人　　　弁理士　　
　　　小泡　見回　　　　　　　　　田村榮− 第１図ｄ 第１図ｅ 第２図 ＤＤＤ樟遣 第３図

Claims (1)

1. 【特許請求の範囲】 ゲート電極層を形成する工程と、 上記ゲート電極層上にレジスト層を形成し、ゲート電極
   層をエッチングすることによりゲート電極を形成する工
   程と、 上記ゲート電極をドレイン側斜め上方より角度をつけた
   異方性エッチングによりエッチングする工程と、 上記斜め上方からエッチングされた部分より低濃度不純
   物領域を形成する工程と を有することを特徴とする半導体装置の製造方法。