KR0146174B1 - 반도체 소자의 콘택 형성방법 - Google Patents

반도체 소자의 콘택 형성방법

Info

Publication number
KR0146174B1
KR0146174B1 KR1019950009548A KR19950009548A KR0146174B1 KR 0146174 B1 KR0146174 B1 KR 0146174B1 KR 1019950009548 A KR1019950009548 A KR 1019950009548A KR 19950009548 A KR19950009548 A KR 19950009548A KR 0146174 B1 KR0146174 B1 KR 0146174B1
Authority
KR
South Korea
Prior art keywords
forming
insulating layer
contact
semiconductor device
etching
Prior art date
Application number
KR1019950009548A
Other languages
English (en)
Other versions
KR960039152A (ko
Inventor
김명선
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950009548A priority Critical patent/KR0146174B1/ko
Publication of KR960039152A publication Critical patent/KR960039152A/ko
Application granted granted Critical
Publication of KR0146174B1 publication Critical patent/KR0146174B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 반도체소자에 형성된 제1물질층 상부에 제1절연막을 형성하고 콘택마스크를 이용한 식각공정으로 상기 제1절연막을 일정두께 식각하여 홈을 형성한 다음, 전체 표면상부에 일정두께 제2절연막을 형성하고 탄소함유비율이 높은 가스를 이용한 건식방법으로 상기 제1물질층을 노출시키는 콘택홀을 형성한 다음, 상기 건식식각공정으로 발생하는 탄소성분 폴리머를 제거함으로써 경사진 형태로 콘택면적을 증가시켜 단차피복성을 증가시키고, 후공정에서 제2물질층을 상기 제1물질층에 콘택시킴으로써 반도체소자의 고집적화를 가능하게 하고 반도체소자의 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 콘택 형성방법
제1a도 내지 제1d도는 본 발명의 실시예에 따른 반도체소자의 콘택 형성공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 13 : 하부절연층
15 : 감광막패턴 17 : 홈
19 : 제2절연막 21 : 폴리머
23 : 콘택홀
본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 특히 한계에 이른 리소그래피(lithography) 공정을 극복하기 위하여 반도체기판의 손상을 방지할 수 있는 공정으로 경사진 콘택홀을 형성함으로써 후공정에서 콘택공정을 용이하게 실시하여 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성을 향상시킬 수 있는 기술에 관한 것이다.
반도체소자가 고집적화됨에 따라 콘택홀의 크기가 작아져 곤택을 형성하기가 어려워졌다. 그리하여, 종래에는 콘택마스크를 이용한 등방성 습식식각으로 반도체기판 상부에 형성된 산화막에 언더컷을 형성하고, 비등방성건식식각방법으로 콘택홀을 형성함으로써 상기 콘택홀의 상측 표면적을 증가시켰다. 그로인하여, 상기 콘택홀의 단차피복성이 증가된 상태에서 콘택을 실시하였다.
그러나, 상기 습식식각방법은 공정시간이 길고 오염발생 가능성이 높은 단점이 있다. 그리고, 기존의 건식경사콘택 형성방법은 아르곤이나 산소등의 반응성 없는 기체를 이용하여 상기 산화막을 식각한다. 이때, 상기 산화막과 반도체기판의 식각선택비가 일대일이기 때문에 상기 건식식각공정시 상기 반도체기판의 손상이 발생하는 단점이 있다.
상기와 같은 단점으로 인하여 반도체소자의 신뢰성을 저하시키고 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 종래기술의 문제점을 해결하기 위하여, 탄소함유비율이 높은 식각가스를 이용하여 반도체기판의 손상없이 경사진 콘택홀을 형성함으로써 후공정에서 콘택증착공정을 용이하게 하여 반도체소자의 고집적화를 가능하게 하고 반도체소자의 신뢰성을 향상시킬 수 있는 반도체소자의 콘택 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명인 반도체소자의 콘택 형성방법의 특징은, 반도체소자의 제1물질층과 제2물질층을 연결하는 반도체소자의 콘택 형성방법에 있어서,
반도체기판에 형성된 제1물질층 상부에 제1절연막을 형성하는 공정과,
콘택마스크를 이용하여 상기 제1절연막을 식각함으로써 홈을 형성하는 공정과,
상기 전체표면상부에 일정두께 제2절연막을 형성하는 공정과,
탄소함유비율이 높은 가스를 이용한 전면건식식각공정으로 상기 제1물질층을 노출시키는 콘택홀을 형성하는 공정을 포함하는데 있다.
또한, 상기 제1절연막은 유동성이 우수하며 불순물이 주입된 산화막인 것과,
상기 홈은 상기 제1절연막 전체두께의 1/7 내지 1 깊이로 형성된 것과,
상기 제2절연막은 불순물이 주입되지 않은 산화막인 것과,
상기 제2절연막은 상기 제1절연막보다 식각선택비가 낮은 산화막으로 형성된 것과,
상기 탄소함유비율이 높은 가스는 C4F8,C3,F8 및 C2F6이 사용되는 것과,
상기 전면건식식각공정은 반응챔버 내부 온도를 200 내지 900℃로 하여 실시되는 것과,
상기 전면건식식각공정은 플라즈마식각방법으로 실시되는 것과,
상기 플라즈마식각방법은 불활성 래디칼이나 이온을 이용하여 스퍼터링이 빠르게 진행함으써 상기 콘택홀 상부 모서리 부분의 식각속도를 수직식각되는 부분의 1.7 내지 2.3배 빠르게 실시되는 것과,
상기 불활성 래디칼은 아르곤, 질소 및 헬륨 등의 가스가 사용되는 것과,
상기 식각공정시 전체표면과 상기 콘택홀 상부에 탄소성분 폴리머가 형성되는 것과,
상기 폴리머는 플라즈마를 이용한 감광막 제거기로 제거되거나 RF 전력을 50 내지 400와트(watt)로 사용하는 산소플라즈마를 발생시켜 제거하는 것과,
상기 제2절연막은 형성되지 않은 경우, 상기 홈은 상기 제1절연막 전체 두께의 1/7 내지 1미만 깊이로 형성된 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1도a 내지 제1도d는 본 발명의 실시예에 따른 반도체소자의 콘택형성공정을 도시한 단면도이다.
제1도a를 참조하면, 반도체기판(11) 상부에 하부절연층(13)을 형성한다. 여기서, 상기 하부절연층(13)은 소자분리산화막(도시안됨), 게이트전극(도시안됨) 및 불순물 확산영역(도시안됨) 등이 형성된 것이다. 그리고, 상기 하부절연층(13)은 유동성이 우수한 비.피.에스.지(BPSG:Boro Phospho Silicate Glass, 이하에서 BPSG라 함)로 형성된 것이다. 이때, 상기 BPSG는 불순물이 도핑된 것이다. 그리고, 상기 하부절연층(13)은 유동성이 우수한 다른 절연물질로 형성할 수 있다. 그 다음에, 상기 하부절연층(13) 상부에 감광막패턴(15)을 형성한다. 이때, 상기 감광막패턴(15)은 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성된 것이다. 그 다음에, 상기 감광막패턴(15)을 마스크로하여 상기 하부절연층(13)을 일정두께 건식식각함으로써 홈(17)을 형성한다. 이때, 상기 일정 두께는 상기 하부절연층(13)의 1/7 내지 1 두께로 한 것이다.
제1b도를 참조하면, 상기 감광막패턴(15)을 제거한다. 그리고, 상기 홈(17)이 형성된 전체표면상부에 산화막(19)을 일정두께 증착한다. 이때, 상기 산화막(19)은 불순물이 함유되지 않은 테오스(TEOS:Tetra Ethyl Ortho Silicate, 이하에서 TEOS라 함)로 형성된 것이다. 그리고, 상기 산화막(19)은 상기 하부절연층(13)보다 식각선택비가 낮은 다른 절연물질로 형성할 수도 있다.
여기서, 상기 산화막(19)은 상기 하부절연층(13)보다 식각이 잘 안되는 점을 이용하여 상기 하부절연층(13)의 손상을 최대한 방지하기 위한 것이다.
제1c도를 참조하면, 탄소함유비가 높은 식각가스를 이용하여 전면건식식각공정, 즉 플라즈마식각공정을 실시한다. 이때, 반응챔버 내부온도를 200 내지 900℃로 한다. 그리고, 상기 식각가스는 C2F6, C3F8 또는 C4F8 등이 사용될 수 있다. 그리고, 상기 식각가스를 이용한 식각공정시 전체표면상부에 탄소를 다량 함유한 폴리머(21)가 발생된다.
여기서, 상기 산화막(19) 상부에 발생되는 폴리머(21)는 상기 산화막(19)이 식각되면서 발생되는 산소나 일산화탄소에 의하여 제거된다. 그리고, 상기 홈(17)이 형성된 부분은 상기 식각공정시 플라즈마 내부에 함유된 불활성 래디칼이나 이온에 의하여 스퍼터링이 빠르게 진행되면서 제거되어 식각공정이 계속적으로 진행된다.
그리고, B 부분은 상기 불활성 래디칼이나 이온에 의해 스퍼터링이 빠르게 진행함으로써 수직방향의 식각속도의 1.7 내지 2.3배 빠르게 식각되어 상기 홈(17)은 경사를 이루며 형성된다. 그로인하여, 콘택증착 면적은 증가되어 콘택저항을 감소시킨다.
제1d도를 참조하면, 상기 제1도c의 공정으로 상기 반도체기판(11)의 예정된 부분을 노출시키는 콘택홀(23)을 형성한 것이다. 이때, 상기 식각 공정시 제거와 발생이 반복되는 폴리머(21)는 상기 콘택홀(23)이 완성되어 산소가 함유된 상기 하부절연층(13)의 식각공정이 중단되어 상기 폴리머(21)는 제거되지는 않고 계속적으로 발생함으로써 상기 노출된 반도체기판(11)을 보호한다.
그 다음에, 상기 폴리머(21)를 제거한다. 이때, 상기 폴리머(21)는 플라즈마를 이용한 감광막 제거기를 이용하여 제거한다. 또는, 건식식각장치에서 RF 전력을 최소로 하는 산소플라즈마를 이용한 식각공정으로 상기 콘택홀(23) 상부에 형성된 폴리머(21)와 상기 하부절연층 또는 산화막(19) 상부에 형성된 폴리머(21)를 타층의 손상없이 제거한다. 이때, 상기 RF 전력은 식각공정시 사용되는 RF의 5 내지 30 퍼센트, 즉 50 내지 400와트(watt)가 사용된다.
한편, 상기 산화막(19)을 형성하지 않을 경우, 상기 홈(17)의 깊이는 상기 하부절연층(13)의 1/7 내지 1미만으로 한다.
또한, 상기 홈(17)의 깊이를 조절함으로써 상기 콘택홀(23)의 콘택증착 면적을 조절할 수 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 콘택 형성방법은, 탄소성분을 많이 함유하는 가스를 이용하여 플라즈마식각방법으로 콘택홀을 형성함으로써 후공정에서 반도체소자의 특성저하없이 반도체소자를 형성할 수 있어 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성을 향상시킬 수 있는 잇점이 있다.

Claims (17)

  1. 반도체소자의 제1물질층과 제2물질층을 연결하는 반도체소자의 콘택 형성방법에 있어서, 반도체기판에 형성된 제1물질층 상부에 제1절연막을 형성하는 공정과, 콘택마스크를 이용하여 상기 제1절연막을 식각함으로써 홈을 형성하는 공정과, 상기 전체표면상부에 일정두께 제2절연막을 형성하는 공정과, 탄소함유비율이 높은 가스를 이용한 전면건식식각공정으로 상기 제1물질층을 노출시키는 콘택홀을 형성하는 공정을 포함하는 반도체소자의 콘택 형성방법.
  2. 제1항에 있어서, 상기 제1절연막은 유동성이 우수하며 불순물이 주입된 산화막인 것을 특징으로하는 반도체소자의 콘택 형성방법.
  3. 제2항에 있어서, 상기 제1절연막은 BPSG가 사용되는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  4. 제1항에 있어서, 상기 홈은 상기 제1절연막 전체두께의 1/7 내지 1 깊이로 형성된 것을 특징으로하는 반도체소자의 콘택 형성방법
  5. 제1항에 있어서, 상기 제2절연막은 불순물이 주입되지 않은 산화막인 것을 특징으로하는 반도체소자의 콘택 형성방법.
  6. 제1항에 있어서, 상기 제2절연막은 상기 제1절연막보다 식각선택비가 낮은 산화막으로 형성된 것을 특징으로하는 반도체소자의 콘택 형성방법.
  7. 제5항 또는 제6항에 있어서, 상기 제2절연막은 TEOS가 사용되는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  8. 제1항에 있어서, 상기 탄소함유비율이 높은 가스는 C4F8,C3F8 및 C2F6이 사용되는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  9. 제1항에 있어서, 상기 전면건식식공정은 반응챔버 내부 온도를 200 내지 900℃로 하여 실시되는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  10. 제1항에 있어서, 상기 전면건식식각공정은 플라즈마식각방법으로 실시되는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  11. 제10항에 있어서, 상기 플라즈마식각방법은 불활성 래디칼이나 이온을 이용하여 스퍼터링이 빠르게 진행함으로써 상기 콘택홀 상부 모서리 부분의 식각속도를 수직식각되는 부분의 1.7 내지 2.3배 빠르게 실시되는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  12. 제11항에 있어서, 상기 불활성 래디칼은 아르곤, 질소 및 헬륨 등의 가스가 사용되는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  13. 제11항에 있어서, 상기 식각공정시 전체표면과 상기 콘택홀 상부에 탄소성분 폴리머가 형성되는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  14. 제13항에 있어서, 상기 폴리머는 플라즈마를 이용한 감광막 제거기로 제거되는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  15. 제13항에 있어서, 상기 폴리머는 RF 전력을 50 내지 400와트로 사용하는 산소플라즈마를 발생시켜 제거하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  16. 제1항에 있어서, 상기 제2절연막은 형성되지 않는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  17. 제16항에 있어서, 상기 홈은 상기 제1절연막 전체두께의 1/7 내지 1 미만 깊이로 형성된 것을 특징으로하는 반도체소자의 콘택 형성방법.
KR1019950009548A 1995-04-22 1995-04-22 반도체 소자의 콘택 형성방법 KR0146174B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950009548A KR0146174B1 (ko) 1995-04-22 1995-04-22 반도체 소자의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009548A KR0146174B1 (ko) 1995-04-22 1995-04-22 반도체 소자의 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR960039152A KR960039152A (ko) 1996-11-21
KR0146174B1 true KR0146174B1 (ko) 1998-11-02

Family

ID=19412733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009548A KR0146174B1 (ko) 1995-04-22 1995-04-22 반도체 소자의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR0146174B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401206B1 (ko) * 2000-08-11 2003-10-10 삼성전자주식회사 실리카함유 포토 레지스트를 이용한 반도체 및 광소자제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534921B1 (en) * 2000-11-09 2003-03-18 Samsung Electronics Co., Ltd. Method for removing residual metal-containing polymer material and ion implanted photoresist in atmospheric downstream plasma jet system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401206B1 (ko) * 2000-08-11 2003-10-10 삼성전자주식회사 실리카함유 포토 레지스트를 이용한 반도체 및 광소자제조 방법

Also Published As

Publication number Publication date
KR960039152A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
US5691246A (en) In situ etch process for insulating and conductive materials
US6376384B1 (en) Multiple etch contact etching method incorporating post contact etch etching
KR100311487B1 (ko) 산화막식각방법
JP2002520848A (ja) ２ステップ自己整合コンタクトエッチング
KR100512904B1 (ko) 반도체소자의 제조방법
KR0146174B1 (ko) 반도체 소자의 콘택 형성방법
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
KR100464391B1 (ko) 실리콘옥시나이트라이드막에대한건식식각공정을포함하는반도체소자의콘택홀형성방법
KR20050011203A (ko) 반도체소자의 플러그 형성방법
KR100282416B1 (ko) 반도체소자의제조방법
US20010051386A1 (en) Method of manufacturing a semiconductor device
KR20000045442A (ko) 반도체소자의 콘택 형성방법
KR100585084B1 (ko) 반도체 소자의 셀프 얼라인 콘택 식각 방법
KR20000061225A (ko) 반도체소자의 트렌치 형성방법
KR100431818B1 (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100249012B1 (ko) 반도체장치의 콘택홀 형성방법
KR100195245B1 (ko) 반도체 장치의 콘택홀 형성방법
KR100317310B1 (ko) 반도체소자의콘택홀형성방법
KR100200308B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19990047250A (ko) 반도체장치의 절연막 식각방법
KR100785862B1 (ko) 다마신법을 이용한 게이트 전극 및 측벽 스페이서 형성방법
KR100332647B1 (ko) 반도체소자의콘택홀형성방법
KR20000074199A (ko) 반도체 소자의 제조 방법
KR19990031428A (ko) 캐패시터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee