KR960039152A - 반도체 소자의 콘택 형성방법 - Google Patents
반도체 소자의 콘택 형성방법 Download PDFInfo
- Publication number
- KR960039152A KR960039152A KR1019950009548A KR19950009548A KR960039152A KR 960039152 A KR960039152 A KR 960039152A KR 1019950009548 A KR1019950009548 A KR 1019950009548A KR 19950009548 A KR19950009548 A KR 19950009548A KR 960039152 A KR960039152 A KR 960039152A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating layer
- semiconductor device
- etching
- material layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000005530 etching Methods 0.000 claims abstract 8
- 239000000463 material Substances 0.000 claims abstract 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract 5
- 229910052799 carbon Inorganic materials 0.000 claims abstract 5
- 238000001312 dry etching Methods 0.000 claims abstract 4
- 229920000642 polymer Polymers 0.000 claims abstract 4
- 239000007789 gas Substances 0.000 claims 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 239000012535 impurity Substances 0.000 claims 2
- 238000001020 plasma etching Methods 0.000 claims 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 229910052786 argon Inorganic materials 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 239000001307 helium Substances 0.000 claims 1
- 229910052734 helium Inorganic materials 0.000 claims 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000011982 device technology Methods 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 반도체소자에 형성된 제1물질층 상부에 제1절연막을 형성하고 콘택마스크를 이용한 식각공정으로 상기 제1절연막을 일정두께 식각하여 홈을 성한 다음, 전체 표면 상부에 일정두께 제2절연막을 형성하고 탄소함유비율이 높은 가스를 이용한 건식방법으로 상기 제1물질층을 노출시키는 콘택홀을 형성한 다음, 상기 건식식각공정으로 발생하는 탄소성분 폴리머를 제거함으로써 경사진 형태로 콘택면적을 증가시켜 단차피복성을 증가시키고, 후공정에서 제2물질층을 상기 제1물질층에 콘택시킴으로써 반도체소자의 고집적화를 가능하게 하고 반도체소자의 신뢰성을 향상시킬 수 있는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1D도는 본 발명의 실시예에 따른 반도체소자의 콘택 형성공정을 도시한 단면도.
Claims (17)
- 반도체소자의 제1물질층과 제2물질층을 연결하는 반도체소자의 콘택 형성방법에 있어서, 반도체기판에 형성된 제1물질층 상부에 제1절연막을 형성하는 공정과, 콘택마스크를 이용하여 상기 제1절연막을 식각함으로써 홈을 형성하는 공정과, 상기 전체표면상부에 일정두께 제2절연막을 형성하는 공정과, 탄소함유비율이 높은 가스를 이용한 전면건식식각공정으로 상기 제1물질층을 노출시키는 콘택홀을 형성하는 공정을 포함하는 반도체소자의 콘택 형성방법.
- 제1항에 있어서, 상기 제1절연막은 유동성이 우수하며 불순물이 주입된 산화막인 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제2항에 있어서, 상기 제1절연막은 BPSG가 사용되는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제1항에 있어서, 상기 홈은 상기 제1절연막 전체두께의 1/7 내지 1깊이로 형성된 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제1항에 있어서, 상기 제2절연막은 불순물이 주입되지않은 산화막인 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제1항에 있어서, 상기 제2절연막은 상기 제1절연막보다 식각선택비가 낮은 산화막으로 형성된 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제5항 또는 제6항에 있어서, 상기 제2절연막은 TEOS가 사용되는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제1항에 있어서, 상기 탄소함유비율이 높은 가스는 C4F8, C3F8 및 C2F6이 사용되는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제1항에 있어서, 상기 전면건식식각공정은 반응챔버 내부 온도를 200 내지 900℃로 하여 실시되는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제1항에 있어서, 상기 전면건식식각공정은 플라즈마식각방법으로 실시되는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제10항에 있어서, 상기 플라즈마식각방법은 불활성 래디칼이나 이온을 이용하여 스퍼터링이 빠르게 진행함으로써 상기 콘택홀 상부 모서리 부분의 식각속도를 수직식각되는 부분의 1.7 내지 2.3 배 빠르게 실시되는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제11항에 있어서, 상기 불활성 래디칼은 아르곤, 질소 및 헬륨 등의 가스가 사용되는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제11항에 있어서, 상기 식각공정시 전체표면과 상기 콘택홀 상부에 탄소성분 폴리머가 형성되는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제13항에 있어서, 상기 폴리머는 플라즈마를 이용한 감광막 제거기로 제거되는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제13항에 있어서, 상기 폴리머는 RF 전력을 50 내지 400와트로 사용하는 산소플라즈마를 발생기켜 제거하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제1항에 있어서, 상기 제2절연막은 형성되지않는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제16항에 있어서, 상기 홈은 상기 제1절연막 전체두께의 1/7 내지 1미만 깊이로 형성된 것을 특징으로 하는 반도체소자의 콘택 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009548A KR0146174B1 (ko) | 1995-04-22 | 1995-04-22 | 반도체 소자의 콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009548A KR0146174B1 (ko) | 1995-04-22 | 1995-04-22 | 반도체 소자의 콘택 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039152A true KR960039152A (ko) | 1996-11-21 |
| KR0146174B1 KR0146174B1 (ko) | 1998-11-02 |
Family
ID=19412733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950009548A KR0146174B1 (ko) | 1995-04-22 | 1995-04-22 | 반도체 소자의 콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0146174B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378196B1 (ko) * | 2000-11-09 | 2003-03-29 | 삼성전자주식회사 | 대기압 다운스트림 플라즈마 젯 시스템을 이용하여 잔류금속 함유 폴리머 물질 및 이온 주입 공정이 수행된포토레지스트를 제거하는 방법. |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401206B1 (ko) * | 2000-08-11 | 2003-10-10 | 삼성전자주식회사 | 실리카함유 포토 레지스트를 이용한 반도체 및 광소자제조 방법 |
-
1995
- 1995-04-22 KR KR1019950009548A patent/KR0146174B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378196B1 (ko) * | 2000-11-09 | 2003-03-29 | 삼성전자주식회사 | 대기압 다운스트림 플라즈마 젯 시스템을 이용하여 잔류금속 함유 폴리머 물질 및 이온 주입 공정이 수행된포토레지스트를 제거하는 방법. |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0146174B1 (ko) | 1998-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5015331A (en) | Method of plasma etching with parallel plate reactor having a grid | |
| US4528066A (en) | Selective anisotropic reactive ion etching process for polysilicide composite structures | |
| US6074959A (en) | Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide | |
| US6265320B1 (en) | Method of minimizing reactive ion etch damage of organic insulating layers in semiconductor fabrication | |
| US5970376A (en) | Post via etch plasma treatment method for forming with attenuated lateral etching a residue free via through a silsesquioxane spin-on-glass (SOG) dielectric layer | |
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| KR940022724A (ko) | 드라이에칭방법 | |
| WO1999016110A2 (en) | Plasma process for selectively etching oxide using fluoropropane or fluoropropylene | |
| JPH04239723A (ja) | 半導体装置の製造方法 | |
| KR960002600A (ko) | 반도체집적회로장치의 제조방법 | |
| KR960036062A (ko) | 고집적 반도체장치의 캐패시터 및 그 제조방법 | |
| US5209803A (en) | Parallel plate reactor and method of use | |
| KR960035858A (ko) | 실리콘에 테이퍼진 개구부를 형성하기 위한 방법 | |
| IE52045B1 (en) | Method of manufacturing a semiconductor device | |
| KR960039152A (ko) | 반도체 소자의 콘택 형성방법 | |
| GB2333268A (en) | Selective anisotropic plasma etching of a silicon nitride film using CO and a CHF gas at reduced substrate temperature | |
| KR100431822B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR20000045442A (ko) | 반도체소자의 콘택 형성방법 | |
| KR100333127B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100249012B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR970023732A (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR100195245B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100446447B1 (ko) | 반도체장치제조방법 | |
| KR950021102A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR980005525A (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |