KR100446447B1 - 반도체장치제조방법 - Google Patents
반도체장치제조방법 Download PDFInfo
- Publication number
- KR100446447B1 KR100446447B1 KR1019960071423A KR19960071423A KR100446447B1 KR 100446447 B1 KR100446447 B1 KR 100446447B1 KR 1019960071423 A KR1019960071423 A KR 1019960071423A KR 19960071423 A KR19960071423 A KR 19960071423A KR 100446447 B1 KR100446447 B1 KR 100446447B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon nitride
- etching
- layer
- nitride layer
- silicon
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 실리콘질화막 또는 실리콘산화질화막을 포함하는 복합절연막을 식각 할 때, 종래의 카본-플로린계 가스에 수소(H) 베어링 가스를 첨가하여 식각을 실시함으로써, 식각 멈춤없이 한 스텝으로 복합절연막을 식각할 수 있으며, 이때 노출되는 복합절연층의 하부 도전층(실리콘)에는 손상을 최대한 줄일 수 있다.
Description
본 발명은 반도체 장치 제조 방법에 관한 것으로, 실리콘질화막을 포함하는 복합 층간절연막을 식각하는 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 소자의 최소 설계 한계는 급격히 감소해 왔다. 따라서 ARC(anti rflecttve coating)층 또는 셀프-얼라인(self align) 콘택 공정의 식각 장벽(barrier) 층으로 실리콘질화막이 사용되고 있으며, 그밖의 공정등에서도 실리콘질화막 또는 실리콘산화질화막이 절연막의 일부로써 사용되어지고 있다.
도 1은 실리콘 기판(1)상에 실리콘산화막(2)과 실리콘질화막(4)으로 이루어진 복합절연막에 의해 절연된 도전층(3)이 형성된 상태에서, 상기 도전층(3) 및 실리콘기판(1)을 부분적으로 노출시키기 위한 콘택 식각 공정을 행한 상태로서, 콘택 식각을 C(carbon)-F(fluorine)계의 가스(예컨대 CF4, C2F6, C3F8및 C4F8의 그룹으로부터 선택된 어느 하나 또는 이들의 혼합 가스) 사용한 실리콘산화막 식각 공정 조건으로 행하면, 실리콘질화막(4)이 식각 베리어로 작용하여 식각이 멈추는 현상("A")이 발생하게 되므로써, 도전층(3)이 노출되지 않게 된다. 특히, 소자의 집적도 증가에 따라 미세콘택을 형성하기 위해 HDP(high density plasma) 방식의 건식 식각 장비를 사용할 경우, 이와 같은 현상은 더욱 심화된다.
한편, 이러한 현상을 방지하기 위하여 실리콘산화막과 실리콘질화막과의 식각 선택비가 낮아지도록 조절할 경우 대개의 경우 실리콘기판이나, 도전체층에 대한 선택비가 함께 감소하여 원하지 않는 하부층 손상을 가져 온다. 도 2의 "B"에 이러한 현상을 도시하였다.
본 발명은 하부 도전층에 대한 소정의 식각 선택비를 유지하면서, 실리콘질화막 또는 실리콘산화질화막을 포함하는 복합절연막을 한 스텝으로 용이하게 식각할 수 있는 반도체 장치 제조 방법을 제공함을 그 목적으로 한다.
도 1 및 도 2는 종래기술의 문제점을 나타내는 단면도,
도 3A 및 도 3B는 본 발명에 따른 복합절연막 식각 공정도.
* 도면의 주요부분에 대한 부호의 설명
31: 실리콘기판
32: 실리콘산화막
33: 도전층
34: 실리콘질화막
본 발명은 카본-플로린계 가스에 수소(H) 베어링 가스가 첨가된 혼합가스를 사용하여, 실리콘질화막계의 절연층을 포함한 복합절연막을 식각하여 하부도전층을 노출시키는 것을 특징으로 한다.
즉, 본 발명은 CF4, C2F6, C3F8및 C4F8의 그룹으로부터 선택된 어느 하나 또는 이들의 혼합가스에 CH3F, CHF3, 및 C2H2F5의 그룹으로부터 선택된 어느한 가스를 첨가하여 실리콘질화막계의 절연층을 포함한 복합절연막을 식각하는 바, 이러한 수소 베어링 가스와 함께 카본-플로린계 가스를 사용하여 식각을 수행하게 되면, 하부도전층에 대한 소정의 식각선택비를 유지하면서도 식각정지 없이 복합절연막에 대한 식각을 실시 할 수 있다.
도 3A 및 도 3B는 본 발명에 따라 복합절연막을 한 스텝으로 식각한 공정도로서, 먼저, 도 3A는 실리콘기판(31)상에 실리콘산화막(32)과 실리콘질화막(34)으로 이루어진 복합절연막에 의해 절연된 도전층(33)이 형성된 상태에서, 콘택 마스크인 포토레지스트 패턴(35)을 형성한 단면도이다.
이어서, 도 3B는 본 발명에 따라 C-F계의 가스( CF4, C2F6, C3F8및 C4F8의 그룹으로부터 선택된 어느 하나 또는 이들의 혼합가스) 에 H(hydrogen)-베어링 가스(bearing gas)를 첨가하여, 실리콘산화막(32) 및 실리콘질화막(34)이 적층된 복합절연막을 식각 멈춤 없이 식각한 상태이다. H-베어링 가스로는 CH3F, CHF3, C2H2F5등을 예로들 수 있다.
이때, 도면에 도시된 바와같이, 식각 멈춤없이 안정적으로 도전층(34)과 실리콘기판(31)이 노출된다.
그리고, 식각장비는 미세 콘택홀 형성이 가능한 HDP 방식 장비를 사용하여도 무방하며, 특히 가열 실리콘 덮개(heated silicon roof)가 장착된 ICP 방식의 HDP 반응챔버를 사용하고, 이때의 공정조건으로써 1500watt∼3000watt 범위의 소오스 RF 파워, 700watt∼1800watt 범위의 바이어스 RF 파워, 180℃∼280℃범위의 실리콘 덮개 가열온도, 20sccm∼150sccm 범위의 전체 가스 플로우(flow)를 사용한다.
본 발명은 실리콘질화막 또는 실리콘산화질화막을 포함하는 복합절연막을 식각 할 때, 종래의 카본-플로린계 가스에 수소(H) 베어링 가스를 첨가하여 식각을 실시함으로써, 식각 멈춤없이 한 스텝으로 복합절연막을 식각할 수 있으며, 이때, 노출되는 복합절연층의 하부 도전층(실리콘)에는 손상을 최대한 줄일 수 있다.
Claims (2)
- CF4, C2F6, C3F8및 C4F8의 그룹으로부터 선택된 어느 하나 또는 이들의 혼합가스에 CH3F, CHF3, 및 C2H2F5의 그룹으로부터 선택된 어느한 가스가 첨가하여, 실리콘질화막계의 절연층을 포함한 복합절연막을 식각하여 하부도전층을 노출시키는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제1항에 있어서,상기 실리콘질화막계의 절연층은 실리콘질화막 또는 실리콘산화질화막임을 특징으로 하는 반도체 장치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960071423A KR100446447B1 (ko) | 1996-12-24 | 1996-12-24 | 반도체장치제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960071423A KR100446447B1 (ko) | 1996-12-24 | 1996-12-24 | 반도체장치제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980052435A KR19980052435A (ko) | 1998-09-25 |
| KR100446447B1 true KR100446447B1 (ko) | 2004-11-06 |
Family
ID=37362377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960071423A KR100446447B1 (ko) | 1996-12-24 | 1996-12-24 | 반도체장치제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100446447B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553638A (en) * | 1978-06-21 | 1980-01-11 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Dry etcing |
| JPS62154627A (ja) * | 1985-12-26 | 1987-07-09 | Matsushita Electric Ind Co Ltd | ドライエツチング方法 |
| JPS62181433A (ja) * | 1986-02-04 | 1987-08-08 | Mitsubishi Electric Corp | ドライエッチング方法 |
| JPH0360032A (ja) * | 1989-07-27 | 1991-03-15 | Sony Corp | ドライエッチング方法 |
-
1996
- 1996-12-24 KR KR1019960071423A patent/KR100446447B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553638A (en) * | 1978-06-21 | 1980-01-11 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Dry etcing |
| JPS62154627A (ja) * | 1985-12-26 | 1987-07-09 | Matsushita Electric Ind Co Ltd | ドライエツチング方法 |
| JPS62181433A (ja) * | 1986-02-04 | 1987-08-08 | Mitsubishi Electric Corp | ドライエッチング方法 |
| JPH0360032A (ja) * | 1989-07-27 | 1991-03-15 | Sony Corp | ドライエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980052435A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426304B1 (en) | Post etch photoresist strip with hydrogen for organosilicate glass low-κ etch applications | |
| US6777344B2 (en) | Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications | |
| KR100465947B1 (ko) | 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정 | |
| KR100880131B1 (ko) | 유기질 저유전율 재료의 에칭 방법 | |
| US7273566B2 (en) | Gas compositions | |
| US7202176B1 (en) | Enhanced stripping of low-k films using downstream gas mixing | |
| KR100400173B1 (ko) | 반도체소자 제조방법 | |
| JP2002520848A (ja) | ２ステップ自己整合コンタクトエッチング | |
| KR19980018438A (ko) | 드라이에칭 후처리방법과 반도체장치의 제조방법 | |
| KR100446447B1 (ko) | 반도체장치제조방법 | |
| US20040171261A1 (en) | Method of etching a silicon nitride film and method of manufacturing a semiconductor device using the same | |
| KR19980028825A (ko) | 감광막 식각방법 | |
| KR100458296B1 (ko) | 반도체소자의콘택홀형성방법 | |
| US6627533B2 (en) | Method of manufacturing an insulation film in a semiconductor device | |
| KR0146174B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100670670B1 (ko) | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 | |
| KR100620711B1 (ko) | 폴리머를 제거할 수 있는 접속 구멍 형성 방법 및 이를이용한 반도체 소자의 제조 방법 | |
| KR100249012B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR20000061225A (ko) | 반도체소자의 트렌치 형성방법 | |
| JP3208067B2 (ja) | 半導体装置の製造方法 | |
| KR100434312B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR0179004B1 (ko) | 반도체장치의 평탄화방법 | |
| KR20020032697A (ko) | 반도체 소자의 측벽 스페이서 형성 방법 | |
| KR19980026079A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR19980050431A (ko) | 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |