CN103377904A - 一种多晶硅沟槽回刻蚀方法 - Google Patents

一种多晶硅沟槽回刻蚀方法 Download PDF

Info

Publication number
CN103377904A
CN103377904A CN2012101333366A CN201210133336A CN103377904A CN 103377904 A CN103377904 A CN 103377904A CN 2012101333366 A CN2012101333366 A CN 2012101333366A CN 201210133336 A CN201210133336 A CN 201210133336A CN 103377904 A CN103377904 A CN 103377904A
Authority
CN
China
Prior art keywords
polycrystalline silicon
polysilicon
etching
groove
photoresistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101333366A
Other languages
English (en)
Inventor
冯大贵
吴长明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2012101333366A priority Critical patent/CN103377904A/zh
Publication of CN103377904A publication Critical patent/CN103377904A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种多晶硅沟槽回刻蚀方法，包括：在沟槽刻蚀后进行栅氧氧化生长和多晶硅生长；在多晶硅表面进行覆盖光阻，覆盖光阻的厚度大于沟槽上方多晶硅凹陷量；采用终点信号探测的方式进行光阻干法刻蚀，干法刻蚀采用气体其对多晶硅的选择比大于1；采用终点信号探测的方式进行多晶硅主刻蚀，且多晶硅对光阻的刻蚀率比值大于2；进行多晶硅回刻蚀。本发明利用沟槽上方多晶硅凹陷处光阻保护作用，在多晶硅主刻蚀后于沟槽上方形成多晶硅凸起，再采用回刻蚀将残余多晶硅的过量刻蚀。由于沟槽上方多晶硅是凸起的，所以能用更大的刻蚀量保证残余多晶硅的去除，最终沟槽内多晶硅的凹陷量能小于
Figure DDA0000158882820000011
甚至没有凹陷，从而能大大改善半导体器件的电学性能。

Description

一种多晶硅沟槽回刻蚀方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种多晶硅沟槽回刻蚀方法。
背景技术
现有多晶硅沟槽回刻蚀的方法是采用主刻蚀以终点信号探测的方式刻蚀到多晶硅与二氧化硅界面，表面还剩余一少部分多晶硅，然后加过量刻蚀使得表面的多晶硅刻蚀干净，同时深沟槽内的多晶硅也会被刻蚀下去。此方法缺点是为了保证表面残余多晶硅去除干净必须追加足够的过量刻蚀，这样深沟槽内的多晶硅凹陷会很大，同时多晶硅生长时沟槽的地方本来会有一定的凹陷(高度为R)，这样两项叠加会使得最终的凹陷量很大(例如，一般
Figure BDA0000158882800000011
的多晶硅刻蚀完成后凹坑会达到凹坑太大会引起源漏之间的漏电流偏大)。
采用化学机械研磨以终点信号探测的方式磨到多晶硅与二氧化硅界面，然后加一定的过磨量去除表面剩余的少部分多晶硅.此方法可以达到与回刻蚀相当的效果，凹陷量略小于回刻蚀，但多晶硅化学机械研磨生产成本远高于回刻蚀。
发明内容
本发明要解决的技术问题是提供一种保证器件表面无残留多晶硅的情况下使沟槽内多晶硅的凹陷量减小的多晶硅沟槽回刻蚀方法。
为解决上述技术问题，本发明的多晶硅沟槽回刻蚀方法，包括：
(1)在沟槽刻蚀后进行栅氧氧化生长和多晶硅生长；
(2)在多晶硅表面进行覆盖光阻，覆盖光阻的厚度大于沟槽上方多晶硅凹陷量；
(3)采用终点信号探测的方式进行光阻干法刻蚀，干法刻蚀采用气体其对多晶硅的选择比大于1，刻蚀后的沟槽上方的多晶硅凹陷处具有光阻残留，沟槽上方形成有多晶硅凸起；
(4)采用终点信号探测的方式进行多晶硅主刻蚀，且多晶硅对光阻的刻蚀率比值大于2；
(5)进行多晶硅回刻蚀。
其中，步骤(1)中刻蚀沟槽厚度在
Figure BDA0000158882800000021
其中，步骤(2)中覆盖光阻厚度为
Figure BDA0000158882800000022
其中，步骤(3)干法刻蚀采用四氟化碳。
其中，步骤(4)干法刻蚀采用氯气、六氟化硫或溴化氢气体。
本发明的多晶硅沟槽回刻蚀方法利用沟槽上方多晶硅凹陷处光阻保护作用，在多晶硅主刻蚀后于沟槽上方形成多晶硅凸起，再采用回刻蚀将残余多晶硅的过量刻蚀。由于沟槽上方多晶硅是凸起的，所以能用更大的刻蚀量保证残余多晶硅的去除，最终沟槽内多晶硅的凹陷量能小于
Figure BDA0000158882800000023
甚至没有凹陷，从而能大大改善半导体器件的电学性能。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明多晶硅沟槽回刻蚀方法的流程图。
图2是采用现有多晶硅沟槽回刻蚀方法制造的器件结构示意图。
图3是本发明多晶硅沟槽回刻蚀方法示意图一，显示步骤(1)形成器件结构。
图4是本发明多晶硅沟槽回刻蚀方法示意图一，显示步骤(2)形成器件结构。
图5是本发明多晶硅沟槽回刻蚀方法示意图一，显示步骤(3)形成器件结构。
图6是本发明多晶硅沟槽回刻蚀方法示意图一，显示步骤(4)形成器件结构。
图7是本发明多晶硅沟槽回刻蚀方法示意图一，显示步骤(5)形成器件结构。
附图标记说明
1 是沟槽
2 是衬底
3 是多晶硅
4 是沟槽上方凹陷
5 是光阻
6 是栅氧
7 是光阻刻蚀后沟槽上方残留的光阻
8  是多晶硅主刻蚀后残留的多晶硅
9  是多晶硅主刻蚀后沟槽上方形成的多晶硅凸起
R  是沟槽上方凹陷量
R1 是按本发明方法完成回刻蚀后沟槽上方的凹陷量
H1 是多晶硅厚度
D  是沟槽宽度
H2 是光阻厚度
具体实施方式
如图1所示，本发明多晶硅沟槽回刻蚀方法，包括：
如图3所示，在沟槽1刻蚀后进行栅氧6氧化生长和多晶硅3生长；沟槽宽度为D，多晶硅层厚度为H1
Figure BDA0000158882800000041
沟槽上方凹陷量为R
如图4所示，在多晶硅3表面进行覆盖光阻5，覆盖光阻5的厚度H2大于沟槽上方多晶硅3凹陷量R；
如图5所示，采用CF4终点信号探测的方式进行光阻5干法刻蚀，干法刻蚀采用气体其对多晶硅的选择比大于1，刻蚀后的沟槽上方的多晶硅凹陷处具有光阻残留7；
如图6所示，利用氯气、六氟化硫或溴化氢气体，采用终点信号探测的方式进行多晶硅3主刻蚀，且多晶硅对光阻的刻蚀率比值大于2，主刻蚀后器件表面具有残留的多晶硅8，沟槽上方形成有多晶硅凸起9；如图7所示，进行多晶硅回刻蚀，去除残留多晶硅8，最终形成沟槽上方的凹陷量为R1，其小于
Figure BDA0000158882800000051
甚至能为零。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (5)

1.一种多晶硅沟槽回刻蚀方法，其特征是，包括：
(1)在沟槽刻蚀后进行栅氧氧化生长和多晶硅生长；
(2)在多晶硅表面进行覆盖光阻，覆盖光阻的厚度大于沟槽上方多晶硅凹陷量；
(3)采用终点信号探测的方式进行光阻干法刻蚀，干法刻蚀采用气体为四氟化碳其对多晶硅的选择比大于1；
(4)采用终点信号探测的方式进行多晶硅主刻蚀，且多晶硅对光阻的刻蚀率比值大于2；
(5)进行多晶硅回刻蚀。
2.如权利要求1所述的多晶硅沟槽回刻蚀方法，其特征是：步骤(1)中刻蚀沟槽厚度在
Figure FDA0000158882790000011
3.如权利要求2所述的多晶硅沟槽回刻蚀方法，其特征是：步骤(2)中覆盖光阻厚度为
Figure FDA0000158882790000012
4.如权利要求1所述的多晶硅沟槽回刻蚀方法，其特征是：步骤(3)干法刻蚀采用四氟化碳。
5.如权利要求1所述的多晶硅沟槽回刻蚀方法，其特征是：步骤(4)干法刻蚀采用氯气、六氟化硫或溴化氢气体。
CN2012101333366A 2012-04-28 2012-04-28 一种多晶硅沟槽回刻蚀方法 Pending CN103377904A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101333366A CN103377904A (zh) 2012-04-28 2012-04-28 一种多晶硅沟槽回刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101333366A CN103377904A (zh) 2012-04-28 2012-04-28 一种多晶硅沟槽回刻蚀方法

Publications (1)

Publication Number Publication Date
CN103377904A true CN103377904A (zh) 2013-10-30

Family

ID=49462854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101333366A Pending CN103377904A (zh) 2012-04-28 2012-04-28 一种多晶硅沟槽回刻蚀方法

Country Status (1)

Country Link
CN (1) CN103377904A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507771A (zh) * 2017-07-24 2017-12-22 武汉华星光电技术有限公司 一种多晶硅蚀刻方法
CN107910260A (zh) * 2017-11-14 2018-04-13 扬州扬杰电子科技股份有限公司 一种多晶硅回刻方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773974A (en) * 1980-10-27 1982-05-08 Toshiba Corp Manufacture of most type semiconductor device
CN101126161A (zh) * 2006-08-15 2008-02-20 上海华虹Nec电子有限公司 超厚多晶硅回刻的方法
US20090140330A1 (en) * 2007-12-04 2009-06-04 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773974A (en) * 1980-10-27 1982-05-08 Toshiba Corp Manufacture of most type semiconductor device
CN101126161A (zh) * 2006-08-15 2008-02-20 上海华虹Nec电子有限公司 超厚多晶硅回刻的方法
US20090140330A1 (en) * 2007-12-04 2009-06-04 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107507771A (zh) * 2017-07-24 2017-12-22 武汉华星光电技术有限公司 一种多晶硅蚀刻方法
CN107910260A (zh) * 2017-11-14 2018-04-13 扬州扬杰电子科技股份有限公司 一种多晶硅回刻方法

Similar Documents

Publication Publication Date Title
KR102389641B1 (ko) 반도체 장치 및 그의 제작 방법
CN106057674A (zh) 屏蔽栅沟槽mosfet的制造方法
CN105702736B (zh) 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
CN102184852B (zh) 双掺杂多晶硅刻蚀方法
US7514312B2 (en) Method of manufacturing semiconductor device
CN101924018B (zh) 将沟槽顶部拐角改善为圆角的方法
CN103247524B (zh) ∑形凹槽的制作方法
WO2012037136A3 (en) Improved lateral uniformity in silicon recess etch
CN102347227A (zh) 一种金属栅极的形成方法
CN107039447B (zh) 存储单元及其形成方法
CN104282543A (zh) 应用于沟槽型mos器件的沟槽栅及其制备方法
CN103377904A (zh) 一种多晶硅沟槽回刻蚀方法
CN103280407B (zh) ∑形凹槽的制作方法
CN105762114B (zh) 半导体结构的形成方法
CN105789133B (zh) 一种闪存存储单元及制作方法
CN103021925A (zh) Sti的制作工艺、沟槽的刻蚀方法和光刻胶的处理方法
CN105336585B (zh) 刻蚀方法和互连结构的形成方法
KR100792365B1 (ko) 반도체 소자의 리세스 게이트 제조 방법
CN102270601A (zh) 双镶嵌结构的制造方法
CN105405809A (zh) 一种快闪存储器的制造方法
CN104538366B (zh) 一种或非门闪存存储器及其制作方法
CN103295968A (zh) 半导体器件的制备方法
CN103197376A (zh) 基于多晶硅掩膜的硅波导制备方法
CN103035486A (zh) 同时填充及平坦化不同尺寸深沟槽的方法
CN106298508A (zh) 肖特基二极管的制作方法及肖特基二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140110

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140110

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131030