CN106298508A - 肖特基二极管的制作方法及肖特基二极管 - Google Patents
肖特基二极管的制作方法及肖特基二极管 Download PDFInfo
- Publication number
- CN106298508A CN106298508A CN201510280124.4A CN201510280124A CN106298508A CN 106298508 A CN106298508 A CN 106298508A CN 201510280124 A CN201510280124 A CN 201510280124A CN 106298508 A CN106298508 A CN 106298508A
- Authority
- CN
- China
- Prior art keywords
- groove
- schottky diode
- manufacture method
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 9
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 9
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 6
- 229910052734 helium Inorganic materials 0.000 claims description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 230000005684 electric field Effects 0.000 abstract description 9
- 239000000463 material Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种肖特基二极管的制作方法及肖特基二极管，方法包括：在基底上形成掩膜层；以所述掩膜层为掩膜，对所述基底进行刻蚀，形成沟槽，所述沟槽的底部的宽度小于所述沟槽的顶部的宽度，所述沟槽具有倾斜侧壁。本发明提供的肖特基二极管的制作方法及肖特基二极管，通过形成制作具有倾斜侧壁的沟槽来缓解沟槽的底部的拐角电场聚集的情况，能够提高肖特基二极管的击穿电压，使得肖特基二极管具有较好的耐压性。
Description
技术领域
本发明涉及半导体技术，尤其涉及一种肖特基二极管的制作方法及肖特基二极管。
背景技术
功率二极管是电路系统的关键部件，现已经被广泛应用在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制系统以及仪器仪表设备的军用场合。
通常应用的有普通整流二极管、肖特基二极管、PIN二极管等，其中肖特基整流管由于具有较低的通态压降、较大的漏电流、反向恢复时间几乎为零等优点，应用非常广泛。
目前肖特基二极管主要有横向肖特基二极管和纵向肖特基二极管两种结构。其中纵向肖特基二极管由于具有较低的正向导通压降、较高的管芯面积利用率，受到越来越大的关注。但由于纵向肖特基二极管由于采用了沟槽结构，击穿电压较低，如图1所示，为现有技术中的肖特基二极管的示意图。其中，沟槽101的拐角1011处的电场最强，击穿首先发生在拐角1011处。因此，如何提高肖特基二极管的击穿电压成为了亟需解决的问题。
发明内容
本发明提供一种肖特基二极管的制作方法及肖特基二极管，以提高肖特基二极管的击穿电压。
本发明第一个方面提供一种肖特基二极管的制作方法，包括：
在基底上形成掩膜层；
以所述掩膜层为掩膜，对所述基底进行刻蚀，形成沟槽，所述沟槽的底部的宽度小于所述沟槽的顶部的宽度，所述沟槽具有倾斜侧壁。
根据如上所述的肖特基二极管的制作方法，可选地，所述沟槽的制作工艺为：采用的气体为溴化氢、三氟化氮和氧气的混合气体或者是溴化氢、三氟化氮和氦气的混合气体，所述溴化氢的流量55L/min-60L/min，所述三氟化氮的流量7L/min-10L/min，所述氧气或氦气的流量6L/min-8L/min，压力为35MPa-40MPa，功率为500瓦-550瓦，磁场为40高斯-45高斯。
根据如上所述的肖特基二极管的制作方法，可选地，所述沟槽的形状为倒等腰梯形。
根据如上所述的肖特基二极管的制作方法，可选地，所述倾斜侧壁与所述底部的夹角的范围是95°-110°。
根据如上所述的肖特基二极管的制作方法，可选地，所述掩膜层为氧化层。
根据如上所述的肖特基二极管的制作方法，可选地，在所述形成沟槽之后，还包括：
在所述沟槽的内壁上形成栅氧化层；
在所述栅氧化层内形成多晶硅层；
在所述沟槽和各沟槽之间的基底上形成覆盖所述沟槽的金属层，各所述多晶硅层通过所述金属层连接。
根据如上所述的肖特基二极管的制作方法，可选地，在所述形成沟槽之后，且所述沟槽上形成覆盖所述沟槽的金属层之前，还包括：
去除所述掩膜层。
本发明另一个方面提供一种肖特基二极管，包括：
基底；
沟槽，形成于所述基底内，所述沟槽的底部的宽度小于所述沟槽的顶部的宽度，所述沟槽具有倾斜侧壁。
根据如上所述的肖特基二极管，可选地，所述沟槽的形状为倒等腰梯形。
根据如上所述的肖特基二极管，可选地，所述倾斜侧壁与所述底部的夹角的范围是95°-110°。
根据如上所述的肖特基二极管，可选地，所述掩膜层为氧化层。
根据如上所述的肖特基二极管，可选地，还包括：
栅氧化层，形成于所述沟槽的内壁上；
多晶硅层，形成于所述栅氧化层的内部；
金属层，覆盖于所述沟槽和各沟槽之间的基底上，各所述多晶硅层通过所述金属层连接。
由上述技术方案可知，本发明提供的肖特基二极管的制作方法及肖特基二极管，通过形成具有倾斜侧壁的沟槽来缓解沟槽的底部的拐角电场聚集的情况，能够提高肖特基二极管的击穿电压，使得肖特基二极管具有较好的耐压性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的肖特基二极管的结构示意图；
图2为根据本发明一实施例的肖特基二极管的制作方法的流程示意图；
图3A-3D为根据本发明另一实施例的肖特基二极管的制作方法的各个步骤的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本实施例提供一种肖特基二极管的制作方法，用于制作肖特基二极管。如图2所示，为根据本实施例的肖特基二极管的制作方法的流程示意图。本实施例的肖特基二极管的制作方法包括：
步骤201，在基底上形成掩膜层。
基底可以有多层，例如包括衬底和形成于衬底上的外延层，具体可以根据实际需要设定，在此不再赘述。
掩膜层可以采用氧化层，具体地可以是氧化硅或二氧化硅。当然，氧化层的厚度可以根据所需刻蚀的沟槽的深度确定，沟槽的深度越深，氧化层的厚度越大。
步骤202，以掩膜层为掩膜，对基底进行刻蚀，形成沟槽，沟槽的底部的宽度小于沟槽的顶部的宽度，沟槽具有倾斜侧壁。
可选地，该沟槽的形状可以为倒等腰梯形，即将等腰梯形倒置后所形成的形状。沟槽的倾斜侧壁与沟槽的底部呈钝角，夹角范围是95°-110°。
根据本实施例所形成的肖特基二极管的结构如图3C所示。
可选地，本实施例的肖特基二极管的制作方法在步骤202之后，还包括：
在沟槽的内壁上形成栅氧化层；
在栅氧化层内形成多晶硅层；
在沟槽和各沟槽之间的基底上形成覆盖沟槽的金属层，各多晶硅层通过金属层连接。
形成栅氧化层、多晶硅层以及金属层的方法与现有技术中一致，在此不再赘述。需指出的是，本实施例的肖特基二极管的制作方法还包括去除掩膜层的步骤，例如，形成沟槽之后且在金属层之前去除掩膜层。
如图1所示，由于现有技术中的沟槽101的侧壁1012均为垂直或近似垂直，在肖特基二极管反偏时，在沟槽101的拐角1011处会导致非常强的电场聚集，沟槽101的拐角1044处的栅氧化层(图中未示出)极易击穿。而根据本实施例的肖特基二极管的制作方法，通过形成具有倾斜侧壁的沟槽来缓解沟槽的底部的拐角电场聚集的情况，能够提高肖特基二极管的击穿电压，使得肖特基二极管具有较好的耐压性。
实施例二
本实施例对上述实施例的肖特基二极管的制作方法做进一步补充说明。
如图3A-3D所示，为根据本实施例的肖特基二极管的制作方法的各个步骤的结构示意图。
如图3A所示，在基底301上形成氧化材料层302。
本实施例的基底301可以包括N型衬底3011以及形成于N型衬底3011上的N型外延层3012。氧化材料层302的材料具体可以是氧化硅或二氧化硅。该氧化材料层302的厚度范围为1000埃-10000埃，例如5000埃。氧化材料层302的厚度可以根据所需刻蚀的沟槽304的深度确定，沟槽304的深度越深，氧化材料层302的厚度越大。
形成氧化材料层302的方法有很多，例如在基底301上以化学气相沉积方式沉积形成氧化材料层302，或者对N型外延层3012进行氧化形成氧化材料层302。当然，还可以根据实际需要选择其他形成方式，在此不再赘述。
如图3B所示，对氧化材料层302进行光刻工艺，形成氧化层303。
具体地，可以先在氧化材料层302上铺设光刻胶，并通过曝光显影工艺形成具有图案的光刻胶层，以光刻胶层为掩膜，为氧化材料层302进行刻蚀，形成氧化层303。
如图3C所示，以氧化层303为掩膜，对基底301进行刻蚀，形成沟槽304，沟槽304的底部3041的宽度小于沟槽304的顶部的宽度，沟槽304具有倾斜侧壁3042。
本实施例的沟槽304的制作工艺具体可以是：采用的气体为溴化氢(HBr)、三氟化氮(NF3)和氧气(O3)的混合气体或者是溴化氢(HBr)、三氟化氮(NF3)和氦气(He)的混合气体，其中，溴化氢的流量55L/min-60L/min，三氟化氮的流量7L/min-10L/min，氧气或氦气的流量6L/min-8L/min，压力为35MPa-40MPa，功率为500瓦-550瓦，磁场为40高斯-45高斯。
当然，形成具有倾斜侧壁3042的沟槽304的方法还有很多，具体可以根据实际需要选择，本实施例中不作限定，只要能够使沟槽304具有倾斜侧壁3042即可。
本实施例的倾斜侧壁3042与底部3041所形成的夹角α为钝角，具体范围可以是95°-110°。本实施例的沟槽304的形状可以为倒等腰梯形。
沟槽304顶部的宽度即沟槽304在基底301的上表面所形成的开口的宽度，例如图3C中的H。
如图3D所示，去除氧化层303，并在沟槽304的内壁上形成栅氧化层305，在栅氧化层305内形成多晶硅层306，在沟槽304和各沟槽301之间的基底301上形成覆盖沟槽304的金属层307，各多晶硅层306通过金属层307连接。
栅氧化层305的形成方式具体可以是：对沟槽304进行氧化，以在沟槽304的内壁上形成栅氧化层305，该内壁包括底部3041和倾斜侧壁3042。
多晶硅层306的形成方式可以是：在沟槽304的内部采用化学气相沉积方式形成该多晶硅层306，使得多晶硅层306填充沟槽304，多晶硅层306的顶部与基底301的上表面齐平。
金属层307可以采用化学气相沉积方式形成，该金属层307覆盖在各沟槽304上，该金属层307的材料具体可以是铜，具体可以根据实际需要设定。需指出的是，该金属层307具体可以形成在介质层(图中未示出)的接触孔中，即，在形成多晶硅层306之后的整个基底上形成介质层，然后通过光刻工艺在介质层上形成接触孔，然后在接触孔中通过沉积方式形成金属层307。
去除氧化层303的方式可以是湿法去除方式，可以单独对该氧化层303进行去除，也可以是在刻蚀接触孔时将氧化层303刻蚀掉，具体可以根据实际需要选择，在此不再赘述。
从图3D中可以看出，由于倾斜侧壁3042的存在，能够缓解电场在底部3041的拐角3043聚集的程度，变向的降低了拐角3043处的电场强度，也就是提高了击穿电压。倾斜侧壁3042倾斜的角度越大，拐角3043处的击穿电压越高，由于击穿电压还与沟槽的深度有关，因此倾斜的角度过大又会增加原胞的面积，因此，本实施例中将倾斜的角度设定在95°-110°，既能够较好的提高击穿电压，又不会使原胞的面积增加过多造成不利于肖特基二极管的小型化。原胞即每个沟槽与该沟槽周围的相关结构的总称。
根据本实施例的肖特基二极管的制作方法，通过在制作具有倾斜侧壁3042的沟槽304来缓解沟槽304的底部3041的拐角电场聚集的情况，能够提高肖特基二极管的击穿电压，使得肖特基二极管具有较好的耐压性，而且又不会使原胞的面积增加过多，即不会对肖特基二极管的小型化造成影响。
实施例三
本实施例提供一种肖特基二极管。如图3D所示，为根据本实施例的肖特基二极管的结构示意图。
本实施例的肖特基二极管包括基底301和沟槽304，其中，沟槽304形成于基底301内，沟槽304的底部3041的宽度小于沟槽304的顶部的宽度，沟槽304具有倾斜侧壁3042。
可选地，本实施例的沟槽304的形状为倒等腰梯形，倾斜侧壁3042与底部3041的夹角的范围是95°-110°。
可选地，本实施例的肖特基二极管还包括栅氧化层305、多晶硅层306和金属层307，其中，栅氧化层305形成于沟,304的内壁上，多晶硅层306形成于栅氧化层305的内部，金属层307覆盖于沟槽304和各沟槽301之间的基底301上，各多晶硅306层通过金属层307连接。
本实施例的肖特基二极管的制作方法可以与实施例一或实施例二一致。
根据本实施例的肖特基二极管，由于具有倾斜侧壁3042的沟槽304，能够缓解沟槽304的底部3041的拐角电场聚集的情况，进而能够提高肖特基二极管的击穿电压，使得肖特基二极管具有较好的耐压性。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (12)
1.一种肖特基二极管的制作方法，其特征在于，包括：
在基底上形成掩膜层；
以所述掩膜层为掩膜，对所述基底进行刻蚀，形成沟槽，所述沟槽的底部的宽度小于所述沟槽的顶部的宽度，所述沟槽具有倾斜侧壁。
2.根据权利要求1所述的肖特基二极管的制作方法，其特征在于，所述沟槽的制作工艺为：采用的气体为溴化氢、三氟化氮和氧气的混合气体或者是溴化氢、三氟化氮和氦气的混合气体，所述溴化氢的流量55L/min-60L/min，所述三氟化氮的流量7L/min-10L/min，所述氧气或氦气的流量6L/min-8L/min，压力为35MPa-40MPa，功率为500瓦-550瓦，磁场为40高斯-45高斯。
3.根据权利要求1所述的肖特基二极管的制作方法，其特征在于，所述沟槽的形状为倒等腰梯形。
4.根据权利要求1-3中任一项所述的肖特基二极管的制作方法，其特征在于，所述倾斜侧壁与所述底部的夹角的范围是95°-110°。
5.根据权利要求1所述的肖特基二极管的制作方法，其特征在于，所述掩膜层为氧化层。
6.根据权利要求1所述的肖特基二极管的制作方法，其特征在于，在所述形成沟槽之后，还包括：
在所述沟槽的内壁上形成栅氧化层；
在所述栅氧化层内形成多晶硅层；
在所述沟槽和各沟槽之间的基底上形成覆盖所述沟槽的金属层，各所述多晶硅层通过所述金属层连接。
7.根据权利要求6所述的肖特基二极管的制作方法，其特征在于，在所述形成沟槽之后，且所述沟槽上形成覆盖所述沟槽的金属层之前，还包括：
去除所述掩膜层。
8.一种肖特基二极管，其特征在于，包括：
基底；
沟槽，形成于所述基底内，所述沟槽的底部的宽度小于所述沟槽的顶部的宽度，所述沟槽具有倾斜侧壁。
9.根据权利要求8所述的肖特基二极管，其特征在于，所述沟槽的形状为倒等腰梯形。
10.根据权利要求8或9所述的肖特基二极管，其特征在于，所述倾斜侧壁与所述底部的夹角的范围是95°-110°。
11.根据权利要求11所述的肖特基二极管，其特征在于，所述掩膜层为氧化层。
12.根据权利要求8所述的肖特基二极管，其特征在于，还包括：
栅氧化层，形成于所述沟槽的内壁上；
多晶硅层，形成于所述栅氧化层的内部；
金属层，覆盖于所述沟槽和各沟槽之间的基底上，各所述多晶硅层通过所述金属层连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510280124.4A CN106298508A (zh) | 2015-05-27 | 2015-05-27 | 肖特基二极管的制作方法及肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510280124.4A CN106298508A (zh) | 2015-05-27 | 2015-05-27 | 肖特基二极管的制作方法及肖特基二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106298508A true CN106298508A (zh) | 2017-01-04 |
Family
ID=57635635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510280124.4A Pending CN106298508A (zh) | 2015-05-27 | 2015-05-27 | 肖特基二极管的制作方法及肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298508A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110164962A (zh) * | 2019-05-22 | 2019-08-23 | 西安电子科技大学 | 高击穿电压的肖特基二极管及其制作方法 |
| CN111326632A (zh) * | 2020-03-08 | 2020-06-23 | 河北工业大学 | 具有梯形侧壁场板肖特基二极管的AC Micro-LED阵列 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101710593A (zh) * | 2009-11-19 | 2010-05-19 | 复旦大学 | 一种肖特基二极管 |
| CN203300654U (zh) * | 2013-06-19 | 2013-11-20 | 张家港凯思半导体有限公司 | 斜沟槽肖特基势垒整流器件 |
-
2015
- 2015-05-27 CN CN201510280124.4A patent/CN106298508A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101710593A (zh) * | 2009-11-19 | 2010-05-19 | 复旦大学 | 一种肖特基二极管 |
| CN203300654U (zh) * | 2013-06-19 | 2013-11-20 | 张家港凯思半导体有限公司 | 斜沟槽肖特基势垒整流器件 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110164962A (zh) * | 2019-05-22 | 2019-08-23 | 西安电子科技大学 | 高击穿电压的肖特基二极管及其制作方法 |
| CN111326632A (zh) * | 2020-03-08 | 2020-06-23 | 河北工业大学 | 具有梯形侧壁场板肖特基二极管的AC Micro-LED阵列 |
| CN111326632B (zh) * | 2020-03-08 | 2021-04-30 | 河北工业大学 | 具有梯形侧壁场板肖特基二极管的AC Micro-LED阵列 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105190853B (zh) | 通过选择性循环蚀刻形成的finFET隔离 | |
| US8012881B1 (en) | Method for forming contact holes in semiconductor device | |
| JP2009088522A (ja) | 半導体装置のリセスゲート製造方法 | |
| US7507651B2 (en) | Method for fabricating semiconductor device with bulb shaped recess gate pattern | |
| CN103887224B (zh) | 一种形成浅沟槽隔离的方法 | |
| KR20130099195A (ko) | 반도체 장치의 제조 방법 | |
| TW200818310A (en) | Method for fabricating semiconductor device including recess gate | |
| CN104488084B (zh) | 形成锥形氧化物的方法 | |
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| CN110010467A (zh) | 具有高效边缘结构的半导体器件的制造方法 | |
| CN106298508A (zh) | 肖特基二极管的制作方法及肖特基二极管 | |
| CN109786453A (zh) | 半导体器件及其制作方法 | |
| CN103681315A (zh) | 埋层的形成方法 | |
| CN102779858B (zh) | 一种功率二极管器件及其制备方法 | |
| CN103050438A (zh) | 接触孔的刻蚀方法 | |
| KR20080038503A (ko) | 리세스 게이트를 갖는 반도체 소자의 제조 방법 | |
| CN105206520A (zh) | 一种浮栅的制作方法 | |
| CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN106206310A (zh) | 射频横向双扩散金属氧化物半导体器件的制作方法 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN108091702A (zh) | Tmbs器件及其制造方法 | |
| CN107104176B (zh) | 氮化镓二极管的制作方法与氮化镓二极管 | |
| CN206711901U (zh) | 一种内置肖特基界面的沟槽式mos结构二极管 | |
| CN103400795B (zh) | 浅沟槽隔离工艺 | |
| CN109390227B (zh) | 一种小线宽垂直型沟槽的刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170104 |