CN105206520A - 一种浮栅的制作方法 - Google Patents
一种浮栅的制作方法 Download PDFInfo
- Publication number
- CN105206520A CN105206520A CN201410293127.7A CN201410293127A CN105206520A CN 105206520 A CN105206520 A CN 105206520A CN 201410293127 A CN201410293127 A CN 201410293127A CN 105206520 A CN105206520 A CN 105206520A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- manufacture method
- ion
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请提供了一种浮栅的制作方法。该制作方法包括:在半导体基底上形成隧穿氧化层和浅沟槽隔离结构,浅沟槽隔离结构包括顶部结构和主体结构,并且顶部结构的侧壁向顶部结构内部凹陷形成凹陷部;在隧穿氧化层上形成浮栅多晶硅层,浮栅多晶硅层具有填充凹陷部的突出部;刻蚀去除至少部分顶部结构;对裸露出的突出部进行离子注入,在突出部形成第一离子注入层;对第一离子注入层进行氧化处理,形成第一氧化层;刻蚀去除第一氧化层,形成浮栅。在突出部形成第一离子注入层,进而在第一离子注入层形成第一氧化层,第一氧化层的结构与浮栅多晶硅层的结构存在很大区别,利用上述区别刻蚀去除第一氧化层后,不规则的突出部被修饰从而得到形状规则的浮栅。
Description
技术领域
本申请涉及半导体制造技术领域,具体而言,涉及一种浮栅的制作方法。
背景技术
闪存元件由于具有可多次进行数据的存入、读取、擦除等动作,且存入的数据在断电后也不会消失的优点,已成为个人计算机和电子设备所广泛采用的一种非挥发性存储器元件。
典型的闪存元件包括掺杂的多晶硅制造浮栅(FloatingGate,FG)以及控制栅极(ControlGate,CG)。如图2所示,浮栅104与控制栅极之间以叠层栅极介电层相隔,而浮栅104与半导体基底100以遂穿氧化层101(TunnelOxide,TO)相隔,且相邻的浮栅104通过半导体基底100中设置的浅沟槽隔离结构(STI)102隔离。其中,浅沟槽隔离结构102包括顶部结构121和主体结构122,顶部结构121位于隧穿氧化层101上表面以上,主体结构122位于隧穿氧化层101上表面以下。
在浅沟槽隔离结构102的制作过程中,去除半导体器件层中的氮化硅层时容易“吃”掉部分浅沟槽隔离结构102,因此在浅沟槽隔离结构102的顶部结构121形成向内凹陷的凹陷部123,使得浅沟槽隔离结构102的顶部结构121宽度变窄,其结构如图1所示。由于凹陷部123的存在,在经过沉积、平坦化形成如图2所示的浮栅104时,部分浮栅104就会填充到凹陷部123中,形成突出部131;然后,采用自对准刻蚀对图2所示的浅沟槽隔离结构102刻蚀后,形成如图3所示的开口,该开口的形状与被刻蚀掉的浅沟槽隔离结构102顶部结构121形状相同,原来浅沟槽隔离结构102存在的区域成为相邻浮栅104的间隔区域。因此,浮栅104中突出部131的存在导致浮栅104形状不规整且相邻浮栅104的间距变小,形状不规整的相邻浮栅104的上部间距和下部间距不同,进而浮栅104在使用时容易产生相互干扰,使存储器件具有潜在的数据丢失风险。
发明内容
本申请旨在提供一种浮栅的制作方法,用以改善浮栅的形状。
为了实现上述目的,根据本申请提供了一种浮栅的制作方法,该制作方法包括:在半导体基底上形成隧穿氧化层和浅沟槽隔离结构,浅沟槽隔离结构包括顶部结构和主体结构,并且顶部结构的侧壁向顶部结构内部凹陷形成凹陷部;在隧穿氧化层上形成浮栅多晶硅层,浮栅多晶硅层具有填充凹陷部的突出部;刻蚀去除至少部分顶部结构;对裸露出的突出部进行离子注入,在突出部形成第一离子注入层;对第一离子注入层进行氧化处理,形成第一氧化层;刻蚀去除第一氧化层,形成浮栅。
进一步地,上述制作方法包括:对裸露出的突出部进行离子注入的同时,对浮栅多晶硅层的上表面进行离子注入,形成第二离子注入层;对第一离子注入层进行氧化处理的同时,对第二离子注入层进行氧化处理,形成第二氧化层;刻蚀去除第一氧化层的同时,刻蚀去除第二氧化层。
进一步地,刻蚀去除的上述顶部结构的高度为顶部结构高度的80~100%。
进一步地,上述离子注入所采用的离子注入源为硼源,离子注入的能量为6~20keV,剂量为1E12~1E13离子/cm2。
进一步地,上述离子注入所采用的离子注入源为氟源,离子注入的能量为30~40keV,剂量为1E15~2E15离子/cm2。
进一步地,上述离子注入所采用的离子注入源为磷源,离子注入的能量为6~20keV,剂量为1E12~1E13离子/cm2。
进一步地,上述氧化处理采用快速加热氧化工艺或高温炉管生长工艺进行实施。
进一步地,实施上述快速加热氧化工艺的过程包括:将具有第一离子注入层和第二离子注入层的半导体基底升温至1100~1200℃;向升温后的半导体基底通入氧气,将第一离子注入层和第二离子注入层氧化形成第一氧化层和第二氧化层。
进一步地,上述刻蚀去除第一氧化层和第二氧化层的过程采用湿法刻蚀进行实施。
进一步地,上述湿法刻蚀的刻蚀液包括体积比为1:50~1:200的HF和缓冲溶剂形成的混合液,缓冲溶剂为双氧水或氟化铵溶液。
进一步地,上述刻蚀顶部结构的过程采用自对准湿法刻蚀进行实施。
进一步地,上述在隧穿氧化层上形成浮栅多晶硅层的过程包括:在隧穿氧化层和浅沟槽隔离结构上沉积多晶硅;对多晶硅进行平坦化处理至浅沟槽隔离结构的上表面裸露,得到浮栅多晶硅层。
应用本申请的技术方案,利用浅沟槽隔离结构的顶部结构的凹陷部,在浮栅多晶硅层形成突出部,由于突出部裸露在外,因此对突出部进行离子注入时,容易在突出部上形成第一离子注入层,由于第一离子注入层内部存在间隙、错位等,进而再进行氧化时容易在第一离子注入层形成与第一离子注入层外形相同的第一氧化层,而浮栅多晶硅层的其他区域仍保持原来的状态,从而使第一氧化层的结构与浮栅多晶硅层的结构存在很大区别,进而有利于对第一氧化层进行选择性刻蚀去除;刻蚀去除第一氧化层后,不规则的突出部被修饰从而得到形状规则的浮栅。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1至图3示出了实施现有浮栅制备工艺的半导体器件剖面结构示意图;
图1示出了具有浅沟槽隔离结构的半导体基底的剖面结构示意图;
图2示出了在图1所示的半导体基底上形成浮栅的剖面结构示意图;
图3示出了对图2所示的浅沟槽隔离结构进行刻蚀后的剖面结构示意图;
图4示出了本申请提供的浮栅制作方法的流程示意图;
图5至图10示出了实施本申请提供的浮栅制备工艺各步骤的半导体器件剖面结构示意图;
图5示出了具有浅沟槽隔离结构和隧穿氧化层的半导体基底的剖面结构示意图;
图6示出了在图5所示的隧穿氧化层上形成浮栅多晶硅层后的剖面结构示意图;
图7示出了对图6所示的浅沟槽隔离结构的顶部结构进行刻蚀后的剖面结构示意图;
图8示出了对图7所示浮栅多晶硅层的表面进行离子注入形成第一离子注入层和第二离子注入层后的剖面结构示意图;
图9示出了对图8所示的第一离子注入层和第二离子注入层进行氧化处理形成第一氧化层和第二氧化层后的剖面结构示意图;以及
图10示出了刻蚀去除图9所示的第一氧化层和第二氧化层后的剖面结构示意图。
附图标记:
半导体基底100,隧穿氧化层101,浅沟槽隔离结构102,顶部结构121,主体结构122,
凹陷部123,浮栅多晶硅层103,突出部131,第一离子注入层132,第二离子注入层133,
第一氧化层134,第二氧化层135,浮栅104。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在......之上”、“在......上方”、“在......上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在......上方”可以包括“在......上方”和“在......下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术所介绍的,现有浮栅的制作方法得到的浮栅形状不规整,进而将其应用到存储器件时,容易产生干扰,进而使存储器存在潜在的数据丢失风险。为了得到形状规整的浮栅,本申请提出了一种浮栅的制作方法,图4示出了该制作方法的流程图。上述制作方法包括:在半导体基底100上形成隧穿氧化层101和浅沟槽隔离结构102,浅沟槽隔离结构102包括顶部结构121和主体结构122,并且顶部结构121的侧壁向顶部结构121内部凹陷形成凹陷部123;在隧穿氧化层101上形成浮栅多晶硅层103,浮栅多晶硅层103具有填充凹陷部123的突出部131;刻蚀去除至少部分顶部结构121;对裸露出的突出部131进行离子注入,在突出部131形成第一离子注入层132;对第一离子注入层132进行氧化处理,形成第一氧化层134;刻蚀去除第一氧化层134,形成浮栅104。
上述制作方法中,利用浅沟槽隔离结构102的凹陷部123,浮栅多晶硅层103填充凹陷部123从而形成浮栅多晶硅层103的突出部131,由于突出部131裸露在外,因此对突出部131进行离子注入时,容易在突出部131上形成第一离子注入层132;由于第一离子注入层132内部存在间隙、错位等,进而再进行氧化时容易在第一离子注入层132形成与第一离子注入层132外形相同的第一氧化层134,而浮栅多晶硅层103的其他区域仍保持原来的状态,从而使第一氧化层134的结构与浮栅多晶硅层103的结构存在很大区别,进而有利于对第一氧化层134进行选择性刻蚀;刻蚀去除第一氧化层134后,不规则的突出部131被修饰,从而得到形状规则的浮栅104。
现在,将参照附图更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
首先,提供半导体基底100,该半导体基底100具有隧穿氧化层101和浅沟槽隔离结构102,图5示出了本申请优选的具有隧穿氧化层101和浅沟槽隔离结构102的半导体基底100的剖面结构图。浅沟槽隔离结构102包括顶部结构121和主体结构122,顶部结构121位于隧穿氧化层101上表面以上,主体结构122位于隧穿氧化层101上表面以下,由图5中可以看出顶部结构121的侧壁向顶部结构121内部凹陷形成凹陷部123。
然后,在图5所示的隧穿氧化层101上形成浮栅多晶硅层103,得到具有图6所示剖面结构示意图的结构。优选的,在隧穿氧化层101上形成浮栅多晶硅层103的过程为:在隧穿氧化层101和浅沟槽隔离结构102上沉积多晶硅;对多晶硅进行平坦化处理至浅沟槽隔离结构102的上表面裸露,得到浮栅多晶硅层103。上述的沉积过程和平坦化过程优选采用本领域的常规技术即可,比如采用化学机械平坦化方法对多晶硅进行平坦化。
在完成浮栅多晶硅层103的制作后,对图6所示的浅沟槽隔离结构102进行刻蚀,刻蚀去除至少部分顶部结构121,形成如图7所示的开口,并且由图7中可以明显看出原本填充浅沟槽隔离结构102的凹陷部123的浮栅多晶硅层103明显突出出来,形成突出部131。该突出部131的侧表面为曲面,进而使得相邻的浮栅多晶硅层103不同平面的间距不同。
上述对浅沟槽隔离结构102刻蚀的过程优选采用自对准湿法刻蚀,以浮栅多晶硅层103作为浅沟槽隔离结构102的掩膜,采用对浅沟槽隔离结构102的介质材料具有高刻蚀性能的刻蚀液进行刻蚀,从而避免对浮栅多晶硅层103造成损伤。刻蚀液优选包括体积比为1:50~1:200的HF和缓冲溶剂形成的混合液,其中缓冲溶剂优选为双氧水或氟化铵溶液。上述刻蚀过程中被刻蚀的顶部结构121的高度优选为顶部结构121高度的80~100%,至此浮栅104多晶硅层103的大部分突出部131裸露出来,便于进行下一步的离子注入和氧化,进而得到形状尽可能规整的浮栅104。
在形成图7所示的开口后,对图7中裸露出的突出部131进行离子注入,形成如图8所示的第一离子注入层132。定向离子注入对本领域技术人员来说是公知常识,因此在对突出部131进行离子注入时,结合公知的基础上本领域技术人员在经过有限次试验后,可以根据开口的大小选择合理的离子注入角度,尽可能将离子注入到突出部131内,而避免对浮栅多晶硅层103或浅沟槽隔离结构102造成不必要的影响。
当然,考虑到离子注入操作尽可能的简单,优选在对裸露出的突出部131进行离子注入的同时,对浮栅多晶硅层103的上表面进行离子注入,在浮栅多晶硅层103的上表面形成如图8所示的第二离子注入层133。这样就可以增大离子注入的范围和角度,更有利于离子注入的操作,而且所形成的离子注入层较为规整,不会劣化浮栅多晶硅层103已有的上表面的形状。无论是否形成第二离子注入层133,在离子注入的过程中,均可以不设置掩膜;如果是为了使所形成的第一离子注入层132形状更规整,最终得到的浮栅104的上表面也较为规整,也可以在浮栅多晶硅层103的表面设置掩膜,防止在浮栅多晶硅层103的上表面形成不均匀的第二离子注入层,待离子注入完成后再去除掩膜,总之是否需要设置掩膜对于本领域技术人员而言,完全可根据刻蚀减薄浅沟槽隔离结构102的顶部结构121后所形成的开口大小以及离子注入过程中离子注入区域控制的难易程度进行选择。
本申请形成第一离子注入层132和第二离子注入层133的离子注入所采用的离子注入源优选为磷源、硼源或氟源,磷源、硼源和氟源均优选自离子注入常用的原料,比如磷源优选PH3,硼源优选BF3,氟源优选BF3,其中,进行磷离子注入时,优选离子注入的能量为6~20keV,剂量为1E12~1E13离子/cm2;进行硼离子注入时,优选离子注入的能量为6~100keV,剂量为5E12~1E13离子/cm2;进行氟离子注入时,优选离子注入的能量为30~40keV,剂量为1E15~2E15离子/cm2。
在形成图8所示的第一离子注入层132后,对图8所示的第一离子注入层132进行氧化处理,形成如图9所示的第一氧化层134。由于浮栅多晶硅层103的多晶硅进行离子注入后形成的第一离子注入层132内部出现晶格缺陷,因此在进行氧化时容易将第一离子注入层132氧化为第一氧化层134,而第一离子注入层132以内的多晶硅仍保持原有的结构。所形成的第一氧化层134保留了第一离子注入层132的外形结构,而被第一氧化层134包围的浮栅多晶硅层103的侧表面和上表面则较为规整。
当存在第二离子注入层133时,优选对第二离子注入层133也进行氧化处理,形成如图9所示的第二氧化层135。与第一氧化层134的形成相似,第二氧化层135与第二离子注入层133的形状相同,且较为规整。
本申请的形成第一氧化层134和第二氧化层135的方法有多种,比如高温炉管生长工艺、快速加热氧化工艺等,本申请优选快速加热氧化工艺,实施上述快速加热氧化工艺的过程包括:将具有第一离子注入层132和第二离子注入层133的半导体基底100升温至1100~1200℃;向升温后的半导体基底100通入氧气,将第一离子注入层132和第二离子注入层133氧化形成第一氧化层134和第二氧化层135。
在完成第一氧化层134的制作后,对图9所示的第一氧化层134进行刻蚀,得到具有图10所示的浮栅的侧面。从图10中可以看出,刻蚀去除氧化层后所形成的浮栅104侧表面较为平缓,整个浮栅104的结构也较为规整,有利于控制相邻浮栅104的间隔,进而避免了具有该浮栅104的存储器件因为浮栅104形状不规整造成的干扰。当然,如果在离子注入时没有形成第二离子注入层133,进而后续没有形成第二氧化层135时,在刻蚀去除第一氧化层134后,所形成的浮栅104的厚度相对于刻蚀之前是基本上不会有变化的,虽然图10中没有精确示出浮栅多晶硅层的厚度,但本领域技术人员应该知晓此时浮栅104的厚度与刻蚀之前浮栅多晶硅层103的厚度基本是相同的。
当存在第二氧化层135时,在对图9所示的第一氧化层134进行刻蚀的同时对第二氧化层135进行刻蚀,得到具有图10所示剖面结构的器件。从图10中可以看出,在刻蚀去除第二氧化层135后,浮栅多晶硅层103的厚度减薄,并且上表面较为规整。
本申请优选刻蚀去除第一氧化层134和第二氧化层135的过程采用湿法刻蚀进行实施。湿法刻蚀的刻蚀液包括体积比为1:50~1:200的HF和缓冲溶剂形成的混合液,缓冲溶剂优选为双氧水或氟化铵溶液。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)由于突出部裸露在外,因此对突出部进行离子注入时,容易在突出部上形成第一离子注入层,由于第一离子注入层内部存在间隙、错位等,进而再进行氧化时容易在第一离子注入层形成与第一离子注入层外形相同的第一氧化层,而浮栅多晶硅层的其他区域仍保持原来的状态,从而使第一氧化层的结构与浮栅多晶硅层的结构存在很大区别,进而有利于对第一氧化层进行选择性的刻蚀去除;刻蚀去除第一氧化层后,不规则的突出部被修饰,得到形状规则的浮栅;
2)整个实施过程,可以采用现有技术的工艺进行实施,需要去除的部分形成突出部,进而有利于进行离子注入和氧化,不需要人为过多的控制,操作简单易于实现。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (12)
1.一种浮栅的制作方法,其特征在于,所述制作方法包括:
在半导体基底上形成隧穿氧化层和浅沟槽隔离结构,所述浅沟槽隔离结构包括顶部结构和主体结构,并且所述顶部结构的侧壁向所述顶部结构内部凹陷形成凹陷部;
在所述隧穿氧化层上形成浮栅多晶硅层,所述浮栅多晶硅层具有填充所述凹陷部的突出部;
刻蚀去除至少部分所述顶部结构;
对裸露出的所述突出部进行离子注入,在所述突出部形成第一离子注入层;
对所述第一离子注入层进行氧化处理,形成第一氧化层;
刻蚀去除所述第一氧化层,形成浮栅。
2.根据权利要求1所述的制作方法,其特征在于,所述制作方法包括:
对裸露出的所述突出部进行离子注入的同时,对所述浮栅多晶硅层的上表面进行离子注入,形成第二离子注入层;
对所述第一离子注入层进行氧化处理的同时,对所述第二离子注入层进行氧化处理,形成第二氧化层;
刻蚀去除所述第一氧化层的同时,刻蚀去除所述第二氧化层。
3.根据权利要求1或2所述的制作方法,其特征在于,刻蚀去除的所述顶部结构的高度为所述顶部结构高度的80~100%。
4.根据权利要求3所述的制作方法,其特征在于,所述离子注入所采用的离子注入源为硼源,所述离子注入的能量为6~20keV,剂量为1E12~1E13离子/cm2。
5.根据权利要求3所述的制作方法,其特征在于,所述离子注入所采用的离子注入源为氟源,所述离子注入的能量为30~40keV,剂量为1E15~2E15离子/cm2。
6.根据权利要求3所述的制作方法,其特征在于,所述离子注入所采用的离子注入源为磷源,所述离子注入的能量为6~20keV,剂量为1E12~1E13离子/cm2。
7.根据权利要求2所述的制作方法,其特征在于,所述氧化处理采用快速加热氧化工艺或高温炉管生长工艺进行实施。
8.根据权利要求7所述的制作方法,其特征在于,实施所述快速加热氧化工艺的过程包括:
将具有所述第一离子注入层和所述第二离子注入层的所述半导体基底升温至1100~1200℃;
向所述升温后的半导体基底通入氧气,将所述第一离子注入层和所述第二离子注入层氧化形成所述第一氧化层和所述第二氧化层。
9.根据权利要求2所述的制作方法,其特征在于,所述刻蚀去除第一氧化层和第二氧化层的过程采用湿法刻蚀进行实施。
10.根据权利要求9所述的制作方法,其特征在于,所述湿法刻蚀的刻蚀液包括体积比为1:50~1:200的HF和缓冲溶剂形成的混合液,所述缓冲溶剂为双氧水或氟化铵溶液。
11.根据权利要求1或2所述的制作方法,其特征在于,所述刻蚀顶部结构的过程采用自对准湿法刻蚀进行实施。
12.根据权利要求1或2所述的制作方法,其特征在于,所述在隧穿氧化层上形成浮栅多晶硅层的过程包括:
在所述隧穿氧化层和所述浅沟槽隔离结构上沉积多晶硅;
对所述多晶硅进行平坦化处理至所述浅沟槽隔离结构的上表面裸露,得到所述浮栅多晶硅层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410293127.7A CN105206520B (zh) | 2014-06-25 | 2014-06-25 | 一种浮栅的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410293127.7A CN105206520B (zh) | 2014-06-25 | 2014-06-25 | 一种浮栅的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105206520A true CN105206520A (zh) | 2015-12-30 |
CN105206520B CN105206520B (zh) | 2018-02-02 |
Family
ID=54954116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410293127.7A Active CN105206520B (zh) | 2014-06-25 | 2014-06-25 | 一种浮栅的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105206520B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106972020A (zh) * | 2016-01-12 | 2017-07-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
CN107978591A (zh) * | 2016-10-24 | 2018-05-01 | 北京兆易创新科技股份有限公司 | 多层电容及其制造方法 |
CN110416218A (zh) * | 2018-04-27 | 2019-11-05 | 华邦电子股份有限公司 | 存储元件的制造方法 |
WO2022012243A1 (zh) * | 2020-07-16 | 2022-01-20 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030216005A1 (en) * | 2002-05-20 | 2003-11-20 | Ku Cheol Jeong | Method for forming transistor of semiconductor device |
CN101286513A (zh) * | 2007-04-12 | 2008-10-15 | 上海宏力半导体制造有限公司 | 闪存结构及其制造方法 |
US20090065859A1 (en) * | 2007-09-07 | 2009-03-12 | Byung-Tak Jang | Trench transistor and method for manufacturing the same |
CN102569160A (zh) * | 2010-12-21 | 2012-07-11 | 无锡华润上华半导体有限公司 | 半导体器件制作方法 |
CN103871950A (zh) * | 2012-12-14 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构及其制作方法 |
-
2014
- 2014-06-25 CN CN201410293127.7A patent/CN105206520B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030216005A1 (en) * | 2002-05-20 | 2003-11-20 | Ku Cheol Jeong | Method for forming transistor of semiconductor device |
CN101286513A (zh) * | 2007-04-12 | 2008-10-15 | 上海宏力半导体制造有限公司 | 闪存结构及其制造方法 |
US20090065859A1 (en) * | 2007-09-07 | 2009-03-12 | Byung-Tak Jang | Trench transistor and method for manufacturing the same |
CN102569160A (zh) * | 2010-12-21 | 2012-07-11 | 无锡华润上华半导体有限公司 | 半导体器件制作方法 |
CN103871950A (zh) * | 2012-12-14 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构及其制作方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106972020A (zh) * | 2016-01-12 | 2017-07-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
CN107978591A (zh) * | 2016-10-24 | 2018-05-01 | 北京兆易创新科技股份有限公司 | 多层电容及其制造方法 |
CN110416218A (zh) * | 2018-04-27 | 2019-11-05 | 华邦电子股份有限公司 | 存储元件的制造方法 |
WO2022012243A1 (zh) * | 2020-07-16 | 2022-01-20 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105206520B (zh) | 2018-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI543301B (zh) | 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術 | |
CN105826273B (zh) | 闪存器件及其制造方法 | |
KR100869359B1 (ko) | 반도체 소자의 리세스 게이트 제조 방법 | |
CN105493266A (zh) | 半导体结构和制造半导体结构的方法 | |
KR20080001381A (ko) | 낸드 플래시 메모리 소자의 제조방법 | |
KR20090067576A (ko) | 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법 | |
CN105336622B (zh) | 半浮栅器件及其形成方法 | |
US11251273B2 (en) | Non-volatile memory device and method for manufacturing the same | |
CN105206520A (zh) | 一种浮栅的制作方法 | |
CN105514022B (zh) | 在沟槽内部表面形成场氧化硅的方法 | |
CN106206596A (zh) | 分栅式闪存器件制造方法 | |
CN105448842B (zh) | 半导体器件的制作方法 | |
CN105118866B (zh) | 浮栅型闪存结构及其制备方法 | |
CN103903969A (zh) | 浮栅的制备方法 | |
CN104217950A (zh) | 一种平面vdmos器件及其制造方法 | |
CN102610508A (zh) | 浮栅的制作方法 | |
CN105405809A (zh) | 一种快闪存储器的制造方法 | |
WO2023028825A1 (zh) | 一种半导体器件及其制备方法 | |
CN105097919A (zh) | 半浮栅晶体管结构及其制作方法 | |
CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
CN108054099B (zh) | 半导体功率器件的制作方法 | |
CN102543823B (zh) | 一种浅沟槽隔离制作方法 | |
CN102194822B (zh) | 位元线结构、半导体元件及其形成方法 | |
CN104733368B (zh) | 浅沟槽隔离结构的减薄方法 | |
CN104882409B (zh) | 一种具有集成电容的射频横向双扩散功率器件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |