KR20170075289A - 트렌치 필링을 이용한 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조 - Google Patents
트렌치 필링을 이용한 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조 Download PDFInfo
- Publication number
- KR20170075289A KR20170075289A KR1020150184746A KR20150184746A KR20170075289A KR 20170075289 A KR20170075289 A KR 20170075289A KR 1020150184746 A KR1020150184746 A KR 1020150184746A KR 20150184746 A KR20150184746 A KR 20150184746A KR 20170075289 A KR20170075289 A KR 20170075289A
- Authority
- KR
- South Korea
- Prior art keywords
- drift region
- trench
- pillar
- metal layer
- type
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 59
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 title 1
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims description 20
- 230000005684 electric field Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 239000006185 dispersion Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 16
- 230000008901 benefit Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조에 관한 것으로서, 드리프트 영역, 드리프트 영역 상단에 위치하여 드리프트 영역과 쇼트키 장벽을 형성하는 금속층 및 드리프트 영역과 금속층이 형성하는 쇼트키 장벽에서 드리트프 영역 방향으로 삽입되어 형성되는 필라(pillar)를 포함함으로써 높은 항복전압과 낮은 온저항을 가진다.
Description
본 발명은 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조에 관한 것으로서, 더욱 상세하게는 쇼트키 장벽에 필라(pillar)가 삽입되어 형성됨으로써 높은 항복전압과 낮은 온저항을 가지는 트랜치 모스 배리어 쇼트키 구조에 관한 것이다.
기존의 Silicon schottky barrier diode rectifier는 낮은 forward voltage drop과 빠른 스위칭 특성으로 많이 사용되고 있는 rectifier이다. 하지만 역방향 전압에서 barrier lowering으로 인해 leakage current가 큰 단점을 가지고 있다.
본 발명이 해결하고자 하는 첫 번째 과제는 쇼트키 장벽에 필라(pillar)가 삽입되어 형성됨으로써 높은 항복전압과 낮은 온저항을 가지는 트랜치 모스 배리어 쇼트키 구조를 제공하는 것이다.
본 발명이 해결하고자 하는 두 번째 과제는 쇼트키 장벽에 필라(pillar)가 삽입되어 형성됨으로써 높은 항복전압과 낮은 온저항을 가지는 트랜치 모스 배리어 쇼트키 구조를 형성하는 방법을 제공하는 것이다.
본 발명은 상기 첫 번째 과제를 달성하기 위하여, 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조에 있어서, 드리프트 영역; 상기 드리프트 영역 상단에 위치하여 상기 드리프트 영역과 쇼트키 장벽을 형성하는 금속층; 및 상기 드리프트 영역과 금속층이 형성하는 쇼트키 장벽에서 드리트프 영역 방향으로 삽입되어 형성되는 필라(pillar)를 포함하는 구조를 제공한다.
본 발명의 일 실시예에 의하면, 트랜치 모스 배리어 쇼트키 구조는, 상기 드리프트 영역 하단에 위치하는 N 타입 기판; 상기 드리프트 영역 상단 좌우에 트랜치 형태를 가지며, 상기 트랜치의 하단 및 측면에 위치하는 산화물; 상기 기판의 하단에 위치하는 캐소드전극; 및 상기 금속층 상단에 위치하는 애노드전극을 포함하고, 상기 드리프트 영역은 N 타입으로 형성되며, 상기 금속층은, 상기 산화물 및 상기 산화물이 형성되지 않은 드리프트 상단에 위치하는 것을 특징으로 하는 구조일 수 있다.
본 발명의 일 실시예에 의하면, 상기 필라는, 상기 금속층과 접합하여 쇼트키 장벽을 형성하는 드리프트 영역의 중앙에 위치하는 막대 형태의 P 타입 필라인 것을 특징으로 하는 구조일 수 있다.
본 발명의 일 실시예에 의하면, 상기 필라는 상기 드리프트 영역과 전하 균형을 이룰 수 있고, 상기 필라의 도핑농도 또는 너비에 따라 트랜치 코너에서 형성되는 전기장을 분산시키는 정도가 달라질 수 있으며, 상기 필라는 슈퍼 정션(super-junction)으로 작용하는 것을 특징으로 하는 구조일 수 있다.
본 발명의 일 실시예에 의하면, 상기 트랜치의 하단과 측면은 금속 산화물 반도체(MOS) 구조가 형성되는 것을 특징으로 하는 구조일 수 있다.
본 발명은 상기 두 번째 과제를 달성하기 위하여, 트랜치 모스 배리어 쇼트키 구조를 형성하는 방법에 있어서, N 타입 기판을 형성하는 단계; 상기 기판 상에 N 타입 드리프트 영역을 형성하는 단계; 상기 드리프트 영역을 트랜치 에칭하고, 에칭한 영역에 P 타입 에피를 증착시켜 P 타입 필라를 형성하는 단계; 상기 필라와 소정의 간격이 떨어진 드리프트 영역 상단 좌우를 트랜치 에칭하고 산화물을 증착하여 산화물을 형성하는 단계; 상기 산화물 및 상기 산화물이 형성되지 않은 드리프트 상단에 금속층을 형성하는 단계; 및 상기 기판의 하단에 캐소드전극을 형성하고, 상기 금속층 상단에 애노드전극을 형성하는 단계를 포함하는 방법을 제공한다.
본 발명에 따르면, P-type pillar와 n-drift간의 charge balance가 되어 항복전압을 높일 수 있다. 또한, pillar의 도핑농도 조절하여 trench corner에 electric field를 분산시킬 수 있다. 나아가, 기존의 N-drift와 Metal과의 schottky barrier에 비해 P-type pillar와 Metal과의 schottky barrier가 더 낮아 전류밀도를 증가시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 트랜치 모스 배리어 쇼트키 구조를 나타낸 것이다.
도 2는 본 발명의 실시예에 따른 트랜치 모스 배리어 쇼트키 구조의 특성이 나타나는 영역을 나타낸 것이다.
도 3은 본 발명의 실시예에 따른 트랜치 모스 배리어 쇼트키 구조가 제작될 때 고려되는 너비들을 나타낸 것이다.
도 4 내지 6은 본 발명의 실시예에 따른 트랜치 모스 배리어 쇼트키 구조의 특성을 나타낸 것이다.
도 7은 본 발명의 일 실시예에 따른 트랜치 모스 배리어 쇼트키 구조를 형성하는 방법의 흐름도이다.
도 2는 본 발명의 실시예에 따른 트랜치 모스 배리어 쇼트키 구조의 특성이 나타나는 영역을 나타낸 것이다.
도 3은 본 발명의 실시예에 따른 트랜치 모스 배리어 쇼트키 구조가 제작될 때 고려되는 너비들을 나타낸 것이다.
도 4 내지 6은 본 발명의 실시예에 따른 트랜치 모스 배리어 쇼트키 구조의 특성을 나타낸 것이다.
도 7은 본 발명의 일 실시예에 따른 트랜치 모스 배리어 쇼트키 구조를 형성하는 방법의 흐름도이다.
본 발명에 관한 구체적인 내용의 설명에 앞서 이해의 편의를 위해 본 발명이 해결하고자 하는 과제의 해결 방안의 개요 혹은 기술적 사상의 핵심을 우선 제시한다.
본 발명의 일 실시예에 따른 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조는 드리프트 영역; 상기 드리프트 영역 상단에 위치하여 상기 드리프트 영역과 쇼트키 장벽을 형성하는 금속층; 및 상기 드리프트 영역과 금속층이 형성하는 쇼트키 장벽에서 드리트프 영역 방향으로 삽입되어 형성되는 필라(pillar)를 포함한다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 실시 예를 상세히 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.
본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 도면의 구성요소들에 참조번호를 부여함에 있어서 동일 구성요소에 대해서는 비록 다른 도면상에 있더라도 동일 참조번호를 부여하였으며 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 아울러 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명 그리고 그 이외의 제반 사항이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 트랜치 모스 배리어 쇼트키 구조를 나타낸 것이다.
본 발명의 일 실시예에 따른 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조는 드리프트 영역(120), 상기 드리프트 영역 상단에 위치하여 상기 드리프트 영역과 쇼트키 장벽을 형성하는 금속층(150) 및 상기 드리프트 영역과 금속층이 형성하는 쇼트키 장벽에서 드리트프 영역 방향으로 삽입되어 형성되는 필라(pillar, 130)를 포함된다.
트랜치 모스 매리어 쇼트키 구조는 도 1과 같이, N 타입 기판(110), 상기 기판 상에 위치하는 N 타입 드리프트 영역(120), 상기 드리프트 영역 상단 좌우에 트랜치 형태를 가지며, 상기 트랜치의 하단 및 측면에 위치하는 산화물(140), 상기 산화물 및 상기 산화물이 형성되지 않은 드리프트 상단에 위치하는 금속층(150), 상기 기판의 하단에 위치하는 캐소드전극(160) 및 상기 금속층 상단에 위치하는 애노드전극(170)을 포함한다. 각 층은 기상증착과 같은 다양한 증착기술에 의해 적층된다. 본 발명의 실시예에 따른 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조는 상기의 예 이외에 다른 형태의 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조에 적용이 가능하다.
기판과 드리프트 영역은 N 타입으로 형성되며, 기판(110)은 드리프트 영역(120)보다 높은 도핑을 갖게 형성된다. 드리프트 영역(120) 소자 자체의 내압을 결정한다. 산화물(140)은 SiO2로 이루어진다. 트랜치의 하단과 측면은 산화물에 형성되어, 급속층(150), 산화물(140), 드리프트 영역(120)이 연달아 위치하여, 금속 산화물 반도체(MOS) 구조가 형성된다.
트랜치 모스 배리어 쇼트키 구조는 이온주입 없이 차지 커플링(charge coupling)을 이용하여 금속층(metal)과 반도체층(semiconductor)의 접촉(contact)에 인가되는 전계를 낮춰주어 누설 전류(leakage current)가 낮고 항복전압이 큰 장점을 가지고 있다. 트랜치 모스 배리어 쇼트키 구조는 쇼트키 장벽 다이오드(Schottky barrier diode, SBD)와 비교하여 급속층과 반도체층 사이에 낮은 전계로 barrier lowering에 의한 누설 전류가 작다. 또한, 차지 커플링에 의해 항복전압이 크다. 하지만, 트랜치 모스 배리어 쇼트키 구조의 트렌치(trench)영역에 따른 액티브(Active) 영역이 감소로 SBD에 비해 전류 밀도 작으며, 역방향 전압을 인가할 시 트랜치 코너(Trench corner) 부근에 전자장(electric field)이 몰려 설계한 항복전압보다 낮게 측정되는 단점이 있다.
상기 트랜치 모스 배리어 쇼트키 구조의 쇼트키 장벽에 필라(pillar, 130)가 삽입되어 형성된다.
필라(130)는, 금속층(150)과 접합하여 쇼트키 장벽을 형성하는 드리프트 영역의 중앙에 위치하는 막대 형태의 P 타입 필라일 수 있다. 도 1과 같이, 필라(130)는 금속층(150)과 드리프트 영역(120)이 형성하는 쇼트키 장벽으로부터 드리프트 영역(120)으로 막대 형태로 형성된다.
필라(130)는 드리프트 영역(120)과 전하 균형을 이루도록 형성된다. P 타입 필라(130)와 N 타입 드리프트 영역이 전하 균형을 이루면 트랜치 모스 배리어 쇼트키 구조의 내부 전계는 거리에 따라 평평해 지게 되며, 내부 전계가 증가하므로 필라가 삽입되지 않은 트랜치 모스 배리어 쇼트키 구조에 대비 최대 44.35% 향상된 항복전압을 얻을 수 있다. 이는 도 2의 1번 특징에 해당한다.
또한, P 타입 필라가 추가됨에 따라 금속층과 N 타입 드리프트 영역간의 액티브 영역이 줄어들지만, P 타입 필라는 N 타입 드리프트 영역보다 상대적으로 농도가 높고 금속층과 P 타입 필라간 쇼트키 장벽 높이가 낮게 되어 상대적으로 낮은 온저항 특성을 가질 수 있으며, 그에 따라 전류밀도를 증가시킬 수 있다. 이는 도 2의 3번 특징에 해당한다.
필라(130)의 도핑농도 또는 너비에 따라 트랜치 코너에서 형성되는 전기장을 분산시키는 정도가 달라질 수 있다. 역방향 전압이 인가되는 경우, 트랜치 코너에 전기장이 몰리게 되어 항복전압이 낮아지는 것을 방지하기 위하여, 필라의 도핑농도를 조절할 수 있다. 이는 도 2의 2번 특징에 해당하는 경우로 도 2와 같이 트랜치 코너에 형성되는 전기장을 필라를 삽입 형성함으로써 분산시킬 수 있다. 트랜치 코너에서 형성되는 전기장을 분산시키는 정도는 필라의 도핑농도 또는 너비에 영향을 받는다. 도 4는 쇼트키 장벽에서 기판쪽으로 형성되는 전기장을 나타내는 그래프로 도 4에서 보이는 바와 같이, 필라의 도핑농도가 클수록 트랜치 코너에 전기장이 몰리는 현상이 줄어듬을 알 수 있다. 또한, 도 5와 같이, 필라의 너비가 넓을수록 항복전압이 커지는 것을 알 수 있다. 하지만, 일정 도핑농도를 넘어가게 되면, 항복전압이 오히려 떨어지는바, 필라의 도핑농도와 너비를 조절하여야 한다.
도 6은 필라 도핑농도에 따른 순방향특성을 나타낸 것으로, 농도가 높아길수록 전류밀도가 증가되는 것을 알 수 있다.
필라(130)는 슈퍼 정션(super-junction)으로 작용하는 것으로, 필라를 슈퍼 정션으로 이용함으로써 항복전압과 온저항의 한계를 뛰어넘을 수 있게 된다.
트랜치 모스 배리어 쇼트키 구조를 제작시, 도 3과 같은 수치들을 결정하게 되며, 바람직한 실시예로 s=1.8um, m=2.4um, a=3um, b=9um, tox=0.2um, drift doping concentration=3 × 10^15 cm2, Wp=0.4um, pillar depth = 8um로 형성될 수 있다.
본 발명의 일 실시예에 따른 반도체 정류기는 도 1 내지 도 6의 트랜치 모스 배리어 쇼트키 구조로 형성될 수 있다. 이로써, 다른 반도체 정류기에 비해, 향상된 항복전압과 온저항의 특성을 가진다.
도 7은 본 발명의 일 실시예에 따른 트랜치 모스 배리어 쇼트키 구조를 형성하는 방법의 흐름도이다.
710 단계에서 N 타입 기판을 형성하고, 720 단계에서 상기 기판 상에 N 타입 드리프트 영역을 형성한다.
730 단계에서 상기 드리프트 영역을 트랜치 에칭하고, 에칭한 영역에 P 타입 에피를 증착시켜 P 타입 필라를 형성한다. 필라를 삽입 형성함으로써 항복전압과 온저항의 특성이 향상된 트랜치 모스 배리어 쇼트키 구조를 형성할 수 있다.
이후, 740 단계에서 상기 필라와 소정의 간격이 떨어진 드리프트 영역 상단 좌우를 트랜치 에칭하고 산화물을 증착하여 산화물을 형성한다. 트랜치 영역을 패터닝하여 해당 부분을 에칭하고, 산화를 증착한다. 750 단계에서 상기 산화물 및 상기 산화물이 형성되지 않은 드리프트 상단에 금속층을 형성한 후, 760 단계에서 상기 기판의 하단에 캐소드전극을 형성하고, 상기 금속층 상단에 애노드전극을 형성함으로써 필라가 삽입형성된 트랜치 모스 배리어 쇼트키 구조를 형성한다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
110: N 타입 기판
120: 드리프트 영역
130: 필라
140: 산화물
150: 금속층
160: 캐소드
170: 애노드
120: 드리프트 영역
130: 필라
140: 산화물
150: 금속층
160: 캐소드
170: 애노드
Claims (9)
- 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조에 있어서,
드리프트 영역;
상기 드리프트 영역 상단에 위치하여 상기 드리프트 영역과 쇼트키 장벽을 형성하는 금속층; 및상기 드리프트 영역과 금속층이 형성하는 쇼트키 장벽에서 드리트프 영역 방향으로 삽입되어 형성되는 필라(pillar)를 포함하는 구조. - 제 1 항에 있어서,
트랜치 모스 배리어 쇼트키 구조는,
상기 드리프트 영역 하단에 위치하는 N 타입 기판;
상기 드리프트 영역 상단 좌우에 트랜치 형태를 가지며, 상기 트랜치의 하단 및 측면에 위치하는 산화물;
상기 기판의 하단에 위치하는 캐소드전극; 및
상기 금속층 상단에 위치하는 애노드전극을 포함하고,
상기 드리프트 영역은 N 타입으로 형성되며,
상기 금속층은,
상기 산화물 및 상기 산화물이 형성되지 않은 드리프트 상단에 위치하는 것을 특징으로 하는 구조. - 제 1 항에 있어서,
상기 필라는,
상기 금속층과 접합하여 쇼트키 장벽을 형성하는 드리프트 영역의 중앙에 위치하는 막대 형태의 P 타입 필라인 것을 특징으로 하는 구조. - 제 1 항에 있어서,
상기 필라는 상기 드리프트 영역과 전하 균형을 이루는 것을 특징으로 하는 구조. - 제 2 항에 있어서,
상기 필라의 도핑농도 또는 너비에 따라 트랜치 코너에서 형성되는 전기장을 분산시키는 정도가 달라지는 것을 특징으로 하는 구조. - 제 1 항에 있어서,
상기 필라는 슈퍼 정션(super-junction)으로 작용하는 것을 특징으로 하는 구조. - 제 2 항에 있어서,
상기 트랜치의 하단과 측면은 금속 산화물 반도체(MOS) 구조가 형성되는 것을 특징으로 하는 구조. - 제 1 항 내지 제 7 항 중 어느 한 항의 구조를 포함하는 반도체 정류기.
- 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조를 형성하는 방법에 있어서,
N 타입 기판을 형성하는 단계;
상기 기판 상에 N 타입 드리프트 영역을 형성하는 단계;
상기 드리프트 영역을 트랜치 에칭하고, 에칭한 영역에 P 타입 에피를 증착시켜 P 타입 필라를 형성하는 단계;
상기 필라와 소정의 간격이 떨어진 드리프트 영역 상단 좌우를 트랜치 에칭하고 산화물을 증착하여 산화물을 형성하는 단계;
상기 산화물 및 상기 산화물이 형성되지 않은 드리프트 상단에 금속층을 형성하는 단계; 및
상기 기판의 하단에 캐소드전극을 형성하고, 상기 금속층 상단에 애노드전극을 형성하는 단계를 포함하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150184746A KR20170075289A (ko) | 2015-12-23 | 2015-12-23 | 트렌치 필링을 이용한 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150184746A KR20170075289A (ko) | 2015-12-23 | 2015-12-23 | 트렌치 필링을 이용한 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20170075289A true KR20170075289A (ko) | 2017-07-03 |
Family
ID=59358054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150184746A KR20170075289A (ko) | 2015-12-23 | 2015-12-23 | 트렌치 필링을 이용한 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20170075289A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108183134A (zh) * | 2017-12-27 | 2018-06-19 | 江苏中科君芯科技有限公司 | 具有浮空p岛的沟槽型二极管及其制备方法 |
| WO2020151475A1 (zh) * | 2019-01-21 | 2020-07-30 | 厦门市三安集成电路有限公司 | 一种碳化硅沟槽肖特基二极管器件及其制备方法 |
-
2015
- 2015-12-23 KR KR1020150184746A patent/KR20170075289A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108183134A (zh) * | 2017-12-27 | 2018-06-19 | 江苏中科君芯科技有限公司 | 具有浮空p岛的沟槽型二极管及其制备方法 |
| WO2020151475A1 (zh) * | 2019-01-21 | 2020-07-30 | 厦门市三安集成电路有限公司 | 一种碳化硅沟槽肖特基二极管器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10147812B2 (en) | Diode, semiconductor device, and MOSFET | |
| US9620631B2 (en) | Power semiconductor device | |
| US6750508B2 (en) | Power semiconductor switching element provided with buried electrode | |
| US6710418B1 (en) | Schottky rectifier with insulation-filled trenches and method of forming the same | |
| US8742534B2 (en) | Semiconductor device having lateral diode | |
| US20140231867A1 (en) | Diode and semiconductor device including built-in diode | |
| US9711631B2 (en) | Dual trench-gate IGBT structure | |
| TWI495100B (zh) | 用於高壓半導體功率裝置的邊緣終接的新型及改良型結構 | |
| US20180026129A1 (en) | Trench Edge Termination Structure for Power Semiconductor Devices | |
| US10164020B2 (en) | Semiconductor device and method manufacturing the same | |
| US9929285B2 (en) | Super-junction schottky diode | |
| CN116072710B (zh) | 双沟槽型SiC MOSFET元胞结构、器件及制备方法 | |
| US20180166540A1 (en) | Semiconductor device and method manufacturing the same | |
| JP6694375B2 (ja) | 半導体装置 | |
| US10483358B2 (en) | Semiconductor cell structure and power semiconductor device | |
| US9502547B2 (en) | Charge reservoir IGBT top structure | |
| US8357952B2 (en) | Power semiconductor structure with field effect rectifier and fabrication method thereof | |
| US9613951B2 (en) | Semiconductor device with diode | |
| KR20170075289A (ko) | 트렌치 필링을 이용한 트랜치 모스 배리어 쇼트키(Trench MOS Barrier Schottky) 구조 | |
| KR101661551B1 (ko) | 전자 축적을 이용한 4h-실리콘 카바이드 sbr 및 그의 제조방법 | |
| KR101621151B1 (ko) | 전력 정류 디바이스 | |
| US20170154965A1 (en) | Semiconductor Device | |
| KR102593357B1 (ko) | 질화 갈륨 전력 장치 및 그 제조 방법 | |
| CN104009081B (zh) | 功率半导体器件及其制造方法 | |
| JP2003101037A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |