CN104022066B - 一种形成浅沟槽隔离的方法 - Google Patents

一种形成浅沟槽隔离的方法 Download PDF

Info

Publication number
CN104022066B
CN104022066B CN201410164057.5A CN201410164057A CN104022066B CN 104022066 B CN104022066 B CN 104022066B CN 201410164057 A CN201410164057 A CN 201410164057A CN 104022066 B CN104022066 B CN 104022066B
Authority
CN
China
Prior art keywords
layer
shallow trench
photoresistance
trench isolation
remaining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410164057.5A
Other languages
English (en)
Other versions
CN104022066A (zh
Inventor
黄海辉
杨渝书
秦伟
高慧慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410164057.5A priority Critical patent/CN104022066B/zh
Publication of CN104022066A publication Critical patent/CN104022066A/zh
Application granted granted Critical
Publication of CN104022066B publication Critical patent/CN104022066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种形成浅沟槽隔离的方法，包括，提供一包括硅衬以及依次位于该硅衬底表面的衬垫氧化层、氮化硅层和底部抗反射层的半导体结构；于该底部抗反射层的表面形成具有沟槽图案的光阻；以该光阻为掩膜对底部抗反射层进行刻蚀后，进行线宽修正工艺；继续对氮化硅层进行刻蚀后，去除所述修正后的光阻和修正后剩余的底部抗反射层；继续以剩余的氮化硅层为掩膜并采用含有聚合物的刻蚀气体对衬垫氧化层进行刻蚀，并于剩余的氮化硅层的部分侧壁、剩余的衬垫氧化层的侧壁以及硅衬底的部分表面形成一聚合物保护层后，继续对硅衬底进行刻蚀形成浅沟槽隔离结构。该方法可以通过控制工艺参数的变化，实现对不同圆滑化程度的精确控制。

Description

一种形成浅沟槽隔离的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种形成浅沟槽隔离的方法。
背景技术
目前，在0.13μm以上的半导体制造工艺中，光阻可以旋涂的比较厚，足够用来作为氮化硅(SiN)刻蚀和沟槽刻蚀的阻挡层。这种光阻掩膜法(Photoresist Mask)主要是通在氮化硅蚀刻步骤中产生碳基聚合物覆盖在侧壁来形成有源区顶端圆滑化(Top CornerRounding)。
当技术推进到90nm及以下时，光阻作为整个浅沟道隔离(Shallow Trench Isolation，简称：STI)刻蚀程的阻挡层已经应用极限了，因此就产生了硬掩膜法(Hard Mask)，这种方法是在氮化硅(SiN)刻蚀之后，将剩余光阻原位去除，利用硬掩模(SiN)作为后续沟槽刻蚀的阻挡层进行刻蚀。它主要是通化学清洗对硬掩膜进行去除(SiN pull back)和炉管的沟道内壁隔离层氧化(LinerOxidation)来形成有源区顶端圆滑化(Top Corner Rounding)。
图1a-1c为现有技术中使用硬掩膜法(Hard Mask)形成的有源区顶端圆滑化(Top Corner Rounding)浅沟道隔离的结构示意图。首先，一硅衬底11的表面上依次沉积衬垫氧化层12、氮化硅层和底部抗反射层，刻蚀底部抗反射层、氮化硅层以形成具有沟槽图案的剩余氮化硅层13和剩余底部抗反射层14；然后对衬垫氧化层12进行刻蚀，得到碳基聚合物15覆盖在剩余氮化硅层12’和剩余衬垫氧化层13侧壁上；再在碳基聚合物15保护下对硅衬底14刻蚀，从而在剩余硅衬底14’上形成浅沟道结构。但是，由于沟道线宽低于0.13μm时光阻层因为衬底散射与驻波效应，已不适合再做为刻蚀的阻挡层。
中国专利(CN103400795A)公开了一种浅沟槽隔离工艺，包括：提供衬底，所述衬底由下向上依次包括硅衬底，垫氧层和SiN层；对衬底进行光刻处理，形成第一道较浅沟槽；对所述第一道较浅沟槽进行圆角话处理，形成浅沟槽；在所述浅沟槽侧壁生成薄氧化层，并进行氧化物填充。该专利主要通刻蚀程的精确控制，就可以省掉硬掩模回刻工艺以及掩模回刻工艺后的清洗步骤，节省了工艺步骤，降低制造成本。
中国专利(CN101777493A)公开了一种硬掩膜层刻蚀方法，该刻蚀方法包括：提供半导体衬底，所述半导体衬底上依次形成有硬掩膜层；固化所述图形化光阻层；以固化后的图形化光阻层为掩膜，刻蚀所述底部抗反射层，以形成图形化底部抗反射层；以固化后的图形化光阻层和图形化底部抗反射层做掩膜，刻蚀硬掩膜层，以形成图形化硬掩膜层。该专利提高了刻蚀选择比，并确保刻蚀底部抗反射层后，固化后的图形化光阻层的侧壁较为光滑，提高了半导体期间的性能。
然而，目前工艺中形成的沟槽顶端尖角，沟槽顶端尖角会对后续的栅极氧化物均匀化产生较大影响。目前，主要是通化学清洗的SIN拉回和炉管的沟道内壁隔离层氧化来形成顶端圆滑，但是工艺可控性差、适应性不好。
发明内容
鉴于上述问题，本发明提供一种形成浅沟槽隔离的方法。
本发明解决技术问题所采用的技术方案为：
一种形成浅沟槽隔离的方法，包括以下步骤：
步骤S1，提供一半导体结构，所述半导体结构包括一硅衬底和按照从下至上的顺序依次形成于该硅衬底表面的衬垫氧化层、氮化硅层和底部抗反射层；
步骤S2，于所述底部抗反射层的表面涂布光刻胶后，经曝光、显影后，形成具有沟槽图案的光阻；
步骤S3，以所述光阻为掩膜对所述底部抗反射层进行刻蚀后，对该光阻和剩余的底部抗反射层进行线宽修正工艺；
步骤S4，以修正后的光阻和剩余的底部抗反射层为掩膜对所述氮化硅层进行刻蚀后，依次去除所述修正后的光阻和修正后剩余的底部抗反射层；
步骤S5，继续以剩余的氮化硅层为掩膜并采用含有聚合物的刻蚀气体对所述衬垫氧化层进行刻蚀，并于所述剩余的氮化硅层的部分侧壁、剩余的衬垫氧化层的侧壁以及所述硅衬底的部分表面形成一聚合物保护层后，以所述聚合物保护层为掩膜对所述硅衬底进行刻蚀形成浅沟槽隔离结构。
作为本发明所述方法的进一步改进，所述方法还包括S6，继续对所述已形成浅沟槽隔离结构的半导体结构进行化学清洗以去除所述聚合物保护层。
作为本发明所述方法的进一步改进，所述步骤S3中，所述线宽修正工艺具体为采用CxHyFz/HBr/O2对所述光阻和所述剩余的底部抗反射层进行各向同性刻蚀，且所述线宽修正工艺将所述光阻和所述剩余的底部抗反射层的宽度由线宽修正工艺前的第一线宽尺寸减小到线宽修正工艺后的第二线宽尺寸。
其中，x≥l，y≥1和z≥1,优选地，x：y：z＝1：1：4。
作为本发明所述方法的进一步改进，根据工艺需求设定所述第二线宽尺寸的值。
作为本发明所述方法的进一步改进，根据所述第一线宽尺寸的值和所述第二线宽尺寸的值确定进行所述线宽修正工艺的时间。
作为本发明所述方法的进一步改进，所述聚合物为高分子聚合物。
作为本发明所述方法的进一步改进，在55CIS形成浅沟槽隔离的工艺中，所述刻蚀气体为30HBr/100CHF3/26He的气体组合。
作为本发明所述方法的进一步改进，通过控制所述含聚合物的刻蚀气体的用量来调节形成的浅沟槽隔离结构的顶端尖角的圆滑化程度。
上述技术方案具有如下优点或有益效果：
仅通过刻蚀程式改变，克服了0.13μm工艺制程下生产的困难。并在不影响其它工艺模组的情况下，可以通过控制含高分子聚合物的刻蚀气体的用量来调节形成的浅沟槽隔离结构的顶端尖角的圆滑化程度，且调节进行光阻以及底部抗反射涂层的线宽修正的工艺时间以使有源区线宽保持一致，从而可通过控制工艺参数的变化，实现对不同圆滑化程度的精确控制，且该工艺可控性强、适应性好。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1a-1c为本发明背景技术中使用硬掩膜法(Hard Mask)有源区顶端圆滑化(Top Corner Rounding)的结构示意图；
图2是本发明所述形成浅沟槽隔离的方法的工艺流程示意图；
图3a-3h是本发明所述形成浅沟槽隔离方法中的结构示意图；
图4a、4b是本发明所述方法一实施例线宽修正工艺的Dense/ISO调整曲线，其中，图4a为Dense调整曲线，图4b为ISO调整曲线；
图5a是传统工艺中制备的浅沟槽隔离的结构示意图；
图5b是本发明实施例中刻蚀气体为30HBr/100CHF3且刻蚀时间为6s时制备的浅沟槽隔离的结构示意图；
图5c是发明实施例中刻蚀气体为30HBr/200CHF3且刻蚀时间为6s时制备的浅沟槽隔离的结构示意图；
图5d是发明实施例中刻蚀气体为30HBr/200CHF3且刻蚀时间为9s时制备的浅沟槽隔离的结构示意图。
具体实施方式
本发明提供一种形成浅沟槽隔离的方法，可应用于技术节点为90nm、65/55nm、45/40nm以及32/28nm的工艺中；可应用于以下技术平台中：Logic、Memory、HV、CIS、Flash以及eFlash。
结合图2和图3a-3h对本发明形成浅沟槽隔离的方法进行详细的说明，该方法经过以下步骤：
步骤S1，提供一半导体结构，所述半导体结构包括一硅衬底21和按照从下至上的顺序依次形成于该硅衬底表面的衬垫氧化层22、氮化硅层23和底部抗反射层24。
步骤S2，于底部抗反射层24的表面涂布光刻胶后，经曝光、显影后，形成具有沟槽图案的光阻25，如3a所示。
步骤S3，以光阻25为掩膜对底部抗反射层24进行刻蚀后，对该光阻25和剩余的底部抗反射层24＇进行线宽修正工艺。
该修正使用CxHyFz/HBr/O2刻蚀气体，对上述光阻25和剩余的底部抗反射层24＇进行各向同性刻蚀，修正后剩余的光阻25＇和剩余的底部抗反射层24＇＇的宽度由线宽修正工艺前的第一线宽尺寸26减小到线宽修正工艺后的第二线宽尺寸26＇，线宽由CD1与所需硅衬底上线宽的差值决定，其中，第二线宽尺寸的值根据工艺需求来设定，如根据后续步骤中由于聚合物保护层造成的增大的有源区线宽来设定，且根据上述第一线宽尺寸26的值和上述第二线宽尺寸26＇的值确定进行上述线宽修正工艺的时间。如3b、3c所示。
步骤S4，以修正后的光阻25＇和剩余的底部抗反射层24＇为掩膜对上述氮化硅层23进行刻蚀后，依次去除修正后的光阻25＇和修正后剩余的底部抗反射层24＇，优选的，采用湿法刻蚀工艺依次去除修正后的光阻25＇和修正后剩余的底部抗反射层24＇，如图3d所示。
步骤S5，继续以剩余的氮化硅层23＇为掩膜并采用含有聚合物的刻蚀气体对衬垫氧化层22进行刻蚀，并于剩余的氮化硅层23＇的部分侧壁、剩余的衬垫氧化层22＇的侧壁以及硅衬底21的部分表面形成一聚合物保护层后，以聚合物保护层27为掩膜对硅衬底21进行刻蚀后得到剩余的硅衬底21＇,并形成浅沟槽隔离结构，优选的，该聚合物为高分子聚合物，且上述含有聚合物的刻蚀气体对衬垫氧化层22和硅衬底21具有较高的刻蚀选择比，如图3f、3g所示。
步骤S6，继续对已形成浅沟槽隔离结构的半导体结构进行化学清洗以去除所述聚合物保护层27，如图3h所示，在剩余的氮化硅层23’上形成线宽28，在剩余的硅衬底21＇上有源区线宽29的沟槽，线宽28的宽度等于步骤S3进行线宽校正后的第二线宽26＇。
其中，步骤S5中的顶端圆滑化工艺为根据不同的CHF3/HBr的气体流量比来实现顶端圆滑化，如在55CIS STI的刻蚀工艺中，使用30HBr/100CHF3/26He的气体组合来形成感光区的顶端圆滑化。
在一优选实施例中，步骤S3中的线宽修正工艺为以使光阻线宽变小。光阻修正采用各向同性刻蚀，使光阻线宽变小；光阻修正的刻蚀气体为100CF4/20O2/25HBr，分别得到Dense和ISO的调整曲线，如图4a和4b所示。在Dense曲线中，横坐标为调整时间，纵坐标为线宽，通过测量密集区图案的光阻调整速率(dense pattern PR trimrate)在调整时间内的变化得到一模拟方程，该模拟方程为线性方程y＝-0.39x+92.883、R2＝0.9771。在ISO调整曲线中，横坐标为调整时间，纵坐标为线宽，通过测量孤立区图案的光阻调整速率(ISOpattern PR trim rate)在调整时间上的变化得到一模拟方程，该模拟方程为线性方程y＝-0.4133+123.32，R2＝1。两者的相关系数R2分别为0.9771和1，表明组合气体100CF4/20O2/25HBr在零偏压下调整率较低，而且线性良好。
通过对比图5a-5d，其中，图5a是传统工艺中制备的浅沟槽隔离的结构示意图；图5b是刻蚀气体为30HBr/100CHF3且刻蚀时间为6s时制备的浅沟槽隔离的结构示意图；图5c是刻蚀气体为30HBr/200CHF3且刻蚀时间为6s时制备的浅沟槽隔离的结构示意图；图5d是刻蚀气体为30HBr/200CHF3且刻蚀时间为9s时制备的浅沟槽隔离的结构示意图，可以很明显看到，采用本发明的方法，形成的浅沟槽隔离结构的顶端尖角变得非常圆滑。
综上所述，本发明的一种浅沟槽隔离刻蚀有源区顶端圆滑化的方法及工艺方案通过调整工艺流程与工艺参数而使有源区顶端圆滑化克服0.13μm工艺制程下生产的困难。并可通过控制工艺参数的变化，实现对不同圆滑化程度的精确控制。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (9)

1.一种形成浅沟槽隔离的方法，其特征在于，包括以下步骤：
步骤S1，提供一半导体结构，所述半导体结构包括一硅衬底和按照从下至上的顺序依次形成于该硅衬底表面的衬垫氧化层、氮化硅层和底部抗反射层；
步骤S2，于所述底部抗反射层的表面涂布光刻胶后，经曝光、显影后，形成具有沟槽图案的光阻；
步骤S3，以所述光阻为掩膜对所述底部抗反射层进行刻蚀后，对该光阻和剩余的底部抗反射层进行线宽修正工艺；
步骤S4，以修正后的光阻和剩余的底部抗反射层为掩膜对所述氮化硅层进行刻蚀后，依次去除所述修正后的光阻和修正后剩余的底部抗反射层；
步骤S5，继续以剩余的氮化硅层为掩膜并采用含有聚合物的刻蚀气体对所述衬垫氧化层进行刻蚀，并于所述剩余的氮化硅层的部分侧壁、剩余的衬垫氧化层的侧壁以及所述硅衬底的部分表面形成一聚合物保护层后，以所述聚合物保护层为掩膜对所述硅衬底进行刻蚀形成浅沟槽隔离结构。
2.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，所述方法还包括：
步骤S6，继续对所述已形成浅沟槽隔离结构的半导体结构进行化学清洗以去除所述聚合物保护层。
3.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，所述步骤S3中，所述线宽修正工艺具体为采用CxHyFz/HBr/O2对所述光阻和所述剩余的底部抗反射层进行各向同性刻蚀，且所述线宽修正工艺将所述光阻和所述剩余的底部抗反射层的宽度由线宽修正工艺前的第一线宽尺寸减小到线宽修正工艺后的第二线宽尺寸。
4.如权利要求3所述的形成浅沟槽隔离的方法，其特征在于，根据工艺需求设定所述第二线宽尺寸的值。
5.如权利要求3所述的形成浅沟槽隔离的方法，其特征在于，根据所述第一线宽尺寸的值和所述第二线宽尺寸的值确定进行所述线宽修正工艺的时间。
6.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，所述聚合物为高分子聚合物。
7.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，所述刻蚀气体为CxHyFz/HBr的气体组合。
8.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，在55nm CMOS图像传感器形成浅沟槽隔离的工艺中，所述刻蚀气体为HBr/CHF3/He的气体组合，且所述HBr/CHF3/He的气体流量比为15：50：13。
9.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，还包括：
通过控制所述含聚合物的刻蚀气体的用量来调节形成的浅沟槽隔离结构的顶端尖角的圆滑化程度。
CN201410164057.5A 2014-04-22 2014-04-22 一种形成浅沟槽隔离的方法 Active CN104022066B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410164057.5A CN104022066B (zh) 2014-04-22 2014-04-22 一种形成浅沟槽隔离的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410164057.5A CN104022066B (zh) 2014-04-22 2014-04-22 一种形成浅沟槽隔离的方法

Publications (2)

Publication Number Publication Date
CN104022066A CN104022066A (zh) 2014-09-03
CN104022066B true CN104022066B (zh) 2017-01-04

Family

ID=51438758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410164057.5A Active CN104022066B (zh) 2014-04-22 2014-04-22 一种形成浅沟槽隔离的方法

Country Status (1)

Country Link
CN (1) CN104022066B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229288B (zh) * 2016-07-27 2019-06-28 上海华虹宏力半导体制造有限公司 有源区制备方法
CN107564804A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种自对准双图案化方法
CN107887270A (zh) * 2017-11-14 2018-04-06 扬州扬杰电子科技股份有限公司 一种晶片上沟槽的刻蚀方法
CN110211919B (zh) * 2019-07-15 2022-05-10 武汉新芯集成电路制造有限公司 浅沟槽隔离结构的形成方法及半导体器件的形成方法
JP7091598B2 (ja) * 2020-05-20 2022-06-28 日亜化学工業株式会社 発光装置の製造方法
CN114725147B (zh) * 2022-05-16 2022-08-26 晶芯成(北京)科技有限公司 一种图像传感器及其制造方法
CN115332061B (zh) * 2022-10-13 2022-12-16 合肥晶合集成电路股份有限公司 栅极结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1963999A (zh) * 2005-11-12 2007-05-16 海力士半导体有限公司 使用高选择性硬掩模形成沟槽的方法及使用该方法的半导体器件隔离方法
CN101211816A (zh) * 2006-12-25 2008-07-02 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离成形工艺
CN103400795A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 浅沟槽隔离工艺
CN103579075A (zh) * 2012-07-24 2014-02-12 上海宏力半导体制造有限公司 利用等离子体控制特征尺寸的半导体结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7320927B2 (en) * 2003-10-20 2008-01-22 Texas Instruments Incorporated In situ hardmask pullback using an in situ plasma resist trim process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1963999A (zh) * 2005-11-12 2007-05-16 海力士半导体有限公司 使用高选择性硬掩模形成沟槽的方法及使用该方法的半导体器件隔离方法
CN101211816A (zh) * 2006-12-25 2008-07-02 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离成形工艺
CN103579075A (zh) * 2012-07-24 2014-02-12 上海宏力半导体制造有限公司 利用等离子体控制特征尺寸的半导体结构及其制造方法
CN103400795A (zh) * 2013-08-14 2013-11-20 上海华力微电子有限公司 浅沟槽隔离工艺

Also Published As

Publication number Publication date
CN104022066A (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
CN104022066B (zh) 一种形成浅沟槽隔离的方法
US9123745B2 (en) Device with a vertical gate structure
CN102916024B (zh) 一种形成双深度隔离沟槽的方法
CN103887224B (zh) 一种形成浅沟槽隔离的方法
TWI544614B (zh) 互補式金屬氧化物半導體影像感測裝置與其形成方法
CN103400840B (zh) 一种超势垒整流器及其制备方法
CN111199911B (zh) 浅沟槽隔离结构及其制作方法
CN103646860A (zh) 多晶硅栅极刻蚀工艺
CN102683184B (zh) 一种离子注入阻挡层的制作方法
CN212303666U (zh) 半导体结构及半导体器件
CN105742237B (zh) 双结构接触孔同步刻蚀工艺
CN107799405A (zh) 一种提高离子注入层抗前层反射的opc修正方法
CN104701141A (zh) 一种半导体器件的形成方法
CN103227143A (zh) 浅沟槽隔离工艺
CN102437030B (zh) 一种利用p型离子注入形成双深度隔离沟道的方法
US9006093B2 (en) Non-volatile memory (NVM) and high voltage transistor integration
CN109273443A (zh) Sonos器件的制造方法
CN103400795B (zh) 浅沟槽隔离工艺
CN103887160B (zh) 控制栅极刻蚀方法
CN109037054A (zh) 栅极侧墙的制造方法
CN209822648U (zh) 沟槽阵列晶体管结构
CN103579075B (zh) 利用等离子体控制特征尺寸的半导体结构及其制造方法
CN209822647U (zh) 沟槽阵列晶体管结构
CN108417528B (zh) 一种改善铝垫上残留物的方法
CN108122989B (zh) 一种提升mos器件栅控能力的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant