CN107564804A - 一种自对准双图案化方法 - Google Patents
一种自对准双图案化方法 Download PDFInfo
- Publication number
- CN107564804A CN107564804A CN201710773871.0A CN201710773871A CN107564804A CN 107564804 A CN107564804 A CN 107564804A CN 201710773871 A CN201710773871 A CN 201710773871A CN 107564804 A CN107564804 A CN 107564804A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- hard mask
- reflection layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明提供一种自对准双图案化方法,对光阻层进行修整之后,进行其下的第二防反射层的刻蚀,将光阻的图案先转移到第二防反射层中,之后,对第二防反射层进行修整,进而将图案转移到第二硬掩膜层中,完成主轴刻蚀。在双图案化方法中,主轴刻蚀是决定最终刻蚀弯曲度的主要因素,通过两次修整,控制主轴刻蚀之后的图案形貌,提高了以侧墙自对准进行图案化时的工艺质量,进而提高刻蚀弯曲度,减少由于刻蚀弯曲度差而导致的器件失效问题,提高器件的性能。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种自对准双图案化方法。
背景技术
随着半导体技术的飞速发展,半导体器件的特征尺寸不断缩小,使集成电路的集成度越来越高,这对半导体制造工艺也提出了更高的要求。
刻蚀是半导体制造中的重要工艺,是将掩膜版上的图案转移到材料层上的过程,而随着特征尺寸的不断减小,尤其是进入20nm及以下工艺时,光刻工艺中由于波长极限的存在,使得刻蚀工艺遇到瓶颈,无法提供更小尺寸的沟槽的刻蚀。
目前,业内提出了自对准双图案化方法,一次利用光刻技术进行图案化,形成的初始图案之间的沟槽较大,而后,继续沉积另一材料层,通过干法刻蚀之后,在初始图案的侧壁上留下了侧墙,这样,在初始图案之间的沟槽内形成了两个图案,以该侧墙图案自对准进行再次图案化,从而提高集成度。然而,在该刻蚀之后,会存在刻蚀弯曲度(wiggling)不好的问题,也就是刻蚀出来沟槽的形貌存在弯曲,这会导致器件失效的问题,尤其是在金属互连线工艺中,会导致相邻铜线的短路。
发明内容
有鉴于此,本发明的目的在于提供一种自对准双图案化方法,提高刻蚀弯曲度,进而提高器件的性能。
为实现上述目的,本发明有如下技术方案:
一种自对准双图案化方法,包括:
提供待刻蚀层,所述待刻蚀层上依次形成有第一硬掩膜层、第二硬掩膜层、第二防反射层以及图案化的光阻层;
对所述光阻层进行修整;
以所述光阻层为掩蔽,干法刻蚀所述第二防反射层,而后,进行第二防反射层的修整;
以第二防反射层为掩蔽,干法刻蚀所述第二硬掩膜层,并去除所述光阻层;
在所述第二硬掩膜的侧壁形成侧墙;
以所述侧墙为掩蔽,干法刻蚀所述第一硬掩膜层。
可选地,所述进行第二防反射层的修整包括:
采用刻蚀气体进行第二防反射层的各项同性刻蚀,以修整第二防反射层。
可选地,所述第二硬掩膜层为无定型碳,所述第二防反射层为SiON,刻蚀气体为含氟气体。
可选地,所述采用刻蚀气体进行第二防反射层的各向同性刻蚀,包括:刻蚀工艺中的温度范围为20-30℃,压力范围为15-30mtorr,刻蚀气体为CF4、流量范围为50-100sccm,电源功率为550W。
可选地,所述第一硬掩膜层上形成有第一防反射层。
可选地,在刻蚀所述第二硬掩膜层的步骤中,刻蚀所述第二硬掩膜层的同时,刻蚀去除所述光阻层。
可选地,第一防反射层和第二防反射层为相同的材料,第一防反射层的厚度大于第二防反射层的厚度,所述在所述第二硬掩膜层的侧壁形成侧墙,以及以所述侧墙为掩蔽,干法刻蚀所述第一硬掩膜层,包括:
沉积侧墙材料;
进行侧墙材料的干法刻蚀,以在第二硬掩膜层的侧壁形成侧墙,以及通过干法刻蚀,去除第二防反射层和第二硬掩膜层,同时过刻蚀部分第一防反射层;
以所述侧墙为掩蔽,干法刻蚀所述第一防反射层和第一硬掩膜层。
可选地,所述第一硬掩膜层和第二硬掩膜层为无定型碳,所述第一防反射层和第二防反射层为SiON。
可选地,还包括:
以第一硬掩膜层为掩蔽,进行待刻蚀层的刻蚀。
可选地,所述待刻蚀层为介质层,所述进行待刻蚀层的刻蚀包括:在待刻蚀层中形成金属线槽。
本发明实施例提供的自对准双图案化方法,对光阻层进行修整之后,进行其下的第二防反射层的刻蚀,将光阻的图案先转移到第二防反射层中,之后,对第二防反射层进行修整,进而将图案转移到第二硬掩膜层中,完成主轴刻蚀。在双图案化方法中,主轴刻蚀是决定最终刻蚀弯曲度的主要因素,通过两次修整,控制主轴刻蚀之后的图案形貌,提高了以侧墙自对准进行图案化时的工艺质量,进而提高刻蚀弯曲度,减少由于刻蚀弯曲度差而导致的器件失效问题,提高器件的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了根据本发明实施例的自对准双图案化方法的流程图;
图2-10示出了采用本发明实施例的自对准双图案化方法的过程中的剖面结构示意图;
图11示出了采用现有技术的方法和本发明实施例的方法刻蚀后的显微镜下的照片;
图12示出了采用现有技术的方法和本发明实施例的方法刻蚀后的沟槽弯曲度数值的叠加数据示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述,随着集成电路集成度的不断提高,使得刻蚀工艺遇到瓶颈,无法提供更小尺寸的沟槽的刻蚀。目前,业内提出了一种自对准双图案化方法,通过自对准的方法缩小沟槽间距,提高集成度,但却存在沟槽弯曲度差的问题。
为此,本发明提供了一种自对准双图案化方法,参考图1所示,包括:
提供待刻蚀层,所述待刻蚀层上依次形成有第一硬掩膜层、第二硬掩膜层、第二防反射层以及图案化的光阻层;
对所述光阻层进行修整;
以所述光阻层为掩蔽、第二硬掩膜层为刻蚀停止层,干法刻蚀所述第二防反射层,而后,进行第二防反射层的修整;
以第二防反射层为掩蔽、第一硬掩膜层为刻蚀停止层,干法刻蚀所述第二硬掩膜层,并去除所述光阻层;
在所述第二硬掩膜的侧壁形成侧墙;
以所述侧墙为掩蔽、待刻蚀层为刻蚀停止层,干法刻蚀所述第一硬掩膜层。
在该方法中,对光阻层进行修整之后,进行其下的第二防反射层的刻蚀,将光阻的图案先转移到第二防反射层中,之后,对第二防反射层进行修整,进而将图案转移到第二硬掩膜层中,完成主轴刻蚀。在双图案化方法中,主轴刻蚀是决定最终刻蚀弯曲度的主要因素,通过两次修整,控制主轴刻蚀之后的图案形貌,提高了以侧墙自对准进行图案化时的工艺质量,进而提高刻蚀弯曲度,减少由于刻蚀弯曲度差而导致的器件失效问题,提高器件的性能。
为了更好地理解本发明的技术方案和技术效果,以下将结合流程图和附图对具体的实施例进行详细的描述。
在步骤S01,提供待刻蚀层100,所述待刻蚀层100上依次形成有第一硬掩膜层110、第二硬掩膜层120、第二防反射层122以及图案化的光阻层130,参考图2所示。
该方法可以应用于不同结构的刻蚀,例如可以进行栅极的刻蚀、隔离沟槽的刻蚀以及金属连线的刻蚀等,所需刻蚀的结构不同时,待刻蚀层100也不同。例如进行栅极刻蚀时,待刻蚀层100为衬底上的栅极材料层;进行隔离沟槽刻蚀时,待刻蚀层100为衬底;进行金属连线的刻蚀时,待刻蚀层100为介质层,通常为氧化硅,刻蚀出金属线槽后,填充金属,获得金属连线。可以理解的是,根据不同的需要,除了待刻蚀层外,还可以已经形成了其他的结构,例如已经形成有CMOS器件或存储器件或其中的部分结构。此处的待刻蚀层仅为示例,根据具体的需要可以为其他需要刻蚀的材料层。
第一硬掩膜层110和第二硬掩膜层120用于图案的转移,第一硬掩膜层110和第二硬掩膜层120上都可以分别设置有防反射层(Dielectric Anti-Reflect Coating)112、122,防反射层用于减少刻蚀中的反射,通常为介质材料,可以根据刻蚀过程中的刻蚀选择性来选择硬掩膜层和防反射层的材料。优选的,本实施例中,所述第一硬掩膜层110和第二硬掩膜层120为无定型碳(a-C),第一防反射层112和第二防反射层122为氮氧化硅(SiON)。可以通过化学气相沉积或原子层沉积或其他合适的方法,依次沉积形成第一硬掩膜层110、第一防反射层112、第二硬掩膜层120和第二防反射层122。第一防反射层112可以较第二防反射层122具有更厚的厚度。
在第二防反射层122上已经形成有图案化的光阻层130,可以通过旋涂光阻材料,而后通过光刻工艺,进行曝光、显影等工艺,将掩膜版上的图案转移到光阻层,形成图案haunted的光阻层130。
在步骤S02,对所述光阻层130进行修整,参考图3所示。
对光阻层进行修整是对光阻层进行再刻蚀的过程,刻蚀之后光阻层图案的尺寸变小,使得光阻层的图案之间的间距变大,同时光阻层的形貌得到优化,如图4所示。具体的,本实施例中,可以采用氩气(Ar)对光阻层进行轰击,通过物理性的轰击修复光阻,实现对光阻层的修整,在一个具体的示例中,采用的工艺条件为:采用低压环境,压力可以为几个mini torr(mtorr),1torr=1000torr,例如压力可以为5mtorr,电源功率为500W。
在步骤S03,以所述光阻层130为掩蔽,干法刻蚀所述第二防反射层122,而后,进行第二防反射层122的修整,参考图5所示。
在该步骤中,在所述光阻层的遮挡下,通过干法刻蚀,刻蚀第二防反射层122,刻蚀停止在第二硬掩膜120上,这样,将光阻层130的图案转移到第二防反射层122中。本实施例中,具体的,采用对光阻层和无定型碳具有高选择比的刻蚀气体,刻蚀氮氧化硅,刻蚀气体例如可以为NF3、CH3F、CHF3、N2。
在刻蚀第二防反射层122之后,进一步进行第二防反射层122的修整,也就是进一步采用刻蚀气体进行各向同性刻蚀,以使得第二防反射层的形貌得到优化。在选择刻蚀气体时,选择对底部的第二硬掩膜层具有高刻蚀选择比的气体,同时,通过配比,实现对第二防反射层的各向同性刻蚀,在刻蚀中,将刻蚀后的第二硬掩膜层的毛刺以及不平整区域进行修复,获得优化的形貌。在本实施例中,第二防反射层为SiON,第二硬掩膜层为无定型碳,可以采用含氟气体进行第二防反射层的各向同性刻蚀,达到修整第二防反射层122的目的。在一些实施例中,具体的,刻蚀工艺的具体如下:刻蚀工艺中的温度范围为20-30℃,压力范围为15-30mtorr,刻蚀气体为CF4、流量范围为50-100sccm,电源功率为550W,电源可以为无偏压设置。
在步骤S04,以第二防反射层122为掩蔽,干法刻蚀所述第二硬掩膜层120,并去除所述光阻层130,参考图6所示。
在该步骤中,在所述第二防反射层的遮挡下,通过干法刻蚀,刻蚀第二硬掩膜层120,刻蚀停止在第一防反射层112上,这样,将第一防反射层的图案转移到第二硬掩膜层120中。
到此,就完成了主轴刻蚀(Mandrel etch),就是将光阻也就是掩膜版中的图案转移到了硬掩膜中。由于对光阻层130进行修整之后,对第二防反射层122进一步进行了修整,这样,将光阻层转移的图案进一步进行了形貌的优化,转移到第二硬掩膜层120之后,提高了主轴刻蚀的质量,而主轴刻蚀是决定最终刻蚀沟槽弯曲度的最重要的因素,通过提高主轴刻蚀的质量,改善最终刻蚀沟槽弯曲度。
在具体的实施例中,通过选择合适的刻蚀气体,在刻蚀第二硬掩膜层120的同时,可以将光阻层130一并去除。具体的,本实施例中,可以采用氧气为主刻蚀气体,进一步地,可以配比一定量的氩气。
在步骤S05,在所述第二硬掩膜的侧壁形成侧墙142,参考图8所示;以及以所述侧墙为掩蔽,干法刻蚀所述第一防反射层112以及第一硬掩膜层110,参考图9所示。
在该步骤中,通过侧墙进行自对准的刻蚀,这样,在原光阻层130的图案之间的沟槽中,通过侧墙自对准刻蚀出两个图案,从而提高了刻蚀的集成度。
具体的,首先,可以先进行侧墙材料140的沉积,参考图7所示。可以根据刻蚀选择性来选择侧墙材料,该实施例中,侧墙材料为氧化硅,可以采用化学气相沉积或原子层沉积的方法进行沉积,通过控制侧墙材料的厚度,可以实现刻蚀沟槽宽度的控制。
接着,进行侧墙材料的干法刻蚀,以在第二硬掩膜层的侧壁形成侧墙142,参考图8所示。具体的,本实施例中,采用对无定型碳具有高选择比的刻蚀气体,刻蚀氧化硅,刻蚀气体例如可以为NF3、CH3F、CHF3和N2,在刻蚀氧化硅材料的同时氮氧化硅也会被去除,此时,第一防反射层112和第二防反射层122也会被刻蚀,由于第一防反射层112具有较厚的厚度,仅会被过刻蚀掉一部分厚度。
在该刻蚀中,可以启用自动侦测点刻蚀方法,在刻蚀侧墙材料时,以保证对第二硬掩膜层120的刻蚀选择比,而当侦测到第二硬掩膜中的元素时,则切换至刻蚀气体,将侧墙间的第二硬掩膜层120和第二防反射层122去除,如图8所示。在本实施例中,先采用含氟的刻蚀气体,例如可以为NF3、CH3F、CHF3和N2,去除氧化硅的侧墙材料,当侦测到待刻蚀层的成分中有N时,说明已经刻蚀到了氮氧化硅的第二防反射层122,此时,可以切换刻蚀气体为氧气,从而,将侧墙间的氮氧化硅和无定型碳都去除掉,从而完成主轴刻蚀。
而后,以所述侧墙142为掩蔽,干法刻蚀所述第一防反射层112和第一硬掩膜层110,参考图9所示。该步骤中,在侧墙的遮挡之下,以待刻蚀层为阻挡层,通过干法刻蚀,将侧墙图案转移到了第一硬掩膜层110中,如图9所示,从而提高了刻蚀的集成度。
至此,就完成本发明实施例的自对准双图案化工艺方法,之后,可以以该图案进行待刻蚀层的刻蚀。在一个具体的示例中,待刻蚀层为介质层,如氧化硅,以第一硬掩膜层为掩蔽,进行待刻蚀层的刻蚀之后,在介质层中形成了金属线槽,进而填充金属后,形成金属互连线。此处仅为示例,对于不同的待刻蚀层,通过上述第一硬掩膜层形成的图案,进行刻蚀,可以得到所需的结构。
以上对本发明实施例的自对准双图案化方法进行了详细的描述,该方法中,通过两次修整,控制主轴刻蚀之后的图案形貌,提高了以侧墙自对准进行图案化时的工艺质量,进而提高刻蚀弯曲度,减少由于刻蚀弯曲度差而导致的器件失效问题,提高器件的性能。
为了更好的说明本发明方法的技术效果,以下将结合实际的生产数据进行说明,参考图11所示,图(A)和(B)分别为采用现有技术的方法和本发明实施例的方法刻蚀后的显微镜下的照片,可以看到,在图(A)中,刻蚀后的沟槽的线条弯曲,刻蚀弯曲度数值大,刻蚀弯曲度差,而本发明实施例方法获得的线槽线条笔直,刻蚀弯曲度数值小,刻蚀弯曲度得到改善。
参考图12所示,图(A)和(B)分别为采用现有技术的方法和本发明实施例的方法刻蚀后的沟槽弯曲度数值的叠加示意图,这些数据来自于不同的晶片、在特定的位置上采集数据获得弯曲度数值,这些数据进行叠加后可以反映晶片在不同位置处的沟槽弯曲度,沟槽弯曲度数值越大沟槽弯曲度越差,可以看到,现有技术中获得沟槽弯曲度数值较高,基本在4-5之间,平均值为4.59,最大值达到了5.07;而本发明实施例的方法获得的沟槽弯曲度得到了很大的改善,数值基本在3左右,平均值为3.2,最大值为3.66,可以看到本发明实施例的方法图案化后的沟槽弯曲度得到了很大的改善。
以上所述仅是本发明的优选实施方式,虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种自对准双图案化方法,其特征在于,包括:
提供待刻蚀层,所述待刻蚀层上依次形成有第一硬掩膜层、第二硬掩膜层、第二防反射层以及图案化的光阻层;
对所述光阻层进行修整;
以所述光阻层为掩蔽,干法刻蚀所述第二防反射层,而后,进行第二防反射层的修整;
以第二防反射层为掩蔽,干法刻蚀所述第二硬掩膜层,并去除所述光阻层;
在所述第二硬掩膜的侧壁形成侧墙;
以所述侧墙为掩蔽,干法刻蚀所述第一硬掩膜层。
2.根据权利要求1所述的方法,其特征在于,所述进行第二防反射层的修整包括:
采用刻蚀气体进行第二防反射层的各项同性刻蚀,以修整第二防反射层。
3.根据权利要求2所述的方法,其特征在于,所述第二硬掩膜层为无定型碳,所述第二防反射层为SiON,刻蚀气体为含氟气体。
4.根据权利要求3所述的方法,其特征在于,所述采用刻蚀气体进行第二防反射层的各向同性刻蚀,包括:刻蚀工艺中的温度范围为20-30℃,压力范围为15-30mtorr,刻蚀气体为CF4、流量范围为50-100sccm,电源功率为550W。
5.根据权要求1所述的方法,其特征在于,所述第一硬掩膜层上形成有第一防反射层。
6.根据权利要求1所述的方法,其特征在于,在刻蚀所述第二硬掩膜层的步骤中,刻蚀所述第二硬掩膜层的同时,刻蚀去除所述光阻层。
7.根据权利要求5所述的方法,其特征在于,第一防反射层和第二防反射层为相同的材料,第一防反射层的厚度大于第二防反射层的厚度,所述在所述第二硬掩膜层的侧壁形成侧墙,以及以所述侧墙为掩蔽,干法刻蚀所述第一硬掩膜层,包括:
沉积侧墙材料;
进行侧墙材料的干法刻蚀,以在第二硬掩膜层的侧壁形成侧墙,以及通过干法刻蚀,去除第二防反射层和第二硬掩膜层,同时过刻蚀部分第一防反射层;
以所述侧墙为掩蔽,干法刻蚀所述第一防反射层和第一硬掩膜层。
8.根据权利要求5-7中任一项所述的方法,其特征在于,所述第一硬掩膜层和第二硬掩膜层为无定型碳,所述第一防反射层和第二防反射层为SiON。
9.根据权利要求1-6中任一项所述的方法,其特征在于,还包括:
以第一硬掩膜层为掩蔽,进行待刻蚀层的刻蚀。
10.根据权利要求8所述的方法,其特征在于,所述待刻蚀层为介质层,所述进行待刻蚀层的刻蚀包括:在待刻蚀层中形成金属线槽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710773871.0A CN107564804A (zh) | 2017-08-31 | 2017-08-31 | 一种自对准双图案化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710773871.0A CN107564804A (zh) | 2017-08-31 | 2017-08-31 | 一种自对准双图案化方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107564804A true CN107564804A (zh) | 2018-01-09 |
Family
ID=60978458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710773871.0A Pending CN107564804A (zh) | 2017-08-31 | 2017-08-31 | 一种自对准双图案化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107564804A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110571138A (zh) * | 2018-06-05 | 2019-12-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
WO2020150983A1 (en) * | 2019-01-25 | 2020-07-30 | Yangtze Memory Technologies Co., Ltd. | Methods for forming hole structure in semiconductor device |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040266134A1 (en) * | 2002-10-31 | 2004-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Novel approach to improve line end shortening |
CN1632921A (zh) * | 2004-12-23 | 2005-06-29 | 上海华虹(集团)有限公司 | 一种可以减小栅特征尺寸的两步削减刻蚀工艺 |
US20050202672A1 (en) * | 2004-03-10 | 2005-09-15 | International Business Machines Corporation | Method for manufacturing tungsten/polysilicon word line structure in vertical dram and device manufactured thereby |
US20070161255A1 (en) * | 2006-01-06 | 2007-07-12 | Wilfred Pau | Method for etching with hardmask |
CN101044596A (zh) * | 2004-09-02 | 2007-09-26 | 微米技术有限公司 | 使用间距倍增的集成电路制造方法 |
US7300883B2 (en) * | 2004-08-31 | 2007-11-27 | Texas Instruments Incorporated | Method for patterning sub-lithographic features in semiconductor manufacturing |
US7435671B2 (en) * | 2006-08-18 | 2008-10-14 | International Business Machines Corporation | Trilayer resist scheme for gate etching applications |
US20090155731A1 (en) * | 2007-12-14 | 2009-06-18 | Tokyo Electron Limited | Method and system for reducing line edge roughness during pattern etching |
US20100297850A1 (en) * | 2009-05-22 | 2010-11-25 | Hun Sang Kim | Selective self-aligned double patterning of regions in an integrated circuit device |
TWI339854B (en) * | 2007-02-26 | 2011-04-01 | Macronix Int Co Ltd | Method of improving pattern uniformity |
CN102012644A (zh) * | 2009-09-04 | 2011-04-13 | 中芯国际集成电路制造(上海)有限公司 | 减小光刻胶图案特征尺寸的方法 |
CN103380484A (zh) * | 2010-12-17 | 2013-10-30 | 斯班逊有限公司 | 用以间隔件双图案微影的自我对准与非闪存选择栅字线 |
CN103843110A (zh) * | 2011-08-26 | 2014-06-04 | 应用材料公司 | 双重图案化蚀刻工艺 |
CN104022066A (zh) * | 2014-04-22 | 2014-09-03 | 上海华力微电子有限公司 | 一种形成浅沟槽隔离的方法 |
CN104051255A (zh) * | 2013-03-13 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 自对准双构图方法 |
US20150200110A1 (en) * | 2014-01-13 | 2015-07-16 | Applied Materials, Inc. | Self-Aligned Double Patterning With Spatial Atomic Layer Deposition |
US9362133B2 (en) * | 2012-12-14 | 2016-06-07 | Lam Research Corporation | Method for forming a mask by etching conformal film on patterned ashable hardmask |
-
2017
- 2017-08-31 CN CN201710773871.0A patent/CN107564804A/zh active Pending
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040266134A1 (en) * | 2002-10-31 | 2004-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Novel approach to improve line end shortening |
US20050202672A1 (en) * | 2004-03-10 | 2005-09-15 | International Business Machines Corporation | Method for manufacturing tungsten/polysilicon word line structure in vertical dram and device manufactured thereby |
US7300883B2 (en) * | 2004-08-31 | 2007-11-27 | Texas Instruments Incorporated | Method for patterning sub-lithographic features in semiconductor manufacturing |
CN101044596A (zh) * | 2004-09-02 | 2007-09-26 | 微米技术有限公司 | 使用间距倍增的集成电路制造方法 |
CN1632921A (zh) * | 2004-12-23 | 2005-06-29 | 上海华虹(集团)有限公司 | 一种可以减小栅特征尺寸的两步削减刻蚀工艺 |
US20070161255A1 (en) * | 2006-01-06 | 2007-07-12 | Wilfred Pau | Method for etching with hardmask |
US7435671B2 (en) * | 2006-08-18 | 2008-10-14 | International Business Machines Corporation | Trilayer resist scheme for gate etching applications |
TWI339854B (en) * | 2007-02-26 | 2011-04-01 | Macronix Int Co Ltd | Method of improving pattern uniformity |
US20090155731A1 (en) * | 2007-12-14 | 2009-06-18 | Tokyo Electron Limited | Method and system for reducing line edge roughness during pattern etching |
US20100297850A1 (en) * | 2009-05-22 | 2010-11-25 | Hun Sang Kim | Selective self-aligned double patterning of regions in an integrated circuit device |
CN102012644A (zh) * | 2009-09-04 | 2011-04-13 | 中芯国际集成电路制造(上海)有限公司 | 减小光刻胶图案特征尺寸的方法 |
CN103380484A (zh) * | 2010-12-17 | 2013-10-30 | 斯班逊有限公司 | 用以间隔件双图案微影的自我对准与非闪存选择栅字线 |
CN103843110A (zh) * | 2011-08-26 | 2014-06-04 | 应用材料公司 | 双重图案化蚀刻工艺 |
US9362133B2 (en) * | 2012-12-14 | 2016-06-07 | Lam Research Corporation | Method for forming a mask by etching conformal film on patterned ashable hardmask |
CN104051255A (zh) * | 2013-03-13 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 自对准双构图方法 |
US20150200110A1 (en) * | 2014-01-13 | 2015-07-16 | Applied Materials, Inc. | Self-Aligned Double Patterning With Spatial Atomic Layer Deposition |
CN104022066A (zh) * | 2014-04-22 | 2014-09-03 | 上海华力微电子有限公司 | 一种形成浅沟槽隔离的方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110571138A (zh) * | 2018-06-05 | 2019-12-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
WO2020150983A1 (en) * | 2019-01-25 | 2020-07-30 | Yangtze Memory Technologies Co., Ltd. | Methods for forming hole structure in semiconductor device |
US11817348B2 (en) | 2019-01-25 | 2023-11-14 | Yangtze Memory Technologies Co., Ltd. | Methods for forming hole structure in semiconductor device |
US11876016B2 (en) | 2019-01-25 | 2024-01-16 | Yangtze Memory Technologies Co., Ltd. | Methods for forming hole structure in semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10014175B2 (en) | Lithography using high selectivity spacers for pitch reduction | |
JP2009267112A (ja) | エッチングマスク形成方法、エッチング方法、および半導体デバイスの製造方法 | |
CN102915960B (zh) | 金属互连结构的制作方法 | |
JPS6366939A (ja) | 集積回路の製法 | |
US20210074912A1 (en) | Metal/Dielectric/Metal Hybrid Hard Mask To Define Ultra-Large Height Top Electrode For Sub 60nm MRAM Devices | |
TW201727360A (zh) | 形成圖案的方法 | |
CN107564804A (zh) | 一种自对准双图案化方法 | |
CN102881648A (zh) | 金属互连结构的制作方法 | |
CN102478763A (zh) | 光刻方法 | |
US20090170310A1 (en) | Method of forming a metal line of a semiconductor device | |
US11329218B2 (en) | Multiply spin-coated ultra-thick hybrid hard mask for sub 60nm MRAM devices | |
CN101308330B (zh) | 利用可显影填充材料的两次图形曝光方法 | |
US8084832B2 (en) | Semiconductor device | |
KR100727439B1 (ko) | 금속 배선 형성 방법 | |
JP6123242B2 (ja) | パターン形成方法 | |
CN103094182B (zh) | 一种半导体器件制作方法 | |
US10943784B2 (en) | Method for optimizing a critical dimension for double patterning for NAND flash | |
CN111968914B (zh) | 厚铝刻蚀方法 | |
CN101996934A (zh) | 半导体器件的制作方法 | |
US20160336172A1 (en) | Lithography stack and method | |
TWI381449B (zh) | 半導體元件之蝕刻方法 | |
CN100361275C (zh) | 蚀刻工艺以及图案化工艺 | |
TW202212979A (zh) | 減少微電子工件之euv圖案化中的微橋缺陷之方法 | |
KR100685618B1 (ko) | 반도체 소자의 제조 방법 | |
KR20040006479A (ko) | 금속 배선 식각 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180109 |